JP7062078B2 - 半導体ウェーハを生産するためのプロセス - Google Patents

半導体ウェーハを生産するためのプロセス Download PDF

Info

Publication number
JP7062078B2
JP7062078B2 JP2020548987A JP2020548987A JP7062078B2 JP 7062078 B2 JP7062078 B2 JP 7062078B2 JP 2020548987 A JP2020548987 A JP 2020548987A JP 2020548987 A JP2020548987 A JP 2020548987A JP 7062078 B2 JP7062078 B2 JP 7062078B2
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
semiconductor
temperature gradient
radial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020548987A
Other languages
English (en)
Other versions
JP2021516866A (ja
Inventor
ボーイ,ミハエル
クリューグラー,クリスティーナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2021516866A publication Critical patent/JP2021516866A/ja
Application granted granted Critical
Publication of JP7062078B2 publication Critical patent/JP7062078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/21Polarisation-affecting properties
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • G01N21/9505Wafer internal defects, e.g. microcracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

この発明は、半導体ウェーハを生産するためのプロセスに関する。
半導体ウェーハ、特に単結晶シリコンのウェーハは、現代電子工学の基盤である。顧客プロセスにおいて、半導体ウェーハは熱プロセスを受ける。これは、結晶格子における熱応力をもたらし得る。応力誘発場/応力場は、欠陥のある導体構造をもたらすおそれがあり、よって、ウェーハを顧客が使用できない状態にするおそれがある。
顧客によるウェーハの熱処理において、ウェーハが顧客プロセスにとって破壊的な応力場を有しており、よって、要求される特定の仕様に準拠していないということが単に識別された場合、すでに行なわれた処理ステップに起因する経済的損害は大きい。全応力場の合計サイズに対するウェーハ面積の比が、顧客プロセスにとって重要な値を上回る場合、応力場は、顧客プロセスに破壊的な影響を与え得る。
したがって、顧客の熱プロセスにおいてそのような応力場を形成しにくい半導体ウェーハのみを顧客に届ける必要がある。
原則として好適であるのは、たとえば印刷刊行物DE 691 25 498 T2によって教示されるような熱プロセスシミュレーションである。この目的のために、電子部品の生産中に実行される熱プロセスステップが、炉内でシミュレートされる。半導体ウェーハは、規定持続時間にわたって規定速度で規定温度まで加熱され、次に、規定時間内に規定温度まで冷却される。加熱および冷却のこのサイクルは、複数回繰返されてもよい。
US 2016/0032491 A1は、熱処理ステップ後の窒素添加CZシリコン単結晶ウェーハにおいてBMD密度およびBMDのサイズを予測するためのコンピュータベースのシミュレーションを開示する。このコンピュータベースのシミュレーションは、たとえば引上げ速度、ドーパント濃度、および結晶面での温度勾配を考慮するアルゴリズムを使用する。
しかしながら、公知のプロセスは、ウェーハエッジでの応力場の形成のみを可能にする。
半導体ウェーハの全領域での生じ得る応力場の早期識別という目標を達成できるということが望ましいであろう。
この発明によって達成されるべき目的は、この問題から生じたものである。
この目的は、半導体ウェーハを生産するためのプロセスであって、半導体材料の単結晶インゴットが引上げられ、半導体材料のインゴットから少なくとも1つのウェーハが取外され、ウェーハは、径方向温度勾配がウェーハに作用する熱処理ステップを含む熱処理を受け、いわゆる応力場という結晶格子の欠陥の形成に関する半導体材料のウェーハの分析が実行される、プロセスによって達成される。
この発明に従ったプロセスの好ましい実施形態について、以下の説明で詳細に説明する。個々の特徴は、別々にまたは組合されて、この発明の実施形態として実現されてもよい。
一実施形態では、径方向温度勾配は、ウェーハエッジから20mm以下の距離にあるウェーハのエッジ領域を除く、ウェーハの全領域に作用する。別の実施形態では、エッジ領域は、ウェーハエッジから10mm以下の距離によって規定される。
生じ得る応力場の判定は、ウェーハのベース区域から10~20mmのエッジ除外部を差し引くことによって規定されるウェーハの内部領域で実行される。この目的のために、ウェーハの内部領域は、径方向温度勾配を受ける。
径方向温度勾配の生成は、照射強度が別々に制御可能である、径方向に配置された複数の熱源によって行なわれてもよい。
ウェーハに作用する温度勾配は、隣接するn個の径方向ゾーンにわたって延在していてもよく、nは整数であり、かつ1よりも大きい。
隣接する2つのゾーン間の温度勾配は1~50ケルビンであってもよい。
さらに別の実施形態では、熱処理は、加熱ステップと、保持ステップと、冷却ステップとを含み、保持ステップは、ウェーハに作用する径方向温度勾配を生成するための熱処理ステップに対応する。
径方向温度勾配を生成するための熱処理ステップは好ましくは、N、O、H、NH、He、およびArからなる群から選択された1つ以上のガスを含むガス雰囲気で実行される。
一実施形態では、径方向温度勾配がウェーハに作用する熱処理ステップは、ウェーハが顧客プロセスで生じる典型的な熱履歴(thermal budget)を受けるウェーハの熱処理によって先行される。
この発明は、先行技術に従って引上げられた半導体材料の単結晶(インゴット)から進行し、当該単結晶から、個々のウェーハがたとえばワイヤーソーによって取外される。
単結晶から取外された半導体材料のウェーハは好ましくは、直径が150mm、200mm、または300mmである単結晶シリコンウェーハである。
半導体ウェーハは、表側と、裏側と、周囲エッジとを含み、それらはともに、このウェーハの表面を形成する。エッジは概して、先行する研削およびエッチングプロセスによって平たくされた2つの表面、いわゆる小平面と、ウェーハの表側/裏側に垂直な周囲面、いわゆる尖端(apex)または鈍端(blunt)とからなる。半導体材料のウェーハの表側は、定義により、次の顧客プロセスで所望の微細構造が適用される側である。
引上げプロセスのため、半導体ウェーハは、たとえば、酸素析出によって生じるBMD(Bulk Micro Defect:バルクマイクロ欠陥)、または転位ループ(転位クラスタ、シリコン原子の格子間凝集体、大きなくぼみ)といったさまざまな欠陥を、結晶格子において有するかもしれない。
結晶欠陥のサイズ、および半導体ウェーハにおけるそれらの分布はとりわけ、溶解物からの単結晶の引上げ速度によって定められる。結晶欠陥は、顧客による熱処理のため、略して応力場として公知の応力誘発場をもたらすかもしれない。
応力場とは、たとえばSIRD(Scanning Infrared Depolarisation:走査赤外偏光解消)などの好適な方法によって検出可能である、結晶格子における局所的あるいは全体的応力である。SIRDは、機械的応力を受けている領域を偏光が通過する際に偏光の偏波が変わるという物理的原理を利用する。
熱エネルギーの入力は、結晶格子に存在する応力場が、測定方法の検出限度を上回るように十分な範囲に達し、よって、熱処理後のウェーハ区域に対して検出可能/定量化可能になるようにしてもよい。
この発明に従った本プロセスは、顧客プロセスにおいてウェーハの熱処理を行なう前であっても、半導体ウェーハが、特にウェーハ中央で、すなわち、エッジ除外部によって画定された区域内で、応力最適条件の点で要求される特定の仕様に準拠しているかどうかを識別することを可能にする。
ここに以下に「内部領域」として説明される「ウェーハ中央」という用語は好ましくは、規定されたエッジ除外部を除く、概して半導体ウェーハの「側」と呼ばれる表側または裏側の全区域を含む。エッジ除外部は好ましくは、半導体ウェーハの周囲エッジから測定された、少なくとも10mmおよび多くて20mmである。
半導体ウェーハの分析のためのこの発明に従ったプロセスは好ましくは、あらゆるインゴット直径にとって好適であり、好ましくは、以下のステップを、記載された順序で含む:
1) 溶解物から半導体材料の単結晶インゴットを引上げ、オプションで所望の直径を得るためにインゴットを円筒研削するステップ;
2) 半導体材料の単結晶インゴットから、分析用の少なくとも1つのウェーハを、たとえばワイヤーソーによって、インゴット上の少なくとも1つの代表点で取外すステップ、および、このウェーハの表面を形成する1つ以上のプロセスステップ;
3) 顧客仕様に対応する第1の熱処理ステップを行ない、半導体材料の少なくとも1つのウェーハに第2の熱処理ステップを行なうステップ(第2の熱処理ステップでは、径方向温度勾配が、半導体ウェーハの少なくとも一方側で、内側から外向きに、または外側から内向きに作用する);
4) ステップ3)で処理された半導体材料のウェーハを、特にウェーハの内部領域における応力場の生じ得る形成/範囲に関して、好適な測定方法によって分析するステップ;ならびに、
5) このウェーハと、このウェーハによって代表されるインゴットセグメントから分離されたウェーハとを、顧客仕様に準拠する応力最適化ウェーハと、顧客仕様に準拠しない不合格ウェーハとに区別するステップ。
「応力最適条件」および「応力最適化」という用語は、半導体材料のウェーハの表面上の規定された径方向領域における応力場の定量的に評価可能な範囲に関する。双方の用語は、応力場がない状態、すなわち、この発明に従ったプロセスの熱応力発生ステップ3)を行なった後、次のステップ4)で、採用される測定方法の特定の検出限度を考慮して、ウェーハの表面で応力場が検出できない場合も含む。
ステップ2)でインゴットから取外された少なくとも1つのウェーハは、内部領域における生じ得る応力場に関して分析されるべき半導体材料のウェーハである。このウェーハが、さらなる処理のために半導体ウェーハがその後切り出される特定のインゴットセグメントから生じるさらに別のウェーハを代表することが好ましい。
分析されるべき半導体材料の少なくとも1つのウェーハが、長さが好ましくは少なくとも20cm、特に好ましくは少なくとも40cmであるインゴットセグメントを代表し、このインゴットセグメントから取外されたすべての製品ウェーハが、分析されるべき半導体材料の少なくとも1つのウェーハと同じ結晶構造を有することが好ましい。
インゴットから取外されたテストウェーハの数およびまたはインゴットの長手方向軸に対する位置は好ましくは、インゴット/インゴットセグメントの長手方向軸に沿った結晶欠陥の長さおよび予想される/公知の均一性に依存する。
分析されるべき半導体材料の少なくとも1つのウェーハを取外す前に、インゴットセグメントは、目標径まで丸くされても、すなわち研削されてもよいが、されなくてもよい。
分析されるべき半導体材料の少なくとも1つのウェーハをインゴットセグメントから取外した後で、そのエッジが所望の目標径まで丸くされ、研削されることが好ましい。
たとえば、直径が312mmである単結晶インゴットセグメントから半導体材料の少なくとも1つのウェーハが取外される場合、このウェーハはエッジを丸くした後で300mmという所望の目標径を有し、よって、その後の生産ウェーハ、すなわち顧客用のウェーハと同じ直径を有する。
発明者は、単結晶インゴットから取外された半導体ウェーハについて、ここに以下に説明されるプロセスを受けた少なくとも1つのウェーハが、このインゴットセグメントからその後取外された半導体ウェーハについての応力場に関して代表的な徴候を提供できるということを識別した。これは、インゴットから得られ、熱処理ステップ3)で処理された半導体ウェーハが、特に半導体ウェーハの内部領域において応力がないことに関して要求される特定の仕様に準拠するかどうかを速やかにかつ低コストで判定することを可能にする。
この発明に従ったプロセスのステップ3)で実行される熱処理は好ましくは、2つのステップ3Aおよび3Bで実行される。
第1のステップ3Aで、後に装置生産の状況で顧客によって行なわれる熱処理/熱履歴が、分析されるべき、顧客仕様に準拠する半導体材料の少なくとも1つのウェーハのために、熱的に採用される。
第2のステップ3Bは、好ましくは、具体的には径方向領域でウェーハ中心の方向に向けられた3ステップの高速熱処理(rapid thermal processing:RTP)の形をした、さらに別の熱処理ステップを実行することを含む。
2つの熱処理ステップによって生じた生じ得る応力場は、適切な測定によって判定される。応力場の区域の検出および定量的評価のための好適な測定方法は、たとえば、SIRD(走査赤外線偏光解消)とXRT(X-ray Topography:X線トポグラフィー)との組合せである。応力場とは、たとえばSIRD(走査赤外偏光解消)などの好適な方法によって検出可能である、結晶格子における局所的あるいは全体的応力である。SIRDは、機械的応力を受けている領域を偏光が通過する際に偏光の偏波が変わるという物理的原理を利用する。また、応力場を検出するための同様に好適なプロセスはとりわけ、欠陥エッチングまたは金属装飾後のウェーハ表面のマイクロラマン、光ルミネッセンス、および外観検査を含む。
ステップ3Aにおける顧客の熱プロセスのシミュレーションは好ましくは、顧客が半導体装置を作る際にウェーハが受ける熱履歴を含む/に対応する。この目的のために、分析されるべき半導体材料の少なくとも1つのウェーハは、好適な熱処理炉、たとえば、オランダ、アルメレ(Almere)のASMインターナショナルNV(ASM International NV)からの垂直炉内で、顧客プロセスの熱条件に従う。
熱処理炉はしたがって、顧客プロセスおよび特定のガス雰囲気の確立にとって必要な温度プロファイルを可能にしなければならない。そのような顧客プロセスは、たとえば、いわゆる東芝テスト(780℃で3時間、次に1000℃で16時間)であってもよい。
ステップ3Bで、ウェーハの第2の熱処理/高温処理がプロセスチャンバで実行され、必要な熱は、好ましくは径方向に配置された熱源、たとえばハロゲンランプによって生成される。
これは、好ましくは大量の熱を、半導体ウェーハの少なくとも一方側に、好ましくは短時間で伝えることを含む。このいわゆる高速熱処理(RTP)は、たとえば、US 2005/0191044 A1に大まかに記載されている。対応する機器は、たとえば、US 2011/0206358 A1に開示されている。
RTPの一例は、高速熱アニール(rapid thermal annealing:RTA)である。RTAプロセスは、たとえば、EP 2 421 029 A1、および、DE 11 2016 000 465 T5に開示されている。これは、わずか数秒以内にウェーハを1000℃以上の温度まで加熱することを含む。
RTPは、3つの段階、すなわち、半導体ウェーハが規定時間内に目標温度まで加熱される加熱局面(上昇)と、目標温度が規定時間の間一定に保たれる保持局面(浸透ステップ)と、半導体ウェーハが規定時間内に冷却される冷却局面(下降)とを含む。
RTPは、ウェーハの結晶構造内での応力負荷をもたらし、したがって、結晶構造内で新しい応力場が形成されるかもしれず、または、既存の応力野の範囲が増加するかもしれない(結晶格子の離調/不整合、応力負荷)。先行技術によれば、この応力負荷は、アーキテクチャのため、主としてウェーハのエッジ領域で生じる。しかしながら、RTPはまた、応力がウェーハの中心で生じてそこで応力場をもたらすことをもたらし得る。
ステップ3Bは、好ましくは分析されるべき半導体材料のウェーハの少なくとも一方側の内部領域で、特定の径方向熱処理を実行することを含む。径方向熱処理は、好ましくはウェーハの直径または好ましくは半径を好ましくは規定する線に沿った、好ましくは点状の熱源を伴い、または、径方向熱処理は、好ましくはウェーハの直径または半径を規定する線に沿って円状に行なわれ、円状の熱処理は円状の熱源によって行なわれ、または、ウェーハは点状の熱源の下で円状に回転され、または、熱源は円状に回転され、円は好ましくは、半導体ウェーハの直径または半径に沿って、内側から外向きに広くなり、またはサイズが外側から内向きに小さくなる。この目的のために、たとえば、アメリカ、カリフォルニア州サンタクララのアプライド・マテリアルズ(Applied Materials)からのAMATバンテージ・ラディアンス+(Vantage Radiance+)からの好適な熱処理炉内で、3段階のRTPステップで、このウェーハの少なくとも一方側が、ウェーハ直径に基づいて規定された熱勾配を受けること、すなわち、ウェーハエッジでの熱入力が、ウェーハ中央での熱入力とは異なることが好ましい。
ステップ3Bで使用される、分析されるべき半導体材料のウェーハの内部領域の目標とされる/特定の径方向熱処理のための機器は好ましくは、別々に制御可能である、径方向に配置された熱源、たとえば加熱ランプを有する。たとえば、この機器が、別々に制御可能である、径方向に配置された4つの熱源を有する場合、分析されるべき半導体材料のウェーハの少なくとも一方側は、ウェーハの中心とエッジとの間に4つのゾーンからなる温度勾配が実現され得るように、ウェーハの中心とウェーハのエッジ領域との間でさまざまな強度で照射されてもよい。
ステップ3Bで、好ましくは径方向の熱照射は好ましくは、好ましくは3段階のRTP中に、半導体材料のウェーハの少なくとも一方側で、好ましくは表側で行なわれる。好ましくは径方向の熱照射はまた、好ましくは、ステップ3Bで両側で行なわれてもよい。すなわち、好ましくは径方向に配置された、別々に制御可能である熱源が、好ましくは内側から外向きに延びる温度勾配で、半導体材料のウェーハの表側および裏側の双方を照射する。
ここで以下のように、ゾーン1とは、熱源を有する最も内側の径方向ゾーン、すなわち、分析されるべきウェーハの中央を照射するゾーンである。個々に制御可能である、径方向に配置された熱源の数がn個である場合、ゾーンnとは、ウェーハエッジを照射する、径方向に配置された外側の熱源を指し、ここでnは整数であり、かつ1よりも大きい。上述の例では、ゾーン4はしたがって、分析されるべき半導体材料のウェーハのエッジを照射する、別々に制御可能である熱源の外側構成を指す。
半導体材料のウェーハの少なくとも一方側のゾーン1の区域、すなわちウェーハ中央は、好ましくは径方向に配置された、好ましくは別々に制御可能である、最も内側の熱源によって照射される区域によって規定される。ゾーン1に直接隣接する、半導体材料のウェーハの少なくとも一方側のゾーン2はしたがって、その区域が、ゾーン2の、径方向に配置され、別々に制御可能である熱源によって照射される区域に対応する、径方向領域である。このため、ゾーン2の内側境界は、ゾーン1の外側境界に対応する。半導体材料のウェーハの少なくとも一方側のゾーンnの径方向区域は、別々に制御可能である外側の熱源によって照射されるウェーハエッジの径方向区域である。径方向ゾーンnの外側エッジは好ましくは、規定されたエッジ除外部によって定められる。ゾーンは好ましくは、互いに同じ径方向距離を有しており、そのため、直径が300mmであるウェーハについては、半径は150mmであり、ゾーンが5つある場合、5つのゾーンの各々の半径はそれぞれ30mmである。
好ましくは径方向に配置された隣接する2つの熱源、すなわち、たとえば、径方向ゾーン1と、径方向ゾーン1に隣接する径方向ゾーン2との間の、好ましくは別々に制御可能である熱差が、好ましくは1~50ケルビン(K)の範囲にあることが好ましい。同様に、径方向に配置された隣接する2つの熱源間の別々に制御可能である熱差は、好ましくは3~30ケルビンの範囲にあり、特に好ましくは5~15ケルビンの範囲にあることが好ましい。
分析されるべき半導体材料の少なくとも1つのウェーハの第2の熱処理のために、このウェーハは好ましくは、ここに以下にRTP機器と呼ばれる熱処理炉内に配置される。好ましくはRTP機器での熱処理中に存在するガス雰囲気は、たとえば、化学的見地またはプロセスエンジニアリングの見地から好適である、酸素(O)、窒素(N)、水素(H)、アンモニア(NH)、ヘリウム(He)、またはアルゴン(Ar)ガスのうちの1つ、またはこれらのガスの混合物からなってもよく、したがって、酸化性、または還元性、または不活性であってもよい。
RTP機器において、分析されるべき半導体材料の少なくとも1つのウェーハは、まず、ガス雰囲気で、規定時間、たとえば20秒間にわたって、好ましくは600℃~1350℃の温度まで加熱される第1の段階にある(加熱局面、上昇)。ステップ3Bにおける上昇ステップはすでに、保持ステップ(いわゆる浸透ステップ)でも使用される径方向温度勾配(離調)で行なわれることが好ましい。同様に、RTPプロセスのこの第1のステップでは、径方向温度勾配が半導体材料のウェーハの少なくとも一方側に作用しないことが好ましい。
たとえば3分という規定持続時間を含む保持局面は、ゾーン1からゾーンnに沿った径方向温度勾配で、半導体材料のウェーハへの熱入力を実行することを含み、ここでnは1よりも大きく、かつ整数である。RTP機器がたとえば4つのゾーンを含む場合、ウェーハ中心は、ゾーン4の照射領域に位置する半導体材料のウェーハのエッジ領域よりもたとえば40ケルビン高い温度で照射される。
保持局面の終了後、RTP機器内に位置するウェーハは好ましくは、規定持続時間にわたって冷却されるように制御される(下降)。冷却局面の持続時間は、加熱局面の持続時間に比べて、短くてもよく、同一でもよく、または長くてもよい。冷却局面の持続時間は、たとえば18秒であってもよい。ステップ3Bでの下降ステップは、保持ステップからの径方向温度勾配で実行されることが好ましい。同様に、ステップ3Bでの下降ステップは、温度勾配なしで実行されることが好ましい。
RTP中、好ましくは径方向の温度勾配は、3つの段階/局面のうちの1つにおいて、半導体ウェーハの少なくとも一方側に作用することが好ましい。RTP中、好ましくは径方向の温度勾配は、3つの段階(加熱局面、保持局面、および冷却局面)のすべてにおいて、好ましくは最初の2つの段階のみにおいて、好ましくは保持局面のみにおいて、または、好ましくは保持局面および冷却局面において、半導体ウェーハの少なくとも一方側に作用することが好ましい。
プロセスのこのステップ3Bで決定的であることは、ウェーハ中央の方向における、好ましくは径方向の温度勾配の確立である。最も内側のゾーン1と直接隣接する径方向に配置されたゾーン2との間の温度差は好ましくは3K~30Kの範囲にあり、そのため、対応する熱源が対応する温度差でゾーン1および2を熱照射する。
個々のゾーン1とゾーンnとの間の温度差は同一であることが好ましい。同様に、ゾーン1とゾーンnとの間の温度差は直線的にまたは指数関数的に増加し、ゾーン1での温度はゾーンnでの温度よりも高く、または、ゾーン1での温度はゾーンnでの温度よりも低く、nは1よりも大きい整数であるということが好ましい。
上述されたこの発明に従ったプロセスの実施形態に関して特定された特徴は、図面の説明および請求項で解明される。個々の特徴は、それら自体の権利の保護の対象となる有利な実現化例を説明し得る。
半導体材料の応力最適化ウェーハ/応力がないウェーハを選択するための好適なプロセスの5つのステップを要約する図である。 ウェーハエッジとウェーハ中央との間での径方向温度勾配が10Kである第2の熱処理後の、直径が300mmである半導体材料のウェーハの表面上の径方向の酸化物厚さプロファイルを、一例として示す図である。 この発明に従ったプロセスを行なった後のSIRD測定の結果を示す図である。 この発明に従ったプロセスを行なった後のSIRD測定の結果を示す図である。
図1は、半導体材料の応力最適化ウェーハ/応力がないウェーハを選択するための好適なプロセスの5つのステップを要約する。
図2は、ウェーハエッジとウェーハ中央との間での径方向温度勾配が10Kである第2の熱処理後の、直径が300mmである半導体材料のウェーハの表面上の径方向の酸化物厚さプロファイルを、一例として示す。ウェーハ中央におけるより高い温度は、ウェーハエッジと比べてより厚い酸化物層をもたらした。X軸に沿ってプロットされるのは、半導体材料のウェーハの径方向位置(単位:mm)であり、Y軸に沿ってプロットされるのは、相対的な酸化物層厚さプロファイル(単位:オングストローム)である。
図3は、この発明に従ったプロセスを行なった後の2つのSIRD測定の結果を示す。右側および左側の水平の暗い区域は滑り線であり、それらは、顧客仕様に従った第1の熱処理ステップを行なう際に半導体ウェーハをキャリア上に搭載した結果、生じる。図3aは、ウェーハ中心の領域に応力場を呈さない半導体材料の応力最適化ウェーハを示し、一方、図3bは、ウェーハ中央の領域に、すなわち、エッジ除外部によって画定された区域内に応力場を有する半導体材料の仕様外ウェーハを示す。
好ましくは径方向の温度プロファイルの結果、ウェーハの内部領域に作用する温度勾配は、径方向の酸化物厚さプロファイル、すなわち、好適なガス雰囲気、たとえば酸素/窒素混合物の場合に形成された酸化物層の厚さ(図2)を介して、分析されるべき半導体材料のウェーハの表面上でチェック/撮像されてもよい。
図2は、第2の熱処理ステップ3B後の、直径が300mmである半導体材料のウェーハについての、楕円偏光計で測定された径方向の酸化物厚さプロファイルを、一例として示す。形成された酸化物層の厚さは、放射された熱量に依存する。この例では、1ケルビンの温度変化は、約1.5オングストロームの酸化物層の厚さの変化に対応する。したがって、ウェーハ中央は、直接隣接する径方向領域よりも6ケルビン高い温度で照射された。
それにより、分析されるべきウェーハの内部領域で生じる、温度勾配が仲介するより高い温度の作用は、この領域における応力場の形成、ひいては識別を可能にする。したがって、結果として生じる応力場は、この発明に従ったプロセスのステップ4)で好適な測定方法を使用して検出され得る。
搭載の結果生じる、ウェーハのエッジ領域における応力場を除外できるようにするために、ステップ3Bにおける径方向温度プロファイルは、内部領域に向けられた、すなわちウェーハ中央に向けられた温度勾配が、ウェーハエッジから測定された好ましくは少なくとも10mm、好ましくは20mmのエッジ除外部を有するウェーハ表面に作用するように、選択される。
プロセスのステップ4)は、先行技術に従って、たとえばSIRDまたはXRTによって、特にウェーハ(図3)の内部領域における応力場の形成/検出可能な応力場の存在に関して、少なくとも1つのウェーハの分析を行なうことを含む。
プロセスのステップ5)は、応力最適化ウェーハと顧客に適さないウェーハとを区別することによるウェーハの選択を含む。対応するインゴットセグメントも代表する、分析用の半導体材料の少なくとも1つのウェーハが、ステップ3)での2段階熱処理後に内部領域において応力場をほとんど有さない場合、顧客要件に準拠する応力最適化ウェーハに該当する。
本発明の文脈では、ステップ3)の後でのウェーハの表側の総面積に対するこれらの応力場の面積/数が、特定の顧客プロセスにとって重要でない値を有する場合、半導体材料のウェーハは応力場をほとんど有さない。すなわち、ウェーハは、特定の顧客仕様に準拠する。
分析されるべき半導体材料のこの少なくとも1つのウェーハによって代表されるインゴットからの残りのウェーハも同様にこの仕様に準拠しており、よって、ウェーハ中心区域において応力最適化されている。
分析されるべき半導体材料の少なくとも1つのウェーハが、ウェーハの内部領域において、顧客要件に比べて多過ぎる応力場を有する場合(図3)、前記ウェーハと、対応するインゴットセグメントから単体化され得るウェーハとは、顧客仕様に準拠しておらず、この顧客要件/仕様のために、特定のインゴットは破棄される。これは、顧客仕様に準拠しない半導体ウェーハの時間およびコストがかかる単体化とその後の処理とを回避する。
例示的な実施形態の上述の説明は、例示であるとして理解されるべきである。それによってなされたこの開示は、当業者が、本発明およびそれに関連する利点を理解し、当業者の理解の範囲内で明らかである説明された構造およびプロセスへの変更および修正を理解することを可能にする。したがって、そのような変更、修正、および均等物はすべて、請求項の保護の範囲によって網羅されるものとする。

Claims (10)

  1. 半導体ウェーハを生産するためのプロセスであって、以下のステップを以下の順序で含み、前記以下のステップは、
    1) 溶解物から半導体材料の単結晶ロッドを引上げ、オプションで前記ロッドを円筒研削するステップと、
    2) 前記単結晶ロッドから、分析用の少なくとも1つのウェーハを取外すステップと、
    3) 顧客仕様に対応する第1の熱処理ステップを行ない、半導体材料の前記少なくとも1つのウェーハに第2の熱処理ステップを行なうステップとを含み、前記第2の熱処理ステップでは、径方向温度勾配が、前記半導体ウェーハの少なくとも一方側で、内側から外向きに、または外側から内向きに作用し、前記以下のステップはさらに、
    4) ステップ3)で処理された半導体材料の前記ウェーハを、記ウェーハの内部領域における応力場の生じ得る形成/範囲に関して分析するステップと、
    5) このウェーハと、このウェーハによって代表されるロッドセクションから分離されたウェーハとを、前記顧客仕様に準拠する応力最適化ウェーハと、前記顧客仕様に準拠しない不合格ウェーハとに区別するステップとを含む、プロセス。
  2. 前記径方向温度勾配は、ウェーハエッジから20mm以下の距離にある前記ウェーハのエッジ領域を除く、前記ウェーハの全領域に作用する、請求項1に記載の半導体ウェーハを生産するためのプロセス。
  3. 前記径方向温度勾配は、前記ウェーハエッジから10mm以下の距離にある前記ウェーハのエッジ領域を除く、前記ウェーハの全領域に作用する、請求項2に記載のプロセス。
  4. 径方向温度勾配を生成するための前記熱処理ステップは、照射強度が別々に制御可能である、径方向に配置された複数の熱源によって行なわれる、請求項1~3のいずれか1項に記載のプロセス。
  5. 前記ウェーハに作用する前記温度勾配は、隣接するn個の径方向ゾーンにわたって延在しており、nは整数であり、かつ1よりも大きい、請求項1~4のいずれか1項に記載の半導体ウェーハを生産するためのプロセス。
  6. 隣接する2つのゾーン間の前記温度勾配は1~50ケルビンである、請求項5に記載の半導体ウェーハを生産するためのプロセス。
  7. 前記熱処理は、加熱局面と、保持局面と、冷却局面とを含み、前記保持局面は、前記ウェーハに作用する前記径方向温度勾配を生成するための前記熱処理ステップに対応する、請求項1~6のいずれか1項記載の半導体ウェーハを生産するためのプロセス。
  8. 径方向温度勾配を生成するための前記熱処理ステップは、O、H、NH、He、およびArからなる群から選択された1つ以上のガスを含むガス雰囲気で実行される、請求項1~7のいずれか1項に記載の半導体ウェーハを生産するためのプロセス。
  9. 径方向温度勾配が前記ウェーハに作用する前記熱処理ステップは、前記ウェーハが顧客プロセスで生じる典型的な熱履歴を受ける前記ウェーハの熱処理によって先行される、請求項1~8のいずれか1項に記載のプロセス。
  10. 前記少なくとも1つのウェーハにおける前記応力場の判定に基づいて、この少なくとも1つのウェーハが取外された前記単結晶ロッドに、応力場に関する特定の仕様が割当てられる、請求項1~9のいずれか1項に記載のプロセス。
JP2020548987A 2018-03-15 2019-03-13 半導体ウェーハを生産するためのプロセス Active JP7062078B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018203945.3 2018-03-15
DE102018203945.3A DE102018203945B4 (de) 2018-03-15 2018-03-15 Verfahren zur Herstellung von Halbleiterscheiben
PCT/EP2019/056220 WO2019175207A1 (de) 2018-03-15 2019-03-13 Verfahren zur herstellung von halbleiterscheiben

Publications (2)

Publication Number Publication Date
JP2021516866A JP2021516866A (ja) 2021-07-08
JP7062078B2 true JP7062078B2 (ja) 2022-05-02

Family

ID=65802075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020548987A Active JP7062078B2 (ja) 2018-03-15 2019-03-13 半導体ウェーハを生産するためのプロセス

Country Status (8)

Country Link
US (1) US11972986B2 (ja)
JP (1) JP7062078B2 (ja)
KR (2) KR20200131285A (ja)
CN (1) CN111868898A (ja)
DE (1) DE102018203945B4 (ja)
SG (1) SG11202007989TA (ja)
TW (1) TWI709176B (ja)
WO (1) WO2019175207A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001151597A (ja) 1999-11-26 2001-06-05 Mitsubishi Materials Silicon Corp 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP2003212692A (ja) 2002-01-24 2003-07-30 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法
JP2007095889A (ja) 2005-09-28 2007-04-12 Ushio Inc 光照射式加熱方法
JP2010034288A (ja) 2008-07-29 2010-02-12 Sumco Corp シリコンウェーハの熱処理方法
JP2011520269A (ja) 2008-05-02 2011-07-14 アプライド マテリアルズ インコーポレイテッド 回転基板のための非半径方向温度制御のためのシステム
JP2015204326A (ja) 2014-04-11 2015-11-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法、及びシリコンウェーハ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011982B2 (ja) 1990-09-14 2000-02-21 コマツ電子金属株式会社 半導体装置の製造方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
US6843201B2 (en) * 2002-05-08 2005-01-18 Asm International Nv Temperature control for single substrate semiconductor processing reactor
JP3933010B2 (ja) * 2002-08-23 2007-06-20 株式会社Sumco シリコン単結晶インゴットの点欠陥分布を測定する方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US20080090309A1 (en) * 2003-10-27 2008-04-17 Ranish Joseph M Controlled annealing method
US8658945B2 (en) 2004-02-27 2014-02-25 Applied Materials, Inc. Backside rapid thermal processing of patterned wafers
US20060035477A1 (en) 2004-08-12 2006-02-16 Karen Mai Methods and systems for rapid thermal processing
US7700376B2 (en) * 2005-04-06 2010-04-20 Applied Materials, Inc. Edge temperature compensation in thermal processing particularly useful for SOI wafers
US7598150B2 (en) 2006-11-20 2009-10-06 Applied Materials, Inc. Compensation techniques for substrate heating processes
KR100901823B1 (ko) * 2007-08-17 2009-06-09 주식회사 실트론 실리콘 웨이퍼 결함 분석 방법
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Sumco シリコンウェーハの製造方法
EP2421029A4 (en) 2009-04-13 2015-01-07 Shinetsu Handotai Kk ANNEAL WAFER, METHOD FOR MANUFACTURING ANNEAL WAFER, AND METHOD FOR MANUFACTURING DEVICE
US8548312B2 (en) 2010-02-19 2013-10-01 Applied Materials, Inc. High efficiency high accuracy heater driver
JP6090752B2 (ja) * 2013-10-04 2017-03-08 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの評価方法
KR102384041B1 (ko) * 2014-07-31 2022-04-08 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
JP6044660B2 (ja) 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
CN106757357B (zh) * 2017-01-10 2019-04-09 山东天岳先进材料科技有限公司 一种高纯半绝缘碳化硅衬底的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001151597A (ja) 1999-11-26 2001-06-05 Mitsubishi Materials Silicon Corp 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP2003212692A (ja) 2002-01-24 2003-07-30 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法
JP2007095889A (ja) 2005-09-28 2007-04-12 Ushio Inc 光照射式加熱方法
JP2011520269A (ja) 2008-05-02 2011-07-14 アプライド マテリアルズ インコーポレイテッド 回転基板のための非半径方向温度制御のためのシステム
JP2010034288A (ja) 2008-07-29 2010-02-12 Sumco Corp シリコンウェーハの熱処理方法
JP2015204326A (ja) 2014-04-11 2015-11-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法、及びシリコンウェーハ

Also Published As

Publication number Publication date
SG11202007989TA (en) 2020-09-29
US11972986B2 (en) 2024-04-30
DE102018203945B4 (de) 2023-08-10
KR102611774B1 (ko) 2023-12-07
US20210111080A1 (en) 2021-04-15
CN111868898A (zh) 2020-10-30
JP2021516866A (ja) 2021-07-08
KR20220137152A (ko) 2022-10-11
TWI709176B (zh) 2020-11-01
WO2019175207A1 (de) 2019-09-19
KR20200131285A (ko) 2020-11-23
TW201939614A (zh) 2019-10-01
DE102018203945A1 (de) 2019-09-19

Similar Documents

Publication Publication Date Title
US9995693B2 (en) Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method
JPH11354529A (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ
JP2016127192A (ja) シリコン基板の選別方法及びシリコン基板
JP7062078B2 (ja) 半導体ウェーハを生産するためのプロセス
JP4836626B2 (ja) 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
US9748112B2 (en) Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method
EP3121837B1 (en) Semiconductor substrate evaluation method
JP6716344B2 (ja) シリコンウェーハの熱処理方法
JP6111614B2 (ja) シリコンウェーハの熱処理方法
JP5471874B2 (ja) 熱衝撃耐性評価装置及び熱衝撃耐性の評価方法
JPH1012689A (ja) 半導体基板の検査方法とモニター用半導体基板
CN111279461B (zh) 由单晶硅组成的半导体晶片
JP3896919B2 (ja) シリコンウエーハのNi汚染の評価方法
Sagara et al. Residual defects in low-dose arsenic-implanted silicon after high-temperature annealing
CN114324394B (zh) 一种单晶硅片无缺陷区深度的测量方法
JP7252884B2 (ja) シリコンウェーハの熱処理方法
Lee et al. Delineation of point defect state in Czochralski Si by modified background haze
JP2007048923A (ja) ウエーハのワレ評価装置およびワレ評価方法
JP2023090154A (ja) シリコンウェーハ表面の結晶欠陥検出方法
CN114324394A (zh) 一种单晶硅片无缺陷区深度的测量方法
JP6369388B2 (ja) シリコン単結晶基板の評価方法
JP2016124756A (ja) シリコンウェーハ及びその製造方法
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법
JP2024008390A (ja) シリコンウェーハ及びその製造方法
JPH0666695A (ja) 試料の作製方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20201102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220419

R150 Certificate of patent or registration of utility model

Ref document number: 7062078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150