KR102611774B1 - 반도체 웨이퍼 제조 방법 - Google Patents
반도체 웨이퍼 제조 방법 Download PDFInfo
- Publication number
- KR102611774B1 KR102611774B1 KR1020227033420A KR20227033420A KR102611774B1 KR 102611774 B1 KR102611774 B1 KR 102611774B1 KR 1020227033420 A KR1020227033420 A KR 1020227033420A KR 20227033420 A KR20227033420 A KR 20227033420A KR 102611774 B1 KR102611774 B1 KR 102611774B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- heat treatment
- temperature gradient
- semiconductor
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 235000012431 wafers Nutrition 0.000 title claims description 190
- 238000000034 method Methods 0.000 title claims description 47
- 230000008569 process Effects 0.000 title claims description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 52
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000004458 analytical method Methods 0.000 claims abstract description 6
- 238000001816 cooling Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910017840 NH 3 Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 239000000155 melt Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 8
- 230000035882 stress Effects 0.000 description 49
- 239000007789 gas Substances 0.000 description 8
- 230000007717 exclusion Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000000691 measurement method Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004854 X-ray topography Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000011158 quantitative evaluation Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 229940095676 wafer product Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/21—Polarisation-affecting properties
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
- G01N21/9505—Wafer internal defects, e.g. microcracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Pathology (AREA)
- Health & Medical Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
반도체 웨이퍼 제조 방법으로서, 반도체 재료의 단결정 잉곳이 인상되고, 반도체 재료의 잉곳으로부터 적어도 하나의 웨이퍼가 절단되며, 웨이퍼는, 반경방향 온도 구배가 웨이퍼에 작용하는 열처리 단계를 포함하는 열처리를 겪고, 결정 격자에서의 결함, 소위 응력장의 형성에 대하여 반도체 재료 웨이퍼 분석이 수행되는 것인 반도체 웨이퍼 제조 방법이 제공된다.
Description
본 발명은 반도체 웨이퍼 제조 방법에 관한 것이다.
반도체 웨이퍼, 특히 단결정 실리콘 웨이퍼는 최신 일렉트로닉스의 기초이다. 고객 프로세스에서, 반도체 웨이퍼는 열 프로세스를 겪는다. 이로 인해, 결정 격자에 열응력이 발생할 수 있다. 응력 유도장/응력장으로 인해 결함이 있는 도체 구조가 형성될 수 있고, 이에 따라 고객이 웨이퍼를 사용할 수 없게 될 수 있다.
웨이퍼의 열처리 시에만 고객에 의해 웨이퍼가 고객 프로세스에 지장을 주는 응력장을 갖고, 이에 따라 요구되는 특정 사양을 따르지 않는다는 것이 확인되면, 이미 수행된 처리 단계로 인한 경제적 손실이 크다. 응력장은, 웨이퍼 면적 대 모든 응력장의 총 크기의 비가 고객 프로세스에 대한 임계적인 값을 초과하는 경우에 고객 프로세스에 지장을 줄 수 있다.
따라서, 열적 고객 프로세스에서 상기한 응력장을 형성하지 않는 반도체 웨이퍼만을 고객에게 전달할 필요가 있다.
사실상, 예컨대 독일 특허 공보 DE 691 25 498 T2에 교시된 열적 프로세스 시뮬레이션이 적합하다. 이러한 목적으로, 전자부품의 제조 중에 실행되는 열적 프로세스 단계가 노(爐)에서 시뮬레이팅된다. 반도체 웨이퍼는 정해진 기간에 걸쳐 정해진 속도로 정해진 온도까지 가열되고, 이어서 정해진 시기에 정해진 온도로 냉각된다. 이러한 가열 및 냉각 사이클을 다수 회 반복될 수 있다.
US 2016/0032491 A1은 열처리 단계 후, 질소 도핑 CZ 실리콘 단결정 웨이퍼 내의 BMD 밀도 및 BMD 크기를 예측하기 위한 컴퓨터 기반 시뮬레이션을 개시한다. 이러한 컴퓨터 기반 시뮬레이션은, 예컨대 인상 속도, 도펀트 농도 및 결정 표면에서의 온도 구배를 고려하는 알고리즘을 이용한다.
그러나, 기지의 프로세스는 웨이퍼 에지에서만 응력장 형성을 허용할 뿐이다,
반도체 웨이퍼의 모든 영역에서, 목표로 하는 방식으로 가능한 응력장의 조기 식별을 달성할 수 있는 것이 바람직하다.
본 발명에 의해 달성되는 목적은 이러한 문제로부터 비롯되었다.
상기 목적은 반도체 웨이퍼 제조 방법으로서, 반도체 재료의 단결정 잉곳이 인상되고, 반도체 재료의 잉곳으로부터 적어도 하나의 웨이퍼가 절단되며, 웨이퍼는, 반경방향 온도 구배가 웨이퍼에 작용하는 열처리 단계를 포함하는 열처리를 겪고, 결정 격자에서의 결함, 소위 응력장의 형성에 대하여 반도체 재료 웨이퍼 분석이 수행되는 반도체 웨이퍼 제조 방법에 의해 달성된다.
본 발명에 따른 방법의 바람직한 실시예가 후속하는 설명에서 상세히 기술된다. 개별 피쳐(feature)들은 개별적으로 또는 조합되어 본 발명의 실시예로서 실현될 수 있다.
일실시예에서, 웨이퍼 에지로부터 20 mm 이하의 거리에 있는 웨이퍼의 에지 영역을 제외한 웨이퍼의 모든 영역에 반경방향 온도 구배가 작용한다. 다른 실시예에서, 에지 영역은 웨이퍼 에지로부터 10 mm 이하의 거리로 규정된다.
가능한 응력장의 결정은 웨이퍼에서 10 내지 20 mm의 에지 배제부를 뺀 베이스 영역에 의해 정해지는 웨이퍼의 내부 영역에서 실시된다. 이러한 목적으로, 웨이퍼의 내부 영역은 반경방향 온도 구배를 겪는다.
반경방향 온도 구배의 생성은 그 복사 강도에 있어서 별도로 제어 가능한 복수 개의 반경방향 배열 열원에 의해 영향을 받을 수 있다.
웨이퍼에 작용하는 온도 구배는 n개의 인접한 반경방향 구역에 걸쳐 연장될 수 있으며, n은 1보다 큰 정수이다.
2개의 인접한 구역들 사이의 온도 구배는 1 내지 50 켈빈일 수 있다.
추가의 실시예에서, 열처리는 가열 단계, 유지 단계 및 냉각 단계를 포함하고, 유지 단계는 웨이퍼에 작용하는 반경방향 온도 구배를 생성하기 위한 열처리 단계에 해당한다.
반경방향 온도 구배를 생성하기 위한 열처리는 바람직하게는 N2, O2, H2, NH3, He 및 Ar로 이루어진 그룹으로부터 선택되는 하나 이상의 가스를 포함하는 가스 분위기에서 수행되는 것이 바람직하다.
일실시예에서, 반경방향 온도 구배가 웨이퍼에 작용하는 열처리 단계에는, 웨이퍼가 고객 프로세스에서 직면하는 통상적인 열적 부담(thermal budget)을 받는 웨이퍼의 열처리가 선행한다.
본 발명은 종래기술에 따라 인상된 반도체 재료의 단결정(잉곳) - 이 단결정으로부터, 예컨대 와이어 쏘오에 의해 개별 웨이퍼가 절단됨 - 으로부터 시작한다.
단결정으로부터 절단되는 반도체 재료 웨이퍼는 바람직하게는 150 mm, 200 mm 또는 300 mm의 직경을 갖는 단결정 실리콘 웨이퍼인 것이 바람직하다.
반도체 웨이퍼는 정면 및 배면과, 둘레방향 에지를 포함하며, 이들은 함께 이 웨이퍼의 표면을 형성한다. 에지는 일반적으로 선행하는 연마 및 에칭 프로세스에 의해 평탄화된 2개의 표면, 즉 소위 패싯(facet)과, 웨이퍼의 정면/배면에 수직한 둘레방향 표면, 소위 정점(apex) 또는 블런트(blunt)를 포함한다. 반도체 재료 웨이퍼의 정면은, 후속 고객 프로세스에서 원하는 미세 구조가 적용되는 측으로 정의된다.
인상 프로세스로 인해, 반도체 웨이퍼는 결정 격자에 다양한 결함, 예컨대 산소 석출 또는 전위 루프[전위 클러스터, 침입형 실리콘 원자 집괴, 대형 피트(large pit)]에 의해 야기되는 BMD(Bulk Micro Defects)를 가질 수 있다.
반도체 웨이퍼에서의 결정 결함의 크기 및 그 분포는 특히 용융물로부터 단결정의 인상 속도에 의해 결정되고; 결정 결함은 고객에 의한 열처리로 인해, 축약해서 응력장이라고 알려진 응력 유도장을 초래할 수 있다.
응력장은, 예컨대 SIRD(Scanning Infrared Depolarisation)와 같은 적절한 방법에 의해 검출 가능한 결정 격자 내의 국소 응력 또는 전체 응력이다. SIRD는, 편광이 기계적 응력을 받는 영역을 통과할 때에 편광의 분극이 변경되는 물리적인 원리를 활용한다.
열에너지의 입력은, 결정 격자 내에 존재하는 응력장이 측정 방법의 검출 한계를 넘는 충분한 크기에 도달하여 열처리 후에 웨이퍼 영역에 관해 검출 가능/정량 가능해지게 할 수 있다.
본 발명에 따른 방법으로 인해, 고객 프로세스에서 웨이퍼의 열처리를 수행하기 이전에도, 특히 웨이퍼 중앙에서, 즉 에지 배제부에 의해 한정되는 영역 내에서 반도체 웨이퍼가 응력 최적화 관점에서 요구되는 특별한 사양을 따르는지 여부를 확인하는 것이 가능하다.
아래에서 “내부 영역”으로서 기술되는 “웨이퍼 중앙”이라는 용어는 바람직하게는 정해진 에지 배제부를 제외한 반도체 웨이퍼의 “면”으로 대체로 칭하는 정면 또는 배면의 전체 영역을 포함한다. 에지 배제부는, 반도체 웨이퍼의 둘레방향 에지로부터 측정했을 때에 적어도 10 mm이고 최대 20 mm인 것이 바람직하다.
반도체 웨이퍼의 분석을 위한 본 발명에 따른 방법은 바람직하게는 임의의 잉곳 직경에 적합하고, 바람직하게는 언급된 순서의 아래의 단계를 포함한다:
1) 용융물로부터 반도체 재료의 단결정 잉곳을 인상하고, 원하는 직경을 달성하기 위해 잉곳을 선택적으로 원통형으로 연마하는 단계.
2) 예컨대 와이어 쏘오로 잉곳의 적어도 하나의 대표적인 포인트에서 반도체 재료의 단결정 잉곳으로부터 적어도 하나의 웨이퍼를 절단하고, 이 웨이퍼의 표면을 마련하는 하나 이상의 프로세스 단계.
3) 적어도 하나의 반도체 재료 웨이퍼에 대해 고객 사양에 대응하는 제1 열처리 단계를 수행하고, 제2 열처리 단계를 수행하며, 제2 열처리 단계에서 내측에서 외측방향 또는 외측에서 내측방향으로의 반경방향 온도 구배가 반도체 웨이퍼의 적어도 하나의 면에 작용함.
4) 적절한 측정 방법에 의해, 특히 웨이퍼의 내부 영역에서 가능한 응력장 형성/크기에 관하여 단계 3)에서 처리된 반도체 재료 웨이퍼 분석.
5) 이 웨이퍼와 이 웨이퍼가 나타내는 잉곳 세그먼트에서 절단된 웨이퍼를 고객 사양에 맞는 응력 최적화 웨이퍼와 고객 사양에 맞지 않는 거부된 웨이퍼로 구분.
"응력 최적화" 또는 "응력 최적화형"이라는 용어는 반도체 재료 웨이퍼의 표면 상의 정해진 반경방향 영역에서의 응력장의 정량적으로 평가 가능한 크기에 관련된다. 상기 2개 용어 전부는 무응력장 상태도 또한 포함하고, 즉 본 발명에 따른 방법의 열응력 유발 단계 3)을 수행한 후, 후속하는 단계 4)에서 채용되는 측정 방법의 특정 검출 한계를 기준으로 웨이퍼의 표면에서 응력장이 검출되지 않는다.
단계 2)에서 잉곳으로부터 절단된 적어도 하나의 웨이퍼는 내부 영역에서 가능한 응력장에 관하여 분석되는 반도체 재료 웨이퍼이다. 이 웨이퍼가 특별한 잉곳 세그먼트 - 이 잉곳 세그먼트로부터 반도체 웨이퍼가 추가 처리를 위해 후속하여 절단됨 - 로부터 형성되는 추가의 웨이퍼를 나타내는 것이 바람직하다.
분석되는 적어도 하나의 반도체 재료 웨이퍼가 바람직하게는 적어도 20 cm, 매우 바람직하게는 적어도 40 cm의 길이를 갖는 잉곳 세그먼트를 대표하는 것이 바람직하고, 이 경우 이 잉곳 세그먼트로부터 절단된 모든 웨이퍼 제품은 분석되는 적어도 하나의 반도체 재료 웨이퍼와 동일한 결정 구조를 갖는다.
잉곳으로부터 절단된 테스트 웨이퍼의 잉곳의 종축에 대한 위치 및/또는 개수는 잉곳/잉곳 세그먼트의 종축을 따른 결정 결함의 길이 및 예상된/알려진 균일도에 좌우된다.
잉곳 세그먼트는 반드시 필요한 것은 아니지만 분석되는 적어도 하나의 반도체 재료 웨이퍼의 절단 이전에 라운딩(rounding)되었으며, 즉 목표 직경으로 연마되었다.
잉곳 세그먼트로부터 분석되는 적어도 하나의 반도체 재료 웨이퍼를 절단한 후, 웨이퍼의 에지가 라운딩되고 원하는 목표 직경으로 연마되는 것이 바람직하다.
예컨대 적어도 하나의 반도체 재료 웨이퍼가 312 mm의 직경을 갖는 단결정 잉곳 세그먼트로부터 절단되면, 이 웨이퍼는 에지 라운딩 후에 300 mm의 원하는 목표 직경을 갖고, 이에 따라 차후 웨이퍼 제품, 즉 고객을 위한 웨이퍼와 동일한 직경을 갖는다.
본 발명자는, 단결정 잉곳으로부터 절단되는 반도체 웨이퍼를 위해, 아래에서 설명되는 프로세스를 겪는 적어도 하나의 웨이퍼가 후속하여 이 잉곳 세그먼트로부터 절단되는 반도체 웨이퍼를 위한 응력장에 관한 표지를 제공할 수 있다는 것을 확인하였다. 이로 인해, 잉곳으로부터 얻어지고 열처리 단계 3)에서 처리되는 반도체 웨이퍼가 특히 반도체 웨이퍼의 내부 영역에서의 응력으로부터 벗어난 상태가 요구되는 특별한 사양에 부합하는지 여부를 신속하고 낮은 비용으로 결정하는 것이 가능하다.
본 발명에 따른 프로세스의 단계 3)에서 수행되는 열처리는 바람직하게는 2개의 단계 3A 및 3B로 수행된다.
제1 단계 3A에서는, 디바이스 제조 면에서 고객에 의해 수행되는 열처리/열적 부담은 고객 사양에 부합하는 적어도 하나의 분석 대상 반도체 재료 웨이퍼에 대해/열적으로 사용된다.
제2 단계 3B는, 바람직하게는 특별히 웨이퍼 중심 방향으로 반경방향 영역에 관련된 3 단계 급속 열처리(Rapid Thermal Processing; RTP)의 추가의 열처리 단계를 수행하는 것을 포함한다.
2개의 열처리 단계에 의해 형성되는 가능한 응력장은 적절한 측정 방법에 의해 결정된다. 응력장 영역의 검출 및 정량적 평가를 위한 적절한 측정 방법은, 예컨대 SIRD(Scanning Infrared Depolarization) 및 XRT(X-ray Topography)의 조합이다. 응력장은, 예컨대 SIRD(Scanning Infrared Depolarisation)와 같은 적절한 방법에 의해 검출 가능한 결정 격자 내의 국소 응력 또는 전체 응력이다. SIRD는, 편광이 기계적 응력을 받는 영역을 통과할 때에 편광의 분극이 변경되는 물리적인 원리를 활용한다. 더욱이, 응력장을 검출하기 위한 마찬가지로 적절한 프로세스는 특히, 결함 에칭 또는 금속 데코레이션 후의 웨이퍼 표면의 마이크로라만(micro-Raman), 광루미네선스, 및 육안 검사를 포함한다.
단계 3A에서 열적 고객 프로세스는 바람직하게는 고객 측에서 반도체 디바이스를 제조하는 동안에 웨이퍼가 겪는 열적 부담을(에) 포함/해당한다. 이러한 목적으로, 분석되는 적어도 하나의 반도체 재료 웨이퍼는 적절한 열처리로, 예컨대 네덜란드 알메르에 소재하는 ASM International NV사(社)로부터의 수직로(vertical furnace)에서 고객 프로세스의 열적 컨디션을 겪는다.
열처리로는 이에 따라 고객 프로세스에 필요한 온도 프로파일과 특별한 가스 분위기의 형성을 허용해야만 한다. 상기한 고객 프로세스는, 예컨대 소위 도시바 테스트(780°C에서 3시간, 그 후 1000°C에서 16시간)일 수 있다.
웨이퍼의 제2 열처리/고온 프로세싱이 프로세스 챔버 내에서 단계 3B에서 수행되고, 이 경우에 필요한 열은 바람직하게는 반경방향 배열 열원, 예컨대 할로겐 램프에 의해 생성된다.
이것은 바람직하게는 짧은 시간 내에 바람직하게는 대량의 열을 반도체 웨이퍼의 적어도 한 면으로 전달하는 것을 포함한다. 이러한 소위 급속 열처리(RTP)는, 예컨대 US 2005/0191044 A1에 보편적으로 기술되어 있다. 상응하는 장치가, 예컨대 US 2011/0206358 A1에 개시되어 있다.
RTP의 일례는 급속 고온 어닐링(Rapid Thermal Annealing; RTA)이다. RTA 프로세스는, 예컨대 EP 2 421 029 A1 및 DE 11 2016 000 465 T5에 개시되어 있다. 이것은 웨이퍼를 단지 수초 내에 1000°C 이상의 온도로 가열하는 것을 포함한다.
RTP는 3 단계, 즉 반도체 웨이퍼가 정해진 시간 내에 목표 온도로 가열되는 가열 단계(상승 단계), 목표 온도가 정해진 시간 동안 일정하게 유지되는 유지 단계(흡수 단계) 및 반도체 웨이퍼가 정해진 시간 내에 냉각되는 냉각 단계(하강 단계)를 포함한다.
RTP는 웨이퍼의 결정 구조 내에 응력 로딩을 초래하고, 이에 따라 새로운 응력장이 형성될 수도 있고, 기존의 응력장의 크기가 결정 구조 내에서 증가할 수 있다[결정 격자의 디튜닝(detuning)/오정렬, 응력 로딩].
종래기술에 따르면, 이러한 응력 로딩은 구조로 인해 주로 웨이퍼의 에지 영역에서 발생한다. 그러나, RTP는 또한 웨이퍼의 중심에서 발생하여 여기에 응력장을 형성하는 응력을 초래할 수 있다.
단계 3B는 바람직하게는 분석되는 반도체 재료 웨이퍼의 적어도 하나의 측면의 내부 영역에 특별한 반경방향 열처리를 수행하는 것을 포함한다. 반경방향 열처리는 바람직하게는 웨이퍼의 직경 또는 바람직하게는 반경을 획정하는 선을 따르는 바람직하게는 점 모양의 열원을 수반하거나, 바람직하게 웨이퍼의 직경 또는 반경을 획정하는 선을 따른 원형으로 실시되며, 원형 열처리가 원형 열원에 의해 수행되거나, 웨이퍼가 점형 열원 아래에서 원을 그리며 회전하거나, 열원이 원을 그리며 회전하고, 원은 바람직하게는 반도체 웨이퍼의 직경 또는 반경을 따라 내부에서 외부로 확대되거나 외부에서 내부로 크기가 감소된다. 이러한 목적으로, 이 웨이퍼의 적어도 하나의 측면이 웨이퍼 직경에 기초하여 정해지는 온도 구배를 겪는 것이 바람직하며, 즉 예컨대 미국 캘리포니아주 산타클라라에 소재하는 Applied Materials사(社)로부터의 AMAT Vantage Radiance+로부터의 적절한 열처리로에서의 3 스테이지 RTP 단계에서는 웨이퍼 에지에서의 열입력이 웨이퍼 중앙에서의 열입력과 상이하다.
단계 3B에서 이용되는, 분석되는 반도체 재료 웨이퍼의 내부 영역의 목표/특정 반경방향 열처리를 위한 장치는 바람직하게는 별도로 제어 가능한 열원, 예컨대 가열 램프를 갖는다. 예컨대 이 장치가 4개의 별도로 제어 가능한 반경방향 배열 열원을 갖는 경우, 분석되는 반도체 재료 웨이퍼의 적어도 하나의 측면은 웨이퍼 중앙과 웨이퍼 에지 영역 사이에서 변하는 강도로 조사(照射)될 수 있고, 이에 따라 웨이퍼의 중심과 에지 사이에서 2개 구역으로 이루어진 온도 구배가 달성될 수 있다.
단계 3B에서는, 3 스테이지 RTP 단계 동안에 바람직한 반경방향 열조사가 반도체 재료 웨이퍼의 적어도 하나의 측면, 바람직하게는 정면에서 실시되는 것이 바람직하다. 바람직하게는 반경방향 열조사는 바람직하게는 단계 3B에서 양면에서 실시될 수 있는데, 즉 바람직하게는 반경방향으로 배열된 별도로 제어 가능한 열원이, 바람직하게는 내측에서 외측으로 온도 구배가 형성되도록 반도체 재료 웨이퍼의 정면과 배면을 조사한다.
아래에서, 구역 1은 열원을 갖는 최내측 반경방향 구역, 즉 분석되는 웨이퍼의 중앙을 조사하는 구역이다. n이 개별적으로 제어 가능한 반경방향으로 배열된 열원 구역의 개수인 경우, n은 웨이퍼 에지를 조사하는, 반경방향으로 배열된 외측 열원을 나타내고, 여기서 n은 1보다 큰 정수이다. 상기 예에서, 이에 따라 구역 4는 별도로 제어 가능한 열원 - 이 열원은 분석되는 반도체 웨이퍼 재료의 웨이퍼 에지를 조사함 - 의 외측 구성을 나타낸다,
반도체 재료 웨이퍼의 적어도 하나의 측면의 구역 1의 영역, 즉 웨이퍼 중앙은 바람직하게는 반경방향으로 배열된 최내측의 그리고 바람직하게는 별도로 제어 가능한 열원에 의해 조사되는 영역으로 정의된다. 구역 1에 바로 인접한 반도체 재료 웨이퍼의 적어도 하나의 측면 상의 구역 2는 따라서, 그 영역이 구역 2의 반경방향으로 배열되고 별도로 제어 가능한 열원에 의해 조사되는 영역에 대응하는 반경방향 영역이다. 이에 따라, 구역 2의 내부 경계는 구역 1의 외부 경계에 해당한다. 반도체 재료 웨이퍼의 적어도 하나의 측면 상에 있는 구역 n의 반경방향 영역은 별도로 제어 가능한 외측 열원에 의해 조사되는 웨이퍼 에지에 있는 반경방향 영역이다. 반경방향 구역 n의 외측 에지는 바람직하게는 정해진 에제 배제부에 의해 결정된다. 구역들은 바람직하게는 서로로부터의 동일한 반경방향 거리를 갖고, 웨이퍼가 300 mm의 직경, 즉 150 mm의 반경을 갖는 웨이퍼에 있어서 구역이 5개인 경우에는 5개 구역 각각의 반경이 30 mm이다.
2개의 바람직하게는 반경방향으로 배열된 인접한 열원들 사이, 즉 예컨대 반경방향 구역 1과 이 반경방향 구역 1에 인접한 반경방향 구역 2 사이의 바람직하게는 별도로 제어 가능한 열 차이는 바람직하게는 1 내지 50 켈빈(K) 범위이다. 마찬가지로, 2개의 반경방향으로 인접 배치된 열원 사이의 별도로 제어 가능한 열 차이는 바람직하게는 3 내지 30 켈빈 범위이고, 특히 바람직하게는 5 내지 15 켈빈 범위이다.
분석되는 적어도 하나의 반도체 재료 웨이퍼의 제2 열처리에 있어서, 이 웨이퍼는 바람직하게는, 아래에서 RTP 장치라고 하는 열처리로에 배치된다. 열처리 동안에 RTP 장치 내에 조성되는 가스 분위기는 바람직하게는, 화학적 또는 가공 기술 스탠드포인트에 적합한, 예컨대 산소(O2), 질소(N2), 수소(H2), 암모니아(NH3), 헬륨(He)이나 아르곤(Ar) 또는 이들 가스의 혼합물 중 하나의 가스를 포함할 수 있고, 따라서 산화, 환원, 또는 불활성일 수 있다.
RTP 장치에서, 분석되는 적어도 하나의 반도체 재료 웨이퍼는 제1 단계에서 우선, 가스 분위기에서 정해진 시간에 걸쳐, 예컨대 20초에 걸쳐, 바람직하게는 600°C 내지 1350°C 의 온도로 가열된다(가열 단계, 상승). 단계 3B의 상승 단계는 유지 단계(소위 흡수 단계)에서도 또한 이용되는 반경방향 온도 구배(디튜닝)를 갖도록 이미 실시되는 것이 바람직하다. 마찬가지로, RTP 프로세스의 이 제1 단계에서는 반도체 재료 웨이퍼의 적어도 하나의 측면에 반경방향 온도 구배가 작용하지 않는 것이 바람직하다.
정해진 기간, 예컨대 3분의 기간을 포함하는 유지 단계는 구역 1에서 n - n은 1보다 큰 정수임 - 을 따라 반경방향 온도 구배를 갖도록 반도체 재료 웨이퍼에 대한 열입력을 수행하는 것을 포함한다. RTP 장치가, 예컨대 4개 구역을 포함하면, 웨이퍼 중심은 구역 4의 조사 구역에 위치하는 반도체 재료 웨이퍼의 에지 영역보다, 예컨대 40 켈빈 높은 온도를 갖도록 조사된다.
유지 단계 종료 후, RTP 장치 내에 위치하는 웨이퍼는 바람직하게는 정해진 기간에 걸쳐 냉각되도록 제어된다(하강). 냉각 단계의 기간은 가열 단계 기간보다 짧거나 길거나, 가열 단계 기간과 동일할 수 있다. 냉각 단계의 기간은, 예컨대 18초일 수 있다. 단계 3B의 하강 단계는 유지 단계로부터의 반경방향 온도 구배를 갖도록 실행된다. 마찬가지로, 단계 3B의 하강 단계는 온도 구배 없이 수행되는 것이 바람직하다.
RTP 동안에 바람직하게는 반경방향 온도 구배가 3개 스테이지/단계 중 어느 하나에서 반도체 웨이퍼의 적어도 하나의 측면에 작용하는 것이 바람직하다. RTP 동안에 바람직하게는 반경방향 온도 구배가 3개 스테이지(가열 단계, 유지 단계, 및 냉각 단계) 모두에서, 바람직하게는 처음 2개 스테이지에서만, 바람직하게는 유지 단계에서 또는 바람직하게는 유지 단계와 냉각 단계에서 반도체 웨이퍼의 적어도 하나의 측면에 작용하는 것이 바람직하다.
프로세스의 이 단계 3B에서 결정적인 것은 웨이퍼 중앙 방향으로 바람직하게는 반경방향 온도 구배를 형성하는 것이다. 최내측 구역 1과 반경방향으로 바로 인접 배열된 구역 2의 온도차는 바람직하게는 3 K 내지 30 K 범위이고, 이에 따라 상응하는 열원은 대응하는 온도차로 구역 1 및 2를 열적으로 조사한다.
개별 구역 1과 구역 n의 온도차는 동일한 것이 바람직하다. 마찬가지로, 구역 1과 구역 n의 온도차는 선형으로 또는 기하급수적으로 증가하는 것이 바람직하고, 이 경우 구역 1의 온도는 구역 n의 온도보다 높거나, 구역 1의 온도는 구역 n보다 낮고, n은 1보다 큰 정수이다.
앞서 언급된 본 발명에 따른 방법의 실시예에 대해 상술하는 피쳐(feature)들은 도면의 설명과 청구범위에서 더 자세히 설명된다. 개별 피쳐들은 그 자체로 보호 가능한 유리한 구현예를 설명할 수 있다.
도 1은 응력 최적화/무응력 반도체 재료 웨이퍼를 선택하는 데 적절한 방법의 5 단계를 요약한 도면이다.
도 2는, 예로써 웨이퍼 에지와 웨이퍼 중앙 사이에서 10 K의 반경방향 온도를 갖도록 한 제2 열처리 후, 직경이 300 mm인 반도체 웨이퍼 재료의 표면 상의 반경방향 산화물 두께 프로파일을 보여준다. 반도체 중앙의 고온은 반도체 에지에 비해 두꺼운 산화물층을 형성하였다. x축에는 mm 단위의 반도체 재료 웨이퍼의 반경방향 위치가 도시되고, y축에는 옹스트롬 단위의 상대적인 산화물층 두께가 도시된다.
도 3은 본 발명에 따른 프로세스를 수행한 후, 2개의 SIRD 측정 결과를 보여준다. 좌우측에 있는 수평방향의 어두운 영역은 슬립 라인으로, 이 슬립 라인은 고객 사양에 따라 제1 열처리 단계를 수행하는 동안에 캐리어 상에 반도체 웨이퍼를 장착하는 것으로 인해 발생한다. 도 3a는 웨이퍼 중심 구역에서 응력장을 나타내지 않는 응력 최적화 반도체 재료 웨이퍼를 보여주고, 도 3b는 웨이퍼 중앙 구역, 즉 에지 배제부에 의해 한정되는 영역 내에서 응력장을 갖는 사양에 맞지 않는 반도체 재료 웨이퍼를 보여준다.
도 2는, 예로써 웨이퍼 에지와 웨이퍼 중앙 사이에서 10 K의 반경방향 온도를 갖도록 한 제2 열처리 후, 직경이 300 mm인 반도체 웨이퍼 재료의 표면 상의 반경방향 산화물 두께 프로파일을 보여준다. 반도체 중앙의 고온은 반도체 에지에 비해 두꺼운 산화물층을 형성하였다. x축에는 mm 단위의 반도체 재료 웨이퍼의 반경방향 위치가 도시되고, y축에는 옹스트롬 단위의 상대적인 산화물층 두께가 도시된다.
도 3은 본 발명에 따른 프로세스를 수행한 후, 2개의 SIRD 측정 결과를 보여준다. 좌우측에 있는 수평방향의 어두운 영역은 슬립 라인으로, 이 슬립 라인은 고객 사양에 따라 제1 열처리 단계를 수행하는 동안에 캐리어 상에 반도체 웨이퍼를 장착하는 것으로 인해 발생한다. 도 3a는 웨이퍼 중심 구역에서 응력장을 나타내지 않는 응력 최적화 반도체 재료 웨이퍼를 보여주고, 도 3b는 웨이퍼 중앙 구역, 즉 에지 배제부에 의해 한정되는 영역 내에서 응력장을 갖는 사양에 맞지 않는 반도체 재료 웨이퍼를 보여준다.
바람직하게는 반경방향 온도 프로파일로 인해 웨이퍼 내부 영역에 작용하는 온도 구배는, 반경방향 산화물 두께 프로파일, 즉 적절한 가스 분위기, 예컨대 산소/질소 혼합물의 경우에 형성되는 산화물층의 두께 프로파일을 통해 분석되는 반도체 재료 웨이퍼 표면 상에서 확인/이미징될 수 있다(도 2).
도 2는, 예로써 제2 열처리 단계(3B) 후에 직경이 300 mm인 반도체 재료 웨이퍼를 위한 엘립소미터(ellipsometer)에 의해 측정되는 반경방향 산화물 두께 프로파일을 보여준다. 형성되는 산화물층의 두께는 방사되는 열의 양에 좌우된다. 이 예에서, 1 켈빈의 온도 변화는 약 1.5 옹스트롬의 산화물층 두께 변화에 상응한다. 따라서, 웨이퍼 중앙은 바로 인접한 반경방향 구역보다 6 켈빈 높은 온도로 조사되었다.
분석되는 웨이퍼의 내부 구역에서 이에 의해 유발되는 온도 구배 조정 고온은 이 구역에 응력장의 형성 그리고 이에 따라 식별을 가능하게 하고, 결과적인 응력장는 따라서 본 발명에 따른 방법의 단계 4)에서 적절한 측벙 방법을 이용하여 검출될 수 있다.
장착의 결과로서 발생하는 웨이퍼의 에지 구역에서의 응력장을 배제할 수 있도록 하기 위해, 단계 3B에서의 반경방향 온도 프로파일은, 내부 구역 측으로, 즉 웨이퍼 중앙 측으로 지향되는 온도 구배가 웨이퍼 에지로부터 측정한 에지 배제부가 바람직하게는 10 mm 이상, 바람직하게는 20 mm인 웨이퍼 표면에 작용하도록 선택된다.
방법의 단계 4)는 종래기술에 따라, 예컨대 SIRD 또는 XRT에 의해 특히 웨이퍼 내부 영역에서 검출 가능한 응력장의 형성/존재(도 3)에 대하여 적어도 하나의 웨이퍼 분석을 수행하는 것을 포함한다.
방법의 단계 5)는 응력 최적화 웨이퍼와 고객에게 적절하지 않은 웨이퍼를 구별하는 것에 의해 웨이퍼를 선택하는 것을 포함한다. 해당 잉곳 세그먼트를 대표하기도 하는, 분석을 위한 적어도 하나의 반도체 재료 웨이퍼가 단계 3)의 2 단계 열처리 후 내부 영역에 응력장이 거의 없는 경우, 고객 요건에 부합하는 응력 최적화 웨이퍼에 해당한다.
본 발명에 관하여, 반도체 재료 웨이퍼는 단계 3) 이후, 웨이퍼 정면의 전체 영역에 대한 이들 응력장의 면적/개수가 소정 값 - 이 값은 특정 고객 프로세스에 임계적이지 않음 - 을 가질 때, 즉 웨이퍼가 특별한 고객 사양에 부합할 때, 응력을 거의 갖지 않는다.
분석되는 적어도 하나의 이 반도체 재료 웨이퍼에 의해 대표되는 잉곳으로부터의 나머지 웨이퍼도 마찬가지로 이 사양을 따르며 따라서 웨이퍼 중심 영역에서 응력 최적화된다.
분석되는 적어도 하나의 반도체 재료 웨이퍼가 고객 요건에 비해 웨이퍼 내부 구역에 너무 많은 응력장을 갖는 경우(도 3), 상기 웨이퍼와 대응하는 잉곳 세그먼트로부터 싱귤레이트(singulate)될 수 있는 웨이퍼는 고객 사양에 맞지 않고, 특정 잉곳은 이 고객 요건/사양을 위해 폐기된다. 이것은 시간 및 비용 집약적인 싱귤레이션과, 고객 사양에 맞지 않는 반도체 웨이퍼의 후속 가공을 방지한다.
예시적인 실시예에 관한 상기 설명은 예시적인 것으로 이해해야만 한다. 이에 의해 본 개시는 당업자가 본 발명과 관련 장점을 이해하고, 당업자의 이해 내에서 명백한 설명한 구조 및 프로세스의 변경 및 수정을 파악하게 할 수 있다. 따라서, 상기한 변경 및 수정 전부와 등가물은 청구범위의 보호 범위에 의해 보호되어야만 한다.
Claims (10)
- 반도체 웨이퍼 제조 방법으로서, 다음의 단계, 즉
1) 용융물로부터 반도체 재료의 단결정 로드(rod)를 인상하고, 이 단결정 로드를 선택적으로 원통형으로 연마하는 단계,
2) 단결정 로드로부터 분석을 위한 적어도 하나의 웨이퍼를 절단하는 단계,
3) 적어도 하나의 반도체 재료 웨이퍼에 대해 고객 사양에 대응하는 제1 열처리 단계를 수행하고, 제2 열처리 단계를 수행하는 단계로서, 제2 열처리 단계에서 내측에서 외측방향 또는 외측에서 내측방향으로의 반경방향 온도 구배가 반도체 웨이퍼의 적어도 하나의 면에 작용하는 것인 단계,
4) 단계 3)에서 처리된 반도체 재료 웨이퍼를 상기 웨이퍼의 내부 영역에 있어서 가능한 응력장의 형성/크기에 관하여 분석하는 단계, 및
5) 이 웨이퍼와 이 웨이퍼가 대표하는 로드 섹션으로부터 절단된 웨이퍼를 고객 사양에 맞는 응력 최적화 웨이퍼와 고객 사양에 맞지 않는 거부된 웨이퍼로 구분하는 단계
를 상기한 순서로 포함하고,
웨이퍼에 작용하는 온도 구배는 n개의 인접한 반경방향 구역에 걸쳐 연장되고, n은 1보다 큰 정수이며, 2개의 인접한 구역들 사이에서의 온도 구배는 1 내지 50 켈빈인 것인 반도체 웨이퍼 제조 방법. - 제1항에 있어서, 웨이퍼 에지로부터 20 mm 이하의 거리에 있는 웨이퍼의 에지 영역을 제외한 웨이퍼의 모든 영역에 반경방향 온도 구배가 작용하는 것인 반도체 웨이퍼 제조 방법.
- 제2항에 있어서, 웨이퍼 에지로부터 10 mm 이하의 거리에 있는 웨이퍼의 에지 영역을 제외한 웨이퍼의 모든 영역에 반경방향 온도 구배가 작용하는 것인 반도체 웨이퍼 제조 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 반경방향 온도 구배를 생성하기 위한 열처리 단계는 그 복사 강도에 있어서 개별적으로 제어 가능한 복수 개의 반경방향 배열 열원에 의해 실시되는 것인 반도체 웨이퍼 제조 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 열처리는 가열 단계, 유지 단계 및 냉각 단계를 포함하고, 상기 유지 단계는 웨이퍼에 작용하는 반경방향 온도 구배를 생성하기 위한 열처리 단계에 해당하는 것인 반도체 웨이퍼 제조 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 반경방향 온도 구배를 생성하기 위한 열처리는 O2, H2, NH3, He 및 Ar로 이루어진 그룹으로부터 선택되는 1종 이상의 가스를 포함하는 가스 분위기에서 수행되는 것인 반도체 웨이퍼 제조 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 반경방향 온도 구배가 웨이퍼에 작용하는 열처리 단계에는, 웨이퍼가 고객 프로세스에서 직면하는 통상적인 열적 부담(thermal budget)을 받는 웨이퍼의 열처리가 선행하는 것인 반도체 웨이퍼 제조 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 적어도 하나의 웨이퍼에서의 응력장의 결정에 기초하여, 이 적어도 하나의 웨이퍼가 절단되는 단결정 로드가 응력장에 관한 특정 사양에 할당되는 것인 반도체 웨이퍼 제조 방법.
- 삭제
- 삭제
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102018203945.3 | 2018-03-15 | ||
| DE102018203945.3A DE102018203945B4 (de) | 2018-03-15 | 2018-03-15 | Verfahren zur Herstellung von Halbleiterscheiben |
| PCT/EP2019/056220 WO2019175207A1 (de) | 2018-03-15 | 2019-03-13 | Verfahren zur herstellung von halbleiterscheiben |
| KR1020207029204A KR20200131285A (ko) | 2018-03-15 | 2019-03-13 | 반도체 웨이퍼 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207029204A Division KR20200131285A (ko) | 2018-03-15 | 2019-03-13 | 반도체 웨이퍼 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220137152A KR20220137152A (ko) | 2022-10-11 |
| KR102611774B1 true KR102611774B1 (ko) | 2023-12-07 |
Family
ID=65802075
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207029204A KR20200131285A (ko) | 2018-03-15 | 2019-03-13 | 반도체 웨이퍼 제조 방법 |
| KR1020227033420A KR102611774B1 (ko) | 2018-03-15 | 2019-03-13 | 반도체 웨이퍼 제조 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207029204A KR20200131285A (ko) | 2018-03-15 | 2019-03-13 | 반도체 웨이퍼 제조 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11972986B2 (ko) |
| JP (1) | JP7062078B2 (ko) |
| KR (2) | KR20200131285A (ko) |
| CN (1) | CN111868898A (ko) |
| DE (1) | DE102018203945B4 (ko) |
| SG (1) | SG11202007989TA (ko) |
| TW (1) | TWI709176B (ko) |
| WO (1) | WO2019175207A1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003212692A (ja) | 2002-01-24 | 2003-07-30 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハの製造方法 |
| JP2004087591A (ja) * | 2002-08-23 | 2004-03-18 | Sumitomo Mitsubishi Silicon Corp | シリコン単結晶インゴットの点欠陥分布を測定する方法 |
| JP2010034288A (ja) * | 2008-07-29 | 2010-02-12 | Sumco Corp | シリコンウェーハの熱処理方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011982B2 (ja) | 1990-09-14 | 2000-02-21 | コマツ電子金属株式会社 | 半導体装置の製造方法 |
| JP3731417B2 (ja) | 1999-11-26 | 2006-01-05 | 株式会社Ｓｕｍｃｏ | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 |
| US6663708B1 (en) * | 2000-09-22 | 2003-12-16 | Mitsubishi Materials Silicon Corporation | Silicon wafer, and manufacturing method and heat treatment method of the same |
| US6843201B2 (en) * | 2002-05-08 | 2005-01-18 | Asm International Nv | Temperature control for single substrate semiconductor processing reactor |
| KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
| US20080090309A1 (en) * | 2003-10-27 | 2008-04-17 | Ranish Joseph M | Controlled annealing method |
| US8658945B2 (en) | 2004-02-27 | 2014-02-25 | Applied Materials, Inc. | Backside rapid thermal processing of patterned wafers |
| US20060035477A1 (en) | 2004-08-12 | 2006-02-16 | Karen Mai | Methods and systems for rapid thermal processing |
| US7700376B2 (en) * | 2005-04-06 | 2010-04-20 | Applied Materials, Inc. | Edge temperature compensation in thermal processing particularly useful for SOI wafers |
| JP2007095889A (ja) * | 2005-09-28 | 2007-04-12 | Ushio Inc | 光照射式加熱方法 |
| US7598150B2 (en) | 2006-11-20 | 2009-10-06 | Applied Materials, Inc. | Compensation techniques for substrate heating processes |
| KR100901823B1 (ko) * | 2007-08-17 | 2009-06-09 | 주식회사 실트론 | 실리콘 웨이퍼 결함 분석 방법 |
| EP3573092B1 (en) | 2008-05-02 | 2021-12-22 | Applied Materials, Inc. | System for non radial temperature control for rotating substrates |
| JP5407473B2 (ja) * | 2009-03-25 | 2014-02-05 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| EP2421029A4 (en) | 2009-04-13 | 2015-01-07 | Shinetsu Handotai Kk | ANNEAL WAFER, METHOD FOR MANUFACTURING ANNEAL WAFER, AND METHOD FOR MANUFACTURING DEVICE |
| US8548312B2 (en) | 2010-02-19 | 2013-10-01 | Applied Materials, Inc. | High efficiency high accuracy heater driver |
| JP6090752B2 (ja) * | 2013-10-04 | 2017-03-08 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの評価方法 |
| JP5976030B2 (ja) | 2014-04-11 | 2016-08-23 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| KR102384041B1 (ko) * | 2014-07-31 | 2022-04-08 | 글로벌웨이퍼스 씨오., 엘티디. | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 |
| JP6044660B2 (ja) | 2015-02-19 | 2016-12-14 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| CN106757357B (zh) * | 2017-01-10 | 2019-04-09 | 山东天岳先进材料科技有限公司 | 一种高纯半绝缘碳化硅衬底的制备方法 |
-
2018
- 2018-03-15 DE DE102018203945.3A patent/DE102018203945B4/de active Active
-
2019
- 2019-03-08 TW TW108107741A patent/TWI709176B/zh active
- 2019-03-13 KR KR1020207029204A patent/KR20200131285A/ko active Application Filing
- 2019-03-13 SG SG11202007989TA patent/SG11202007989TA/en unknown
- 2019-03-13 CN CN201980019316.6A patent/CN111868898A/zh active Pending
- 2019-03-13 WO PCT/EP2019/056220 patent/WO2019175207A1/de active Application Filing
- 2019-03-13 JP JP2020548987A patent/JP7062078B2/ja active Active
- 2019-03-13 US US16/981,048 patent/US11972986B2/en active Active
- 2019-03-13 KR KR1020227033420A patent/KR102611774B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003212692A (ja) | 2002-01-24 | 2003-07-30 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハの製造方法 |
| JP2004087591A (ja) * | 2002-08-23 | 2004-03-18 | Sumitomo Mitsubishi Silicon Corp | シリコン単結晶インゴットの点欠陥分布を測定する方法 |
| JP2010034288A (ja) * | 2008-07-29 | 2010-02-12 | Sumco Corp | シリコンウェーハの熱処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG11202007989TA (en) | 2020-09-29 |
| US11972986B2 (en) | 2024-04-30 |
| DE102018203945B4 (de) | 2023-08-10 |
| US20210111080A1 (en) | 2021-04-15 |
| CN111868898A (zh) | 2020-10-30 |
| JP2021516866A (ja) | 2021-07-08 |
| KR20220137152A (ko) | 2022-10-11 |
| JP7062078B2 (ja) | 2022-05-02 |
| TWI709176B (zh) | 2020-11-01 |
| WO2019175207A1 (de) | 2019-09-19 |
| KR20200131285A (ko) | 2020-11-23 |
| TW201939614A (zh) | 2019-10-01 |
| DE102018203945A1 (de) | 2019-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7242075B2 (en) | Silicon wafers and method of fabricating the same | |
| KR101340003B1 (ko) | 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼 | |
| JP6292131B2 (ja) | シリコン基板の選別方法 | |
| US9995693B2 (en) | Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method | |
| KR101895817B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
| KR102611774B1 (ko) | 반도체 웨이퍼 제조 방법 | |
| JP4836626B2 (ja) | 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置 | |
| US9748112B2 (en) | Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method | |
| JP6111614B2 (ja) | シリコンウェーハの熱処理方法 | |
| CN113939616B (zh) | 制造半导体晶片的方法 | |
| JP5471874B2 (ja) | 熱衝撃耐性評価装置及び熱衝撃耐性の評価方法 | |
| JP6716344B2 (ja) | シリコンウェーハの熱処理方法 | |
| CN111279461B (zh) | 由单晶硅组成的半导体晶片 | |
| JP6760243B2 (ja) | シリコン単結晶の良否判別方法、シリコン単結晶の製造方法、およびシリコンウェーハの製造方法 | |
| JPH1012689A (ja) | 半導体基板の検査方法とモニター用半導体基板 | |
| JP4956934B2 (ja) | ウエーハのワレ評価装置およびワレ評価方法 | |
| JP7252884B2 (ja) | シリコンウェーハの熱処理方法 | |
| KR102109551B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP2020092169A (ja) | シリコン単結晶基板中の窒素濃度評価方法 | |
| KR101851604B1 (ko) | 웨이퍼 및 그 제조방법 | |
| Goldberg et al. | Studies of dislocation formation in annealed self-ion irradiated silicon | |
| JP2023090154A (ja) | シリコンウェーハ表面の結晶欠陥検出方法 | |
| CN114324394A (zh) | 一种单晶硅片无缺陷区深度的测量方法 | |
| CN117940617A (zh) | 用于生产单晶硅半导体晶圆的方法和单晶硅半导体晶圆 | |
| Sagara et al. | Thermal behavior of residual damage in low-dose implanted silicon after high-temperature rapid thermal annealing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |