JP2011049522A - エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法 - Google Patents

Abstract

【課題】エピタキシャルウェーハに形成されたエピタキシャル層の表面に生じる、転位や微細な結晶欠陥や研磨に起因した欠陥をより高感度に検出できるエピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法を提供する。
【解決手段】エピタキシャルウェーハ１の評価方法は、半導体単結晶基板１０の主表面にエピタキシャル層１１を有するエピタキシャルウェーハ１についてエピタキシャル層１１の表面の状態を評価する方法であって、エピタキシャルウェーハ１のエピタキシャル層１１に、気相成長法により被評価層２ａを形成する被評価層形成工程と、被評価層２ａの表面の状態を評価することによりエピタキシャル層１１の表面の状態を評価する評価工程と、を備える。
【選択図】図２

Description

本発明は、半導体単結晶基板の主表面にエピタキシャル層を有するエピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法に関する。

近年、半導体回路の高集積化及び微細化の進展に伴い、半導体デバイス（以下、単に「デバイス」ともいう）が作成される半導体基板（以下、単に「基板」ともいう）の表面の近傍において結晶欠陥が少ないことが求められている。ここで、基板の表面の近傍におけるグローイン（Ｇｒｏｗｎ−ｉｎ）欠陥等の結晶欠陥を低減させた基板として、ＣＺ（チョクラルスキー法）等によって成長したインゴットをスライスして得られる半導体単結晶基板にエピタキシャル層を形成した基板（エピタキシャルウェーハ）が知られている（例えば、特許文献１参照）。

しかし、エピタキシャル層の表面は、転位や微細な結晶欠陥によって凹凸が生じ易い。エピタキシャル層の表面の凹凸は、基板のエピタキシャル層の表面にデバイスを形成したときに、デバイスに悪影響が及ぶ原因となる。特に、近年のデバイスの微細化に伴い、通常の評価手段で検出できないほど小さい凹凸であっても、デバイスに悪影響を及ぼす原因となることが多い。

そこで、半導体単結晶基板へのエピタキシャル層の形成の際に生じた結晶欠陥を除去しつつ、エピタキシャル層の平坦度を向上させた基板として、半導体単結晶基板に形成されたエピタキシャル層の表面を研磨した基板が知られている（例えば、特許文献２参照）。

特許文献２に記載のようなエピタキシャル層の表面を研磨した基板では、エピタキシャル層の表面に生じていた凹凸は、通常の評価手段で検出できないほどに小さくなるまで研磨されていることも多い。

特開平０６−１１２１７３号公報 特開平０２−２９５２３５号公報

しかし、このようにエピタキシャル層の表面が研磨された基板であっても、エピタキシャル層の表面には転位や微細な結晶欠陥や研磨に起因した欠陥が残されていることが多く、これらの転位や微細な結晶欠陥や研磨に起因した欠陥がデバイスに悪影響を及ぼす原因となることがある。

従って、本発明は、エピタキシャルウェーハに形成されたエピタキシャル層の表面に生じる、転位や微細な結晶欠陥や研磨に起因した欠陥をより高感度に検出できる、エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法を提供することを目的とする。

本発明のエピタキシャルウェーハの評価方法は、半導体単結晶基板の主表面にエピタキシャル層を有するエピタキシャルウェーハについて前記エピタキシャル層の表面の状態を評価する方法であって、前記エピタキシャルウェーハの前記エピタキシャル層に、気相成長法により被評価層を形成する被評価層形成工程と、前記被評価層の表面の状態を評価することにより前記エピタキシャル層の表面の状態を評価する評価工程と、を備える。

前記エピタキシャルウェーハとして、前記エピタキシャル層を研磨する研磨工程が行われたものを用いることが好ましい。

前記被評価層形成工程の前に、前記エピタキシャルウェーハを加熱処理する加熱処理工程を更に備えることが好ましい。

前記被評価層は、前記エピタキシャル層の１．０〜３．０倍の厚さを有することが好ましい。

前記被評価層形成工程は、ガスエッチングの行われていない前記エピタキシャル層に前記被評価層を形成することが好ましい。

本発明のエピタキシャルウェーハの製造方法は、半導体単結晶基板の主表面に研磨されたエピタキシャル層を有するエピタキシャルウェーハの製造方法であって、複数枚の前記半導体単結晶基板を１ロットとして前記半導体単結晶基板に前記エピタキシャル層を形成した後で前記エピタキシャル層を研磨し、複数枚の研磨されたエピタキシャルウェーハを得るエピタキシャル層形成工程と、前記１ロットの前記エピタキシャルウェーハから一部を検査用ウェーハとして抜き取る抜取工程と、前記検査用ウェーハの前記エピタキシャル層に、気相成長法により被評価層を形成する被評価層形成工程と、前記被評価層の表面の状態を評価する評価工程と、前記評価工程において前記被評価層の表面の状態が不良と評価された場合に、前記検査用ウェーハが属する前記１ロットのエピタキシャル層の形成及び研磨の少なくとも一方が異常であると判定する判定工程と、を備える。

ここで、各ロットを構成する複数枚の半導体単結晶基板は、例えばシリコン単結晶を切り分けたブロックからスライスされた基板のことである。この１ロットを単位にして、半導体単結晶基板の加工、エピタキシャル層の形成、及びエピタキシャル層を形成した後の研磨が施される。

本発明によれば、エピタキシャルウェーハに形成されたエピタキシャル層の表面に生じる、転位や微細な結晶欠陥や研磨に起因した欠陥をより高感度に検出できる、エピタキシャルウェーハの評価方法、及びエピタキシャルウェーハの製造方法を提供することができる。

本発明のエピタキシャルウェーハの評価方法を含むエピタキシャルウェーハの製造方法の一実施態様を示すフローチャートである。 （ａ）〜（ｃ）は、本実施態様のエピタキシャルウェーハの評価方法によるエピタキシャルウェーハの主表面近傍の変化を順次示す部分断面図である。 （ａ）及び（ｂ）は、本実施態様のエピタキシャルウェーハの評価方法の変形例におけるエピタキシャルウェーハの主表面近傍の変化を順次示す部分断面図である。 （ａ）〜（ｃ）は、本発明の実施例及び比較例における、エピタキシャルウェーハの主表面で検出される凹凸の分布を示す平面図である。

次に、本発明のエピタキシャルウェーハの評価方法の実施態様について図面を参照しながら説明する。図１は、本発明のエピタキシャルウェーハの評価方法を含むエピタキシャルウェーハの製造方法の一実施態様を示すフローチャートである。図２の（ａ）〜（ｃ）は、本実施態様のエピタキシャルウェーハの評価方法によるエピタキシャルウェーハの主表面近傍の変化を順次示す部分断面図である。図３の（ａ）及び（ｂ）は、本実施態様のエピタキシャルウェーハの評価方法の変形例におけるエピタキシャルウェーハの主表面近傍の変化を順次示す部分断面図である。

〔実施態様〕
本実施態様の評価方法は、図２に示すように、エピタキシャルウェーハの主表面に有するエピタキシャル層の表面の状態を評価するものである。この評価方法は、気相成長法を用いてエピタキシャル層１１に被評価層２ａを形成する被評価層形成装置と、被評価層２ａの表面の状態を評価する品質評価装置と、を備える評価システム（図示せず）を用いて行う。

ここで、被評価層形成装置は、気相成長法を用いてエピタキシャル層１１に被評価層２ａをエピタキシャル成長できるエピタキシャル層形成装置を適宜用いることができる。気相成長法としては、各層の膜厚をｎｍ単位で制御することが容易になる点で、分子線エピタキシー（ＭＢＥ）や化学気相成長法（ＣＶＤ）が好ましい。化学気相成長法（ＣＶＤ）を用いる場合、特に言及しない限り、気相成長温度及び成長時間は、各層の結晶状態や厚さに応じて適宜選択される。

品質評価装置は、被評価層２ａを含んだエピタキシャル層１１の表面の凹凸を評価できる装置を適宜用いることができる。このような装置としては、例えばレーザーパーティクルカウンターや、コンフォーカル光学系によるレーザー顕微鏡、原子間力顕微鏡（ＡＦＭ）等の公知の装置を用いることができる。

この評価システムを用いた本実施形態の評価方法は、図１に示すように、エピタキシャルウェーハ１のエピタキシャル層１１に、気相成長法により被評価層２ａを形成する被評価層形成工程Ｓ４と、被評価層２ａの表面の状態を評価することによりエピタキシャル層１１の表面の状態を評価する評価工程Ｓ５と、を備える。

また、本実施態様のエピタキシャルウェーハの製造方法は、本実施形態の評価方法を含むものであり、エピタキシャル層形成工程Ｓ１と、研磨工程Ｓ２と、抜取工程Ｓ３と、被評価層形成工程Ｓ４と、評価工程Ｓ５と、判定工程Ｓ６とを備える。

ここで、エピタキシャル層形成工程Ｓ１は、複数枚の半導体単結晶基板１０を１ロットとして半導体単結晶基板１０にエピタキシャル層１１を形成し、複数枚のエピタキシャルウェーハ１を得る工程である。研磨工程Ｓ２は、エピタキシャルウェーハ１に形成されたエピタキシャル層１１（研磨前エピタキシャル層１１ａ）を研磨する工程である。抜取工程Ｓ３は、１ロットのエピタキシャルウェーハ１から一部を検査用ウェーハとして抜き取る工程である。判定工程Ｓ６は、被評価層２ａの表面の状態が不良と評価された場合に、検査用ウェーハが属する１ロットの全部のエピタキシャルウェーハ１は、エピタキシャル層の形成及び研磨の少なくとも一方が異常であると判定する工程である。

次に、本実施態様のエピタキシャルウェーハ１の製造方法における各工程（Ｓ１〜Ｓ６）について更に説明する。

（Ｓ１）エピタキシャル層形成工程
半導体単結晶基板１０の主表面にエピタキシャル層１１を形成する。これにより、図２（ａ）に示すように、半導体単結晶基板１０の主表面に生じていたグローイン（Ｇｒｏｗｎ−ｉｎ）欠陥等の結晶欠陥１８を跨ぐようにエピタキシャル層１１が成長し、又は結晶欠陥１９を基点として高い成長速度でエピタキシャル層１１が成長するため、主表面における凹凸が低減されたエピタキシャルウェーハ１が形成される。なお、後述する研磨工程Ｓ２が行われる前のエピタキシャル層１１を、研磨前エピタキシャル層１１ａともいう。また、研磨の有無を特に限定しない場合は、単に「エピタキシャル層１１」と記載する。

ここで、半導体単結晶基板１０は、例えばシリコン単結晶からなるが、エピタキシャル層１１が形成できる単結晶であれば、特に限定されない。このうち、シリコン単結晶は、ノンドープのシリコンウェーハであってもよく、Ｐ＋＋型、Ｐ＋型、Ｎ＋＋型、Ｎ＋型等のドープされたシリコンウェーハであってもよい。また、半導体単結晶基板１０の結晶面は、エピタキシャル層１１を形成できる結晶面の中から適宜選択される。

エピタキシャル層１１を形成する方法は、各層の膜厚をｎｍ単位で制御することが容易になる点で、分子線エピタキシー（ＭＢＥ）や化学気相成長法（ＣＶＤ）が好ましい。化学気相成長法（ＣＶＤ）を用いる場合、気相成長温度及び成長時間は、各層の結晶状態や厚さに応じて適宜選択される。

エピタキシャル層１１としてシリコン層を形成する場合、半導体単結晶基板１０の主表面の温度は、１１００℃以上１１５０℃以下であることが好ましい。特に、半導体単結晶基板１０の主表面の温度を１１００℃以上にすることにより、エピタキシャル層１１の単結晶性が保たれ、エピタキシャル層１１に結晶欠陥や転位が形成され難くなる。そのため、被評価層形成工程Ｓ４に供される検査用ウェーハを含めたエピタキシャルウェーハ１の表面をより平坦にでき、評価工程Ｓ５において不良と評価されるエピタキシャルウェーハ１を低減できる。一方、半導体単結晶基板１０の主表面の温度を１１５０℃以下にすることにより、半導体単結晶基板１０の主表面にエピタキシャル層１１が堆積し易くなる。そのため、エピタキシャルウェーハ１を効率よく形成できる。

エピタキシャル層形成工程Ｓ１で得られるエピタキシャル層１１（研磨前エピタキシャル層１１ａ）には、図２（ａ）に示すように、エピタキシャル層１１の内部や半導体単結晶基板１０の結晶欠陥１９を基点として、転位３１が形成されていることがある。また、研磨前エピタキシャル層１１ａの表面には、結晶欠陥をはじめとする凹部３２、３３や、ヒロックをはじめとする凸部３４が形成されていることもある。

（Ｓ２）研磨工程
エピタキシャル層形成工程で形成される研磨前エピタキシャル層１１ａに対して研磨を行う。これにより、研磨前エピタキシャル層１１ａの形成の際に生じた転位３１、研磨前エピタキシャル層１１ａの表面に生じた凹部３２、３３及び凸部３４等が磨かれる。そのため、図２（ｂ）に示すように、研磨前エピタキシャル層１１ａの表面に形成されていた深い凹部３２や転位３１が小さくなって浅い凹部３２ａ、浅い転位３１ａになり、その一方で、凸部３４や、浅い凹部３３や浅い転位（図示せず）が除去された研磨後エピタキシャル層１１ｂを形成できる。

ここで、研磨前エピタキシャル層１１ａを研磨する手段としては、例えば図示しない研磨装置の所定の位置にエピタキシャルウェーハ１を設置し、研磨パッドをエピタキシャルウェーハ１の表面に押し当てて回転させる手段が挙げられる。なお、研磨前エピタキシャル層１１ａを研磨する手段は、これに限定されず、研磨前エピタキシャル層１１ａの表面粗さを小さくできる手段から適宜選択される。

これらエピタキシャル層形成工程Ｓ１及び研磨工程Ｓ２では、複数枚の半導体単結晶基板１０を１ロットとして扱い、同一のロットの半導体単結晶基板１０に対して実質的に同一の条件で研磨後エピタキシャル層１１ｂを形成する。これにより、同一のロットの半導体単結晶基板１０から、同じような表面状態を有する研磨後エピタキシャル層１１ｂが形成されるため、評価工程Ｓ５においてロットの一部のエピタキシャルウェーハ１の表面の状態を評価することで、そのロットの全体での表面の状態を推測できる。

ここで、実質的に同一の条件で研磨後エピタキシャル層１１ｂを形成する手段としては、１枚の半導体単結晶基板１０に対して同じ成膜条件で研磨前エピタキシャル層１１ａを繰返し形成し、これら研磨前エピタキシャル層１１ａを同じ研磨条件で繰返し研磨する手段が挙げられる。これにより、エピタキシャル層形成装置や研磨装置の内部における研磨前エピタキシャル層１１ａの形成量や研磨量のばらつきを低減でき、同じような表面状態を有する研磨後エピタキシャル層１１ｂを形成できる。

なお、略同一の条件で研磨後エピタキシャル層１１ｂを形成する手段は、上記に限定されず、複数枚の半導体単結晶基板１０に対して同時に研磨前エピタキシャル層１１ａを形成し、これら研磨前エピタキシャル層１１ａを同時に研磨する手段でもよい。

（Ｓ３）抜取工程
１ロットのエピタキシャルウェーハ１から、一部を検査用ウェーハとして抜き取る。これにより、１ロットのエピタキシャルウェーハ１は、表面の状態を評価する検査用ウェーハと、その他のエピタキシャルウェーハ１と、に分けられる。そのため、検査用ウェーハを除くエピタキシャルウェーハ１に対して、被評価層形成工程Ｓ４で表面状態を荒らすことなく、エピタキシャルウェーハ１の表面状態を評価できる。

（Ｓ４）被評価層形成工程
抜き取られたエピタキシャルウェーハ１のエピタキシャル層１１（図２（ｂ）の研磨後エピタキシャル層１１ｂ）に、気相成長法により被評価層２ａを形成する。これにより、図２（ｃ）に示すように、エピタキシャル層１１の表面のうち転位３１ａや凹部３２ａが生じていた部分で、気相成長が優先的に進められて被評価転位２１ａ、２２ａが形成され、被評価層２ａが厚くなる。そのため、エピタキシャル層１１の表面の状態を評価する際に、転位３１ａや凹部３２ａを検出し易くできる。

被評価層形成工程Ｓ４を行うまでの間、被評価層２ａを形成するエピタキシャル層１１の表面には、塩化水素等によるガスエッチングが行われていないことが好ましい。これにより、エピタキシャル層１１の表面に形成されていた転位３１ａが除去されずに残されたまま、微小な転位３１ａが形成された部分において被評価層２ａの厚さが増加する。そのため、転位３１ａをガスエッチングで除去した後に形成されるエッチピットによっても検出が困難であるような微小な転位３１ａがあっても、微小な転位３１ａを容易に検出できる。

一方で、このエピタキシャルウェーハ１（検査用ウェーハ）に対して、被評価層形成工程Ｓ４を行うまでの間に、水素雰囲気中で加熱処理が行われていることが好ましい。これにより、エピタキシャルウェーハ１の表面に形成された自然酸化膜等が除去される。そのため、特に表面に自然酸化膜が形成され易いシリコン層をエピタキシャル層１１として形成した場合に、被評価層２ａを確実に形成できることから、エピタキシャルウェーハ１の表面の状態をより確実に評価することができる。

ここで、水素雰囲気中で加熱処理を行う時間は、５秒以上３０秒以下であることが好ましい。特に、加熱処理を５秒以上行うことにより、シリコン層に結合した酸素原子が還元されて雰囲気中に拡散されるため、エピタキシャルウェーハ１の表面に結合した酸素原子を低減できる。一方、加熱処理を行う時間を３０秒以下にすることにより、熱によるエピタキシャルウェーハ１の内部における結晶構造の変動が抑えられるため、より高精度にエピタキシャルウェーハ１の表面の状態を検出できる。

また、特にエピタキシャル層１１としてシリコン層を形成した場合、水素雰囲気中での加熱処理の温度は、１１００℃以上１１９０℃以下であることが好ましい。特に、加熱処理の温度を１１００℃以上にすることにより、シリコン層に結合した酸素原子が還元され易くなるため、エピタキシャルウェーハ１の表面の自然酸化膜を除去し易くできる。一方、加熱処理の温度を１１９０℃以下にすることにより、熱によるエピタキシャルウェーハ１の変形が抑えられるため、エピタキシャル層１１の表面により確実に被評価層２ａを形成でき、エピタキシャルウェーハ１の表面の状態をより検出し易くできる。

被評価層２ａの平均の厚さは、被評価層２ａが形成されるエピタキシャル層１１の１．０〜３．０倍であることが好ましい。被評価層２ａの厚さをエピタキシャル層１１の１．０倍以上にすることにより、エピタキシャル層１１の表面のうち転位３１ａや凹部３２ａが生じていた部分の被評価層２ａの被評価転位２１ａ、２２ａと、これらが生じていない部分の被評価層２ａとの間で、厚さに明確な差異が生じる。そのため、転位３１ａや凹部３２ａが生じていた部分の検出を容易にできる。一方、被評価層２ａの厚さをエピタキシャル層１１の３．０倍以下にすることにより、被評価転位２１ａ、２２ａに隣接する被評価層２ａが被評価転位２１ａ、２２ａの影響を受けて厚くなることが抑えられるため、転位３１ａや凹部３２ａが生じていた部分を明瞭に検出できる。

被評価層２ａの組成は、エピタキシャル層１１にエピタキシャル成長しうる組成の中から適宜選択される。その中でも、被評価層２ａは、エピタキシャル層１１と同様の組成からなることが好ましい。これにより、被評価層２ａとエピタキシャル層１１との間で格子不整合が起こり難くなり、被評価層２ａの内部における意図しない結晶欠陥が低減される。そのため、エピタキシャル層１１の表面の状態に関する評価の精度を高めることができる。

被評価層２ａの形成に用いられる反応ガスは、形成しようとする被評価層２ａの組成に応じて適宜選択される。例えば、被評価層２ａとしてシリコン層を形成する場合、反応ガスはＳｉソースであるＳｉＨＣｌ_３と水素ガスとを混合したものを用いることができる。

被評価層２ａを形成する際におけるエピタキシャル層１１の主表面の温度は、目的とする被評価層２ａの組成や、反応ガスの種類に応じて適宜選択される。

特に、ＳｉＨＣｌ_３を用いてシリコン層を形成する場合、エピタキシャル層１１の主表面の温度は、１１００℃以上１１５０℃以下であることが好ましい。エピタキシャル層１１の主表面の温度を１１００℃以上にすることにより、転位３１ａや凹部３２ａが生じていない部分における被評価層２ａの単結晶性が保たれ、被評価層２ａの内部に新たな結晶欠陥や転位が形成され難くなる。そのため、エピタキシャル層１１の表面の状態に関する評価の精度を高めることができる。一方、エピタキシャル層１１の主表面の温度を１１５０℃以下にすることにより、転位３１ａや凹部３２ａが生じている部分における結晶性が低くなり、その部分の気相成長速度が高められる。そのため、転位３１ａや凹部３２ａが生じていた部分を検出し易くできる。

（Ｓ５）評価工程
被評価層形成工程Ｓ４により形成された被評価層２ａについて、表面の状態を評価する。これにより、エピタキシャル層１１の表面に生じていた転位３１ａや凹部３２ａの位置や数量が、被評価層２ａの表面に生じた凹凸の位置や数量として評価される。そのため、エピタキシャル層１１の転位３１ａや凹部３２ａの表面が所望の状態にあるかを定量的に評価できる。

ここで、被評価層２ａの表面の状態を評価する品質評価装置（図示せず）は、被評価層２ａを含んだエピタキシャル層１１の表面の凹凸を評価できる装置の中から適宜選択される。この品質評価装置として、例えばレーザーパーティクルカウンターや、コンフォーカル光学系によるレーザー顕微鏡、原子間力顕微鏡（ＡＦＭ）等の公知の装置を用いることができる。

この品質評価装置（図示せず）を用いて評価する対象箇所は、より正確な評価ができる観点からは、被評価層２ａを含んだエピタキシャル層１１の表面の全体であることが好ましい。一方で、より短時間で効率的に評価ができる観点からは、被評価層２ａを含んだエピタキシャル層１１の表面の一部であることが好ましい。

（Ｓ６）判定工程
評価工程Ｓ５において被評価層２ａの表面の状態が不良と評価された場合に、表面の状態を評価したエピタキシャルウェーハ１（検査用ウェーハ）が属する１ロットのエピタキシャル層１１の形成及び研磨の少なくとも一方が異常であると判定する。一方で、評価工程Ｓ５において被評価層２ａの表面の状態が良と評価された場合に、検査用ウェーハが属する１ロットの全部のエピタキシャルウェーハ１を良と判定する。これにより、表面の状態が不良と評価された検査用ウェーハと同じ条件で作製され、検査用ウェーハと同じような表面の状態にあると推測されるエピタキシャルウェーハ１の１ロットの全てが不良と判定される。そのため、エピタキシャル層１１の表面の状態が良いと推測されるエピタキシャルウェーハ１のみをデバイスの形成に供することができる。

ここで、不良と判定されたロットの検査用ウェーハを除くエピタキシャルウェーハ１に対しては、研磨工程Ｓ２が異常であったと解析された場合、それぞれについて再び研磨工程Ｓ２以降の工程を行うようにしてもよい。これにより、エピタキシャル層１１の表面に形成された凹凸や転位が除去され、再度の判定工程Ｓ６で良と判定される可能性があるため、ひとたび不良と判定されたエピタキシャルウェーハ１に対してデバイスの形成に供する途を開くことができる。

本実施態様のエピタキシャルウェーハの評価方法によれば、例えば以下の効果が奏される。
本実施態様のエピタキシャルウェーハの評価方法は、被評価層形成工程Ｓ４と、評価工程Ｓ５と、とを備える。

これにより、エピタキシャル層１１の表面のうち転位３１ａや結晶欠陥等の凹部３２ａが生じていた部分で、被評価層２ａの気相成長が優先的に進められ、転位３１ａや凹部３２ａが生じていない部分との厚さに差異が生じる。そのため、エピタキシャル層１１の表面に生じた転位３１ａや凹部３２ａを、より高感度に検出できる。

特に、研磨後エピタキシャル層１１ｂを有するエピタキシャルウェーハ１ａでは、研磨前エピタキシャル層１１ａの内部の転位に起因して生じていた研磨前エピタキシャル層１１ａの表面の凹凸が研磨によって取り除かれてしまうため、転位３１ａの検出が困難であった。しかしながら、研磨後エピタキシャル層１１ｂに被評価層２ａを形成することにより、気相成長によって転位３１ａが生じていた部分に再び凹凸が形成されるため、ひとたび検出が困難になった転位３１ａをも高感度に検出できる。

以上、本発明のエピタキシャルウェーハの評価方法と、これを備えたエピタキシャルウェーハの製造方法について説明したが、本発明は、前述した実施態様に制限されるものではない。
例えば図３（ａ）に示すように、エピタキシャル層形成工程Ｓ１によって形成された研磨前エピタキシャル層１１ａに対して、研磨工程Ｓ２を省略した場合にも本発明を適用することができる。このとき、図３（ｂ）に示すように、研磨前エピタキシャル層１１ａの主表面に被評価層２ｂを形成することになる。これにより、研磨前エピタキシャル層１１ａの主表面に形成された転位３１や結晶欠陥等の凹部３２、３３のみならず、研磨前エピタキシャル層１１ａの主表面に形成されたヒロック等の凸部３４が形成された位置においても、被評価層２ｂの形成される速度が速められ、被評価転位２１〜２４が形成される。そのため、研磨前エピタキシャル層１１ａの主表面に形成された凸部３４を大きくすることができ、評価工程Ｓ５における凸部３４の検出を容易にできる。特に、５μｍ以下の薄いエピタキシャル層１１の表面の状態を評価する場合には、好適である。

また、抜取工程Ｓ３は、エピタキシャル層１１の形成された全てのロットから検査用ウェーハを抜き取る形態に限定されず、例えば、公知の評価手段で表面の状態が良いものと評価された一部のロットから、検査用ウェーハを抜き取るようにしてもよい。これにより、公知の評価手段で不良と評価されるような明らかな不良ロットが、抜取工程Ｓ３に先立って取り除かれるため、被評価層形成工程Ｓ４を行うべきエピタキシャルウェーハ１の枚数を低減できる。

以下、実施例により本発明を更に詳細に説明するが、本発明はこれらに限定されるものではない。図４（ａ）〜（ｃ）は、本発明の実施例及び比較例における、エピタキシャルウェーハ１の主表面で検出される凹凸の分布を示す平面図である。

〔実施例１〕
本実施態様の図１に示されるＳ１〜Ｓ６の各工程を行い、図２に示すようにエピタキシャルウェーハ１を製造し、そのエピタキシャル層１１の表面状態を評価した。エピタキシャルウェーハ１は、半導体単結晶基板１０の主表面にエピタキシャル層１１を有するものである。以下に詳述する。

半導体単結晶基板１０として、主表面が（１００）面である直径３００ｍｍのｐ＋＋ドープされたシリコンウェーハ（両面研磨品）を用い、半導体単結晶基板１０を主表面が露出するようにエピタキシャル層形成装置の所定の位置に載せた。

半導体ソースガスのＳｉＨＣｌ_３ガス（流量：７．０×１０^−３ｍ^３／ｓ、約７．０ｓｌｍ）と、キャリアガスのＨ_２ガス（流量：４０．０×１０^−３ｍ^３／ｓ、約４０．０ｓｌｍ）とを混合してエピタキシャル層形成装置に１．５分間供給しつつ、半導体単結晶基板１０の主表面を１１００℃に加熱して、半導体単結晶基板１０の主表面にＳｉからなる厚さが４．０μｍの研磨前エピタキシャル層１１ａを形成させ、エピタキシャル層形成装置から取り出した。得られた研磨前エピタキシャル層１１ａに対して、主表面が鏡面になるように研磨を行った。研磨前エピタキシャル層１１ａに対する研磨は、半導体単結晶基板１０の厚さ方向に０．５μｍ行った。

研磨により研磨後エピタキシャル層１１ｂが形成された半導体単結晶基板１０を、エピタキシャル層形成装置の所定の位置に載せ、１１００℃に加熱された水素雰囲気中で熱処理を２０秒間行い、エピタキシャルウェーハ１の表面に形成された自然酸化膜を除去させた。

熱処理を行った後、半導体ソースガスのＳｉＨＣｌ_３ガス（流量：７．０×１０^−３ｍ^３／ｓ、約７．０ｓｌｍ）と、キャリアガスのＨ_２ガス（流量：４０．０×１０^−３ｍ^３／ｓ、約４０．０ｓｌｍ）を混合してエピタキシャル層形成装置に１．５分間供給しつつ、研磨後エピタキシャル層１１ｂの主表面を１１００℃に加熱して、研磨後エピタキシャル層１１ｂの主表面にＳｉからなる平均の厚さが４μｍの被評価層２ａを形成した。

被評価層２ａの形成された研磨後エピタキシャル層１１ｂの表面の状態は、レーザーパーティクルカウンターＳｕｒｆｓｃａｎ ＳＰ１（ＫＬＡ−Ｔｅｎｃｏｒ社製）により、被評価層２ａ及び研磨後エピタキシャル層１１ｂの表面に形成された凹凸（サイズ；０．０９μｍ以上）をカウントすることで評価した。
実施例１の被評価層２ａの形成された研磨後エピタキシャル層１１ｂにおいてカウントされた凹凸の数は、エピタキシャルウェーハ１枚当たり２０７個であった。また、実施例１で得られたエピタキシャルウェーハ１について、レーザーパーティクルカウンターにより検出された凹凸の分布は、図４（ｃ）に示すようになった。

〔比較例１〕
実施例１に比して、被評価層形成工程Ｓ４を省略した。すなわち、形成された研磨前エピタキシャル層１１ａが鏡面になるように研磨を行った後、形成された研磨後エピタキシャル層１１ｂの表面の状態を評価した。それ以外は実施例１と同様である。
比較例１の研磨後エピタキシャル層１１ｂにおいてカウントされた凹凸の数は、エピタキシャルウェーハ１枚当たり３個であった。また、比較例１で得られたエピタキシャルウェーハ１について、レーザーパーティクルカウンターにより検出された凹凸の分布は、図４（ｂ）に示すようになった。

〔比較例２〕
実施例１に比して、研磨工程Ｓ２及び被評価層形成工程Ｓ４を省略した。すなわち、形成された研磨前エピタキシャル層１１ａについて、その表面の状態を評価した。それ以外は実施例１と同様である。
比較例２の研磨前エピタキシャル層１１ａにおいてカウントされた凹凸の数は、エピタキシャルウェーハ１枚当たり１１個であった。また、比較例２で得られたエピタキシャルウェーハ１について、レーザーパーティクルカウンターにより検出された凹凸の分布は、図４（ａ）に示すようになった。

前記各実施例及び比較例の結果から、例えば以下のことがわかる。
被評価層形成工程Ｓ４を省略した比較例１に比して、被評価層形成工程Ｓ４を行った実施例１は、より多くの凹凸を評価工程Ｓ５で検出できることがわかる。
また、研磨前エピタキシャル層１１ａに対して直ちに評価工程Ｓ５を行った比較例２に比しても、被評価層形成工程Ｓ４を行った実施例１は、より多くの凹凸が検出されている。そのため、実施例１の評価方法は、通常は検出が困難な欠陥や転位をも検出できることもわかる。

１、１ａ エピタキシャルウェーハ
２ａ 被評価層
２ｂ 被評価層
１０ 半導体単結晶基板
１１ エピタキシャル層
１１ａ 研磨前エピタキシャル層
１１ｂ 研磨後エピタキシャル層
２１ａ、２２ａ 被評価転位
２１〜２４ 被評価転位
３１、３１ａ 転位
３２、３２ａ 凹部
３３ 凹部
３４ 凸部
Ｓ１ エピタキシャル層形成工程
Ｓ２ 研磨工程
Ｓ３ 抜取工程
Ｓ４ 被評価層形成工程
Ｓ５ 評価工程
Ｓ６ 判定工程

Claims (6)

1. 半導体単結晶基板の主表面にエピタキシャル層を有するエピタキシャルウェーハについて前記エピタキシャル層の表面の状態を評価する方法であって、
   前記エピタキシャルウェーハの前記エピタキシャル層に、気相成長法により被評価層を形成する被評価層形成工程と、
   前記被評価層の表面の状態を評価することにより前記エピタキシャル層の表面の状態を評価する評価工程と、を備えるエピタキシャルウェーハの評価方法。
2. 前記エピタキシャルウェーハとして、前記エピタキシャル層を研磨する研磨工程が行われたものを用いる請求項１記載のエピタキシャルウェーハの評価方法。
3. 前記被評価層形成工程の前に、前記エピタキシャルウェーハを加熱処理する加熱処理工程を更に備える請求項１又は２記載のエピタキシャルウェーハの評価方法。
4. 前記被評価層は、前記エピタキシャル層の１．０〜３．０倍の厚さを有する請求項１から３のいずれか記載のエピタキシャルウェーハの評価方法。
5. 前記被評価層形成工程は、ガスエッチングの行われていない前記エピタキシャル層に前記被評価層を形成する請求項１から４のいずれか記載のエピタキシャルウェーハの評価方法。
6. 半導体単結晶基板の主表面に研磨されたエピタキシャル層を有するエピタキシャルウェーハの製造方法であって、
   複数枚の前記半導体単結晶基板を１ロットとして前記半導体単結晶基板に前記エピタキシャル層を形成した後で前記エピタキシャル層を研磨し、複数枚の研磨されたエピタキシャルウェーハを得るエピタキシャル層形成工程と、
   前記１ロットの前記エピタキシャルウェーハから一部を検査用ウェーハとして抜き取る抜取工程と、
   前記検査用ウェーハの前記エピタキシャル層に、気相成長法により被評価層を形成する被評価層形成工程と、
   前記被評価層の表面の状態を評価する評価工程と、
   前記評価工程において前記被評価層の表面の状態が不良と評価された場合に、前記検査用ウェーハが属する前記１ロットの前記エピタキシャル層の形成及び研磨の少なくとも一方が異常であると判定する判定工程と、を備えるエピタキシャルウェーハの製造方法。

Images