JP2011049522A - エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP2011049522A JP2011049522A JP2010060350A JP2010060350A JP2011049522A JP 2011049522 A JP2011049522 A JP 2011049522A JP 2010060350 A JP2010060350 A JP 2010060350A JP 2010060350 A JP2010060350 A JP 2010060350A JP 2011049522 A JP2011049522 A JP 2011049522A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- epitaxial layer
- evaluation
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】エピタキシャルウェーハ1の評価方法は、半導体単結晶基板10の主表面にエピタキシャル層11を有するエピタキシャルウェーハ1についてエピタキシャル層11の表面の状態を評価する方法であって、エピタキシャルウェーハ1のエピタキシャル層11に、気相成長法により被評価層2aを形成する被評価層形成工程と、被評価層2aの表面の状態を評価することによりエピタキシャル層11の表面の状態を評価する評価工程と、を備える。
【選択図】図2
Description
本実施態様の評価方法は、図2に示すように、エピタキシャルウェーハの主表面に有するエピタキシャル層の表面の状態を評価するものである。この評価方法は、気相成長法を用いてエピタキシャル層11に被評価層2aを形成する被評価層形成装置と、被評価層2aの表面の状態を評価する品質評価装置と、を備える評価システム(図示せず)を用いて行う。
半導体単結晶基板10の主表面にエピタキシャル層11を形成する。これにより、図2(a)に示すように、半導体単結晶基板10の主表面に生じていたグローイン(Grown−in)欠陥等の結晶欠陥18を跨ぐようにエピタキシャル層11が成長し、又は結晶欠陥19を基点として高い成長速度でエピタキシャル層11が成長するため、主表面における凹凸が低減されたエピタキシャルウェーハ1が形成される。なお、後述する研磨工程S2が行われる前のエピタキシャル層11を、研磨前エピタキシャル層11aともいう。また、研磨の有無を特に限定しない場合は、単に「エピタキシャル層11」と記載する。
エピタキシャル層形成工程で形成される研磨前エピタキシャル層11aに対して研磨を行う。これにより、研磨前エピタキシャル層11aの形成の際に生じた転位31、研磨前エピタキシャル層11aの表面に生じた凹部32、33及び凸部34等が磨かれる。そのため、図2(b)に示すように、研磨前エピタキシャル層11aの表面に形成されていた深い凹部32や転位31が小さくなって浅い凹部32a、浅い転位31aになり、その一方で、凸部34や、浅い凹部33や浅い転位(図示せず)が除去された研磨後エピタキシャル層11bを形成できる。
1ロットのエピタキシャルウェーハ1から、一部を検査用ウェーハとして抜き取る。これにより、1ロットのエピタキシャルウェーハ1は、表面の状態を評価する検査用ウェーハと、その他のエピタキシャルウェーハ1と、に分けられる。そのため、検査用ウェーハを除くエピタキシャルウェーハ1に対して、被評価層形成工程S4で表面状態を荒らすことなく、エピタキシャルウェーハ1の表面状態を評価できる。
抜き取られたエピタキシャルウェーハ1のエピタキシャル層11(図2(b)の研磨後エピタキシャル層11b)に、気相成長法により被評価層2aを形成する。これにより、図2(c)に示すように、エピタキシャル層11の表面のうち転位31aや凹部32aが生じていた部分で、気相成長が優先的に進められて被評価転位21a、22aが形成され、被評価層2aが厚くなる。そのため、エピタキシャル層11の表面の状態を評価する際に、転位31aや凹部32aを検出し易くできる。
被評価層形成工程S4により形成された被評価層2aについて、表面の状態を評価する。これにより、エピタキシャル層11の表面に生じていた転位31aや凹部32aの位置や数量が、被評価層2aの表面に生じた凹凸の位置や数量として評価される。そのため、エピタキシャル層11の転位31aや凹部32aの表面が所望の状態にあるかを定量的に評価できる。
評価工程S5において被評価層2aの表面の状態が不良と評価された場合に、表面の状態を評価したエピタキシャルウェーハ1(検査用ウェーハ)が属する1ロットのエピタキシャル層11の形成及び研磨の少なくとも一方が異常であると判定する。一方で、評価工程S5において被評価層2aの表面の状態が良と評価された場合に、検査用ウェーハが属する1ロットの全部のエピタキシャルウェーハ1を良と判定する。これにより、表面の状態が不良と評価された検査用ウェーハと同じ条件で作製され、検査用ウェーハと同じような表面の状態にあると推測されるエピタキシャルウェーハ1の1ロットの全てが不良と判定される。そのため、エピタキシャル層11の表面の状態が良いと推測されるエピタキシャルウェーハ1のみをデバイスの形成に供することができる。
本実施態様のエピタキシャルウェーハの評価方法は、被評価層形成工程S4と、評価工程S5と、とを備える。
例えば図3(a)に示すように、エピタキシャル層形成工程S1によって形成された研磨前エピタキシャル層11aに対して、研磨工程S2を省略した場合にも本発明を適用することができる。このとき、図3(b)に示すように、研磨前エピタキシャル層11aの主表面に被評価層2bを形成することになる。これにより、研磨前エピタキシャル層11aの主表面に形成された転位31や結晶欠陥等の凹部32、33のみならず、研磨前エピタキシャル層11aの主表面に形成されたヒロック等の凸部34が形成された位置においても、被評価層2bの形成される速度が速められ、被評価転位21〜24が形成される。そのため、研磨前エピタキシャル層11aの主表面に形成された凸部34を大きくすることができ、評価工程S5における凸部34の検出を容易にできる。特に、5μm以下の薄いエピタキシャル層11の表面の状態を評価する場合には、好適である。
本実施態様の図1に示されるS1〜S6の各工程を行い、図2に示すようにエピタキシャルウェーハ1を製造し、そのエピタキシャル層11の表面状態を評価した。エピタキシャルウェーハ1は、半導体単結晶基板10の主表面にエピタキシャル層11を有するものである。以下に詳述する。
実施例1の被評価層2aの形成された研磨後エピタキシャル層11bにおいてカウントされた凹凸の数は、エピタキシャルウェーハ1枚当たり207個であった。また、実施例1で得られたエピタキシャルウェーハ1について、レーザーパーティクルカウンターにより検出された凹凸の分布は、図4(c)に示すようになった。
実施例1に比して、被評価層形成工程S4を省略した。すなわち、形成された研磨前エピタキシャル層11aが鏡面になるように研磨を行った後、形成された研磨後エピタキシャル層11bの表面の状態を評価した。それ以外は実施例1と同様である。
比較例1の研磨後エピタキシャル層11bにおいてカウントされた凹凸の数は、エピタキシャルウェーハ1枚当たり3個であった。また、比較例1で得られたエピタキシャルウェーハ1について、レーザーパーティクルカウンターにより検出された凹凸の分布は、図4(b)に示すようになった。
実施例1に比して、研磨工程S2及び被評価層形成工程S4を省略した。すなわち、形成された研磨前エピタキシャル層11aについて、その表面の状態を評価した。それ以外は実施例1と同様である。
比較例2の研磨前エピタキシャル層11aにおいてカウントされた凹凸の数は、エピタキシャルウェーハ1枚当たり11個であった。また、比較例2で得られたエピタキシャルウェーハ1について、レーザーパーティクルカウンターにより検出された凹凸の分布は、図4(a)に示すようになった。
被評価層形成工程S4を省略した比較例1に比して、被評価層形成工程S4を行った実施例1は、より多くの凹凸を評価工程S5で検出できることがわかる。
また、研磨前エピタキシャル層11aに対して直ちに評価工程S5を行った比較例2に比しても、被評価層形成工程S4を行った実施例1は、より多くの凹凸が検出されている。そのため、実施例1の評価方法は、通常は検出が困難な欠陥や転位をも検出できることもわかる。
2a 被評価層
2b 被評価層
10 半導体単結晶基板
11 エピタキシャル層
11a 研磨前エピタキシャル層
11b 研磨後エピタキシャル層
21a、22a 被評価転位
21〜24 被評価転位
31、31a 転位
32、32a 凹部
33 凹部
34 凸部
S1 エピタキシャル層形成工程
S2 研磨工程
S3 抜取工程
S4 被評価層形成工程
S5 評価工程
S6 判定工程
Claims (6)
- 半導体単結晶基板の主表面にエピタキシャル層を有するエピタキシャルウェーハについて前記エピタキシャル層の表面の状態を評価する方法であって、
前記エピタキシャルウェーハの前記エピタキシャル層に、気相成長法により被評価層を形成する被評価層形成工程と、
前記被評価層の表面の状態を評価することにより前記エピタキシャル層の表面の状態を評価する評価工程と、を備えるエピタキシャルウェーハの評価方法。 - 前記エピタキシャルウェーハとして、前記エピタキシャル層を研磨する研磨工程が行われたものを用いる請求項1記載のエピタキシャルウェーハの評価方法。
- 前記被評価層形成工程の前に、前記エピタキシャルウェーハを加熱処理する加熱処理工程を更に備える請求項1又は2記載のエピタキシャルウェーハの評価方法。
- 前記被評価層は、前記エピタキシャル層の1.0〜3.0倍の厚さを有する請求項1から3のいずれか記載のエピタキシャルウェーハの評価方法。
- 前記被評価層形成工程は、ガスエッチングの行われていない前記エピタキシャル層に前記被評価層を形成する請求項1から4のいずれか記載のエピタキシャルウェーハの評価方法。
- 半導体単結晶基板の主表面に研磨されたエピタキシャル層を有するエピタキシャルウェーハの製造方法であって、
複数枚の前記半導体単結晶基板を1ロットとして前記半導体単結晶基板に前記エピタキシャル層を形成した後で前記エピタキシャル層を研磨し、複数枚の研磨されたエピタキシャルウェーハを得るエピタキシャル層形成工程と、
前記1ロットの前記エピタキシャルウェーハから一部を検査用ウェーハとして抜き取る抜取工程と、
前記検査用ウェーハの前記エピタキシャル層に、気相成長法により被評価層を形成する被評価層形成工程と、
前記被評価層の表面の状態を評価する評価工程と、
前記評価工程において前記被評価層の表面の状態が不良と評価された場合に、前記検査用ウェーハが属する前記1ロットの前記エピタキシャル層の形成及び研磨の少なくとも一方が異常であると判定する判定工程と、を備えるエピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010060350A JP5565012B2 (ja) | 2009-07-31 | 2010-03-17 | エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009180003 | 2009-07-31 | ||
JP2009180003 | 2009-07-31 | ||
JP2010060350A JP5565012B2 (ja) | 2009-07-31 | 2010-03-17 | エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049522A true JP2011049522A (ja) | 2011-03-10 |
JP5565012B2 JP5565012B2 (ja) | 2014-08-06 |
Family
ID=43835523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010060350A Active JP5565012B2 (ja) | 2009-07-31 | 2010-03-17 | エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565012B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001048810A1 (fr) * | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Dispositif d'inspection des defauts de cristal d'une plaquette de silicium et procede de detection des defauts de cristal de cette plaquette |
JP2001257243A (ja) * | 2000-03-09 | 2001-09-21 | Mitsubishi Materials Silicon Corp | シリコンウェーハ表面上の微粒子の測定方法 |
-
2010
- 2010-03-17 JP JP2010060350A patent/JP5565012B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001048810A1 (fr) * | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Dispositif d'inspection des defauts de cristal d'une plaquette de silicium et procede de detection des defauts de cristal de cette plaquette |
JP2001257243A (ja) * | 2000-03-09 | 2001-09-21 | Mitsubishi Materials Silicon Corp | シリコンウェーハ表面上の微粒子の測定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5565012B2 (ja) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7977219B2 (en) | Manufacturing method for silicon wafer | |
KR102373801B1 (ko) | 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 | |
JP5264977B2 (ja) | エピタキシャル被覆された半導体ウェハの製造方法 | |
JP4854936B2 (ja) | シリコンウエーハの製造方法及びシリコンウエーハ | |
US8815710B2 (en) | Silicon epitaxial wafer and method for production thereof | |
JP2010034128A (ja) | ウェーハの製造方法及び該方法により得られたウェーハ | |
JP4089354B2 (ja) | エピタキシャルウェーハとその製造方法 | |
JP4244411B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2003059933A (ja) | シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ | |
US10020203B1 (en) | Epitaxial silicon wafer | |
JP5565012B2 (ja) | エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法 | |
JP2010171330A (ja) | エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ | |
US20120299156A1 (en) | Wafer processing method | |
JP4573282B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP2007073594A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
JP3861524B2 (ja) | シリコンウエーハ及びその製造方法 | |
JP2005159013A (ja) | シリコン単結晶の検査方法及びシリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法 | |
JP2003197547A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
CN113302718B (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
US11769697B2 (en) | Wafer evaluation method | |
CN113544817B (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
JP2008294256A (ja) | シリコン単結晶ウェーハの製造方法 | |
JP2008306206A (ja) | シリコンエピタキシャルウェーハとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |