JP2018186195A - シリコン単結晶の欠陥領域特定方法 - Google Patents

シリコン単結晶の欠陥領域特定方法 Download PDF

Info

Publication number
JP2018186195A
JP2018186195A JP2017087144A JP2017087144A JP2018186195A JP 2018186195 A JP2018186195 A JP 2018186195A JP 2017087144 A JP2017087144 A JP 2017087144A JP 2017087144 A JP2017087144 A JP 2017087144A JP 2018186195 A JP2018186195 A JP 2018186195A
Authority
JP
Japan
Prior art keywords
wafer
region
single crystal
silicon single
vacancies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017087144A
Other languages
English (en)
Other versions
JP6731161B2 (ja
Inventor
佐藤 英樹
Hideki Sato
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2017087144A priority Critical patent/JP6731161B2/ja
Publication of JP2018186195A publication Critical patent/JP2018186195A/ja
Application granted granted Critical
Publication of JP6731161B2 publication Critical patent/JP6731161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】シリコン単結晶中の空孔が過剰に存在する領域を簡便かつ高感度に特定できる方法を提供する。【解決手段】CZ法により製造されたp型のシリコン単結晶から切り出されたウェーハを、窒素雰囲気またはアルゴン雰囲気またはアンモニア雰囲気または窒素、アルゴン、アンモニアから選択される複数種の気体の複合雰囲気のもとで800〜1000℃、30〜240分の熱処理を行うことで、ウェーハ中に空孔を導入する(S7)。熱処理後のウェーハに対して、空孔の凝集により発生したボイドの分布を、X線トポグラフ又はフローパターン欠陥の検出法により測定する(S9)。得られたボイド分布に基づいて、ウェーハ中の空孔が過剰な領域を特定する(S10)。評価対象のウェーハは、製品レベルのポリッシュドウェーハ又はそのポリッシュドウェーハを得る途中段階のウェーハである。【選択図】図1

Description

本発明は、CZ法(チョクラルスキー法)により製造されたp型のシリコン単結晶中の空孔が過剰な領域を特定する方法に関する。
CZ法にて引き上げられたシリコン単結晶では、結晶製造工程において点欠陥(Grown−in欠陥)が過剰に導入される領域や、点欠陥に起因した結晶欠陥が存在しない完全結晶(NPC(Near Perfect Crystal))領域が存在する。この点欠陥としては、規則正しい結晶格子位置に原子が無いもの(空孔)と、格子位置の間に原子があるもの(格子間シリコン)とがある。点欠陥が過剰な領域を有したウェーハにおいては、デバイス製造工程における種々の熱処理工程において点欠陥の凝集などによる結晶欠陥がデバイス活性層またはその近傍に発生することによりデバイスの特性を著しく損なう場合がある。したがって、点欠陥の導入領域をウェーハ製造工程又はウェーハ出荷直前で検査し、結晶欠陥が発生し得るほどに点欠陥が過剰に導入された領域を有したウェーハをデバイス工程に投入しないことが望ましい。
そこで、シリコン単結晶の結晶成長方向における点欠陥の過剰導入領域と完全結晶領域との区分、さらには、シリコン単結晶インゴットを半径方向に切り出したウェーハにおける面内の点欠陥導入分布を低コストかつ簡便に測定し区分する方法が求められている。
なお、シリコン単結晶中の欠陥領域は、上記NPC領域の他に、空孔が優勢(過剰)な領域であってシリコン単結晶の育成過程で発生した、空孔が凝集した結晶欠陥(COP(Crystal Originatchd Particle)、FPD(Flow Pattern Defect)等のボイド欠陥)が多く存在するVリッチ領域、格子間シリコンが優勢(過剰)な領域であってシリコン単結晶の育成過程で発生した、格子間シリコンに起因した結晶欠陥(転位など)が多く存在するIリッチ領域、空孔が優勢(過剰)な領域であるが空孔に起因した結晶欠陥が存在しない又は少ないNV領域及び格子間シリコンが優勢(過剰)な領域であるが格子間シリコンに起因した結晶欠陥が存在しない又は少ないNI領域がある。なお、NPC領域をさらに細かく分類すると上記NV領域、NI領域のいずれかに分類されるとしても良いし、NV領域、NI領域とは別にNPC領域が分類されたとしても良い。以下では、NPC領域は、NV領域、NI領域のいずれかに分類されるとして説明する。
また、単結晶育成時の引き上げにおいては、引き上げ速度Vと固液界面近傍の温度勾配Gの比(V/G)によって単結晶中の点欠陥の種類及び濃度が決定され、ひいては単結晶中の各領域が上記欠陥領域のいずれに該当するかが決定されることが知られている。具体的には、比(V/G)を変化させてシリコン単結晶を育成したときに、比(V/G)が大きい領域にVリッチ領域が発生し、比(V/G)が小さい領域にIリッチ領域が発生し、Vリッチ領域とIリッチ領域の間にNV領域とNI領域とが発生する。NV領域は、NI領域よりも比(V/G)が大きい側(つまり、Vリッチ領域とNI領域の間)に発生し、NI領域はNV領域よりも比(V/G)が小さい側(つまり、NV領域とIリッチ領域の間)に発生する。
ここで、シリコン単結晶中の点欠陥分布の測定に関する従来技術として下記特許文献1、2がある。特許文献1には、シリコン単結晶インゴットから切り出したサンプルに遷移金属を故意汚染して複数段の熱処理を行ったうえで、サンプルにおける欠陥領域を測定する技術が開示されている。特許文献2には、ウェーハのサンプル上に酸化膜を形成したのち表面光電圧で少数キャリアの拡散距離を測定することで、ウェーハ中の欠陥領域の区分を行う技術が開示されている。
特開2004−87591号公報 特表2014−523139号公報
シリコン単結晶の育成時には空孔に起因した結晶欠陥が発生しない領域(NPC領域)を有したウェーハであっても、その後のデバイス製造工程での熱処理によって空孔に起因した結晶欠陥(ボイド)が発生する場合がある。これを防ぐために、特許文献1、2の手法を用いて、シリコン単結晶中の空孔が過剰に存在する領域(Vリッチ領域、NV領域又はNV領域の中でも特に空孔が過剰な領域)を特定することが考えられる。
しかし、特許文献1の手法では、遷移金属の故意汚染工程や複数段に及ぶ熱処理工程を経たのちに測定を行う方法であるため結果判定が出るまでに時間を要するうえ、多くのコストが必要となる。さらには、遷移金属を過剰に汚染することで、点欠陥発生領域以外でも過飽和に導入された遷移金属独自の析出物が現れ測定の精度を下げてしまう可能性が高くなる。よって遷移金属の汚染量や面内分布を高精度で制御する必要があり、技術的に難易度が高い。
また、特許文献2の手法では、ウェーハのサンプル上に酸化膜を形成する際にサンプル内に格子間シリコンが注入され、この格子間シリコンの注入により空孔と格子間シリコンとで対消滅することが考えられる。その結果、空孔が過剰に導入された領域を過小評価してしまうことが予測される。このように、特許文献2の手法では、空孔が過剰に導入された領域の、正確な評価判定は困難であると考えられる。
本発明は、上記事情に鑑みてなされたものであり、シリコン単結晶中の空孔が過剰に存在する領域を簡便かつ高感度に特定できる方法を提供することを課題とする。
上記課題を解決するため、本発明は、CZ法により製造されたp型のシリコン単結晶を、窒素雰囲気またはアルゴン雰囲気またはアンモニア雰囲気または窒素、アルゴン、アンモニアから選択される複数種の気体の複合雰囲気のもとで熱処理を行った後に、前記シリコン単結晶の空孔に起因した結晶欠陥の発生領域を測定することで前記シリコン単結晶中の空孔が過剰な領域を特定することを特徴とする。
窒素雰囲気またはアルゴン雰囲気またはアンモニア雰囲気または窒素、アルゴン、アンモニアから選択される複数種の気体の複合雰囲気のもとで熱処理を行うことで、シリコン単結晶の内部に空孔を導入することができる。導入された空孔は、当該熱処理後の冷却過程において空孔同士が凝集し、ボイドが形成され結晶欠陥となる。そして、本発明では、この熱処理後に、シリコン単結晶中の空孔に起因した結晶欠陥(ボイド)の分布を測定する。このとき、もともと空孔が過剰な領域ではボイドの密度が、空孔が少ない領域に比べ高密度になる。よって、結晶欠陥の分布に基づいて、空孔が過剰に存在する領域を特定できる。また、特許文献1のように複数段の熱処理を行う必要がないので、空孔過剰領域を簡便に特定できる。また、特許文献2のように酸化膜を形成する必要がないので、酸化膜を形成することによる格子間シリコンと空孔との対消滅を抑制でき、空孔過剰領域を高感度に特定できる。
本発明において前記熱処理は、800〜1000℃、30〜240分の条件で行うとするのが好ましい。この条件で熱処理を行うことで、シリコン単結晶にボイドを発生させることができる程度に過剰の空孔をシリコン単結晶内に導入できる。また、もともと空孔が過剰な領域と、空孔が存在しない又は少ない領域との間で、発生させるボイド量や大きさに差をつけることができ、空孔が過剰な領域と、空孔が存在しない又は少ない領域との区分を正確に行うことができる。
また、本発明において、前記結晶欠陥の分布はX線トポグラフ又はフローパターン欠陥の検出法により測定することができる。
また、前記シリコン単結晶は、CZ法により製造されたp型のシリコン単結晶インゴットを半径方向に切り出したウェーハとすることができる。この場合、ウェーハは、製品レベルのポリッシュドウェーハ又はそのポリッシュドウェーハを得る途中段階のウェーハとすることができる。これによれば、ウェーハにおける空孔過剰領域を特定できる。
実施形態におけるウェーハ中の空孔過剰領域を特定する手順を示したフローチャートである。 実施例、比較例におけるウェーハ中の空孔過剰領域を特定する手順を示したフローチャートである。 シリコン単結晶の結晶育成方向に沿った断面における欠陥領域の分布を例示した図である。 実施例、比較例におけるXRT強度測定の結果を示した図である。
以下、本発明の実施形態を図1を参照して説明する。先ず、CZ法によりp型のシリコン単結晶を育成する(S1)。このとき、NPC領域(NV領域、NI領域)を含んだシリコン単結晶が得られるように、引き上げ速度Vと固液界面近傍の温度勾配Gの比(V/G)を設定する。具体的には、比(V/G)を変化させて、結晶育成方向に沿って比(V/G)が大きい側からVリッチ領域、NPC領域(NV領域、NI領域)、Iリッチ領域の順に形成されたシリコン単結晶を育成する(図3参照)。または、NPC領域が形成される比(V/G)が判っている場合には、この比(V/G)に固定して結晶育成を行っても良い。また、シリコン単結晶の導電型がp型となるように、結晶育成時にp型のドーパント(例えばボロン)を添加する。ドーパントの添加量は、製品のシリコン単結晶ウェーハの抵抗率に応じて適宜に設定される。
次に、育成されたシリコン単結晶のインゴットを所定の径の円柱形となるように加工する(S2)。
次に、加工後のインゴットを半径方向(結晶育成方向に直角な方向)に切り出すことでサンプルとしてスラブウェーハを作製し(S3)、又はこのスラブウェーハに対して製品レベルの鏡面研磨加工が施されたポリッシュドウェーハ(PW)を作製する(S31)。このとき、上記比(V/G)を変化させてシリコン単結晶を育成した場合には、NPC領域の位置でスラブウェーハを切り出す。なお、比(V/G)がどの値の場合に、NPC領域が形成されるのかを、本発明の手法又は他の手法により予め調べておくことで、Vリッチ領域及びIリッチ領域を含まず、かつ、NPC領域を少なくとも含んだ位置でスラブウェーハを切り出すことができる。
なお、ポリッシュドウェーハの一般的な製造方法を説明すると、シリコン単結晶インゴットから切り出されたスラブウェーハに対して、ウェーハの周辺部の角を落とすために面取りを施すベベリング加工工程、ウェーハ表面の凹凸を無くし、平坦度を高め、表面の傷を最小にする為に機械研磨を施すラッピング加工工程、機械研磨時にウェーハの表面層に形成された研磨歪み層を混酸エッチングにより除去して、化学的に平坦度を向上させたウェーハを得るケミカルエッチング工程、及びウェーハ表面の平坦度をさらに上げ面粗さを小さくするために、ウェーハの研磨面に対して遊離砥粒による機械的作用と、化学物質によるエッチング作用とを重複させながら鏡面研磨するメカノケミカル研磨工程がこの順で実施される。
スラブウェーハをサンプルとして作製した場合には、さらに以下のS4、S5の工程により、スラブウェーハの残存歪を除去する。残存歪は、後述の結晶欠陥の測定の障害となるためできるだけ除去することが好ましい。残存歪の除去工程として具体的には先ず、スラブウェーハの表面の凹凸を無くし平坦度を高める高精度平面研削工程を実施し(S4)、次に、研削後のウェーハ表面層に形成された研削歪を除去するエッチングを行う(S5)。S4の研削工程は、ポリッシュドウェーハの製造過程における上記ラッピング加工工程と同様である。S5のエッチング工程は、ポリッシュドウェーハの製造過程における上記ケミカルエッチング工程と同様である。
一方、ポリッシュドウェーハを作製した場合(S31)には、スラブウェーハからポリッシュドウェーハを得るまでの一連の加工工程を通過するにつれて表裏面のダメージ(残存歪)が除去されていくため、ポリッシュドウェーハの製造工程とは別にダメージ除去処理を行わなくても良い。
次に、S4、S5の工程を得たスラブウェーハ又はS31で作製したポリッシュドウェーハの表面を洗浄する(S6)。この洗浄は、具体的には例えば過酸化水素をベースとしたHO/H/NHOH(SC1洗浄)及びHFによる洗浄とすることができる。SC1洗浄及びHF洗浄によって、ウェーハ表面の異物や自然酸化膜を除去できる。
次に、洗浄後のウェーハに対して、窒素雰囲気(窒素のみが含まれた雰囲気)のもとで800〜1000℃、30〜240分の熱処理を行う(S7)。この熱処理により、ウェーハ表面にシリコン窒化膜が形成され、このシリコン窒化膜の形成に伴いウェーハ中に空孔が導入される。この空孔の導入により、熱処理後の冷却過程において空孔同士が凝集し、ボイド(結晶欠陥)が形成され得る。このとき、もともと空孔が過剰な領域ではボイドの密度が、空孔が少ない領域に比べ高密度になる。ボイドの大きさは、熱処理の温度や時間によって変化し、具体的には温度や時間が大きいほど空孔の凝集量が増加しボイドが大きくなる。また、もともと空孔が過剰な領域(Vリッチ領域、NV領域又はNV領域の中でも特に空孔が過剰な領域)に発生するボイドは、空孔が存在しない又は少ない領域(NI領域、Iリッチ領域)に発生するボイドよりも大きい。空孔が過剰な領域では、空孔が存在しない又は少ない領域よりも、1つのボイドにおける空孔の凝集量が多くなるためである。
熱処理の条件を800〜1000℃、30〜240分とすることで、ウェーハ中にボイドが発生させることができる程度に過剰の空孔をウェーハ中に導入できる。そして、もともと空孔が過剰な領域(Vリッチ領域、NV領域又はNV領域の中でも特に空孔が過剰な領域)と、空孔が存在しない又は少ない領域(NI領域、Iリッチ領域)との間で、発生させるボイド量や大きさに差をつけることができ、後述のS9、S10の工程において、空孔が過剰な領域と、空孔が存在しない又は少ない領域との区分を正確に行うことができる。
言い換えると、熱処理の条件を800〜1000℃、30〜240分とすることで、もともと空孔が過剰な領域においては、後述のS9のXRT強度測定にて検出可能な程度に大きいボイドを高密度に発生させることができる一方で、空孔が存在しない又は少ない領域においては、ボイドを発生させない又はボイドが発生するが大きさが小さいことによりXRT強度測定にて検出不能である又はXRT強度測定にて検出可能だがボイドの発生量が少ない(ボイドの密度が低い)とすることができる。
熱処理の条件を800℃未満又は30分未満とすると、ウェーハ中に導入される空孔量が少なすぎて、空孔が過剰な領域と、空孔が存在しない又は少ない領域との間でボイドの発生量や大きさに差が出にくくなり、又はボイドの大きさが小さすぎることでXRT強度測定にて検出が不可能となってしまう。
また、熱処理の条件を1000℃より高い、又は240分より長いとすると、ウェーハ中に導入される空孔量が多すぎて、空孔が存在しない又は少ない領域に発生するボイドの量や大きさも大きくなり、結果、空孔が過剰な領域と、空孔が存在しない又は少ない領域との間で、ボイドの発生量や大きさに差が生じにくくなる。また、熱処理時間が240分を超えると、空孔が過剰な領域を特定するまでの時間が長くなってしまう。
また、熱処理にて発生するボイドの量や大きさは、ウェーハのドーパント濃度や酸素濃度によって変わってくる。したがって、ウェーハのドーパント濃度や酸素濃度に応じて熱処理の温度や時間を800〜1000℃、30〜240分の範囲で変化させるのが好ましい。
なお、S7の熱処理が施されるウェーハに対しては、特許文献1のような金属の故意汚染は行われない。また、S7の熱処理は、800〜1000℃、30〜240分から選択される1つの温度、1つの時間で一定とした単段熱処理とすることができる。この単段熱処理以外の熱処理は行わない。
熱処理後、次に、熱処理にてウェーハ表面に形成された窒化膜を除去するエッチングを行う(S8)。このエッチングは例えばウェーハ表面にHF溶液を接触させることにより行う。
次に、窒化膜除去後のウェーハに対してX線トポグラフ(XRT:X−ray topography)の測定を実施して、ウェーハ面内における回折X線強度の観察像を取得する(S9)。
次に、S9にて得られたXRT観察像に基づいて、ウェーハ面内におけるボイド発生分布を判定することで、ウェーハ面内における空孔が過剰な領域を特定(判定)する(S10)。具体的には、ウェーハ中のボイド発生領域では、ボイドが発生していない領域に比べて回折X線強度が強くなり、XRT観察像上で色濃度が増大する。そこで、XRT観察像における濃淡(色濃度、明るさ)を256階調に数値化し、そのうち回折X線強度が強い(暗い)領域(例えば256階調のうちの暗い側の上位30%の濃淡値の領域)をボイド発生領域とする。このボイド発生領域を、空孔が過剰な領域、具体的にはVリッチ領域、NV領域又はNV領域の中でも特に空孔が過剰な領域として特定する。また、XRT観察像における回折X線強度が弱い(明るい)領域(例えば256階調のうちの明るい側の上位70%の濃淡値の領域)を、空孔が存在しない又は少ない領域(NI領域、NV領域の中で空孔が少ない領域、Iリッチ領域)として特定する。なお、S3、S31で、Vリッチ領域、Iリッチ領域を含んでいない結晶部位からウェーハを作製した場合には、S10の判定では、XRT観察像における回折X線強度が強い領域は、NV領域又はNV領域の中でも特に空孔が過剰な領域として特定し、回折X線強度が弱い(明るい)領域はNI領域、NV領域の中で空孔が少ない領域であると特定する。
なお、XRT観察像に基づく評価では、ウェーハ外周部の影響と、S7の熱処理時のボート接触部の影響を除外するため、ウェーハ外周部より5mm内側の領域、かつボート接触部を除外した領域のデータを採用するのが良い。
また、S10の工程では、例えば空孔が過剰な領域Xと、空孔が存在しない又は少ない領域Yとの割合(X/Y)でウェーハ品質を規格化、つまり割合(X/Y)に基づいてウェーハやシリコン単結晶インゴットの結晶品質を評価する。例えば、割合(X/Y)が所定値以上の場合には、NGであるとして以降のデバイス製造工程に導入しないようにする。これにより、デバイス製造工程において、ウェーハにボイドが発生するのを抑制できる。
以上、本実施形態によれば、CZ法により製造されたp型のシリコン単結晶インゴットから切り出されたウェーハに対して、窒素雰囲気による単段熱処理を行うので、ウェーハ中の空孔が過剰な領域にボイドを発生させることができ、このボイド発生領域をXRT強度測定により特定することで、ウェーハ中の空孔が過剰な領域を簡便かつ高感度に特定できる。また、ウェーハ中に発生したボイドの分布に基づいて、ウェーハが、空孔が優勢な結晶部位から作製されたものなのか否かを判定できる。つまり、ウェーハ面内におけるボイドの発生領域の割合が大きければ、そのウェーハは、空孔が優勢な結晶部位から作製されたものと判定できる。そして、結晶種側ほど引き上げ速度Vと固液界面近傍の温度勾配Gの比(V/G)が高くなるシリコン単結晶を用いてウェーハを作製した場合において、そのウェーハが、空孔が優勢な結晶部位から作製されたものであると判定したときには、そのウェーハより上つまり結晶種側から作製されたウェーハは全て空孔が優勢な結晶である可能性が高いと判定することができる。
また、熱処理の温度、時間を調整することで、NV領域とNI領域との間でボイドの密度や大きさに差を生じさせたり、NV領域とVリッチ領域との間でボイドの密度や大きさに差を生じさせたり、NV領域中において特に空孔が過剰な領域とそうでない領域との間でボイドの密度や大きさに差を生じさせたりもできる。つまり、熱処理の温度、時間を調整することで、NV領域とNI領域との間の境界も特定できるし、NV領域とVリッチ領域との間の境界も特定できるし、NV領域中において特に空孔が過剰な領域とそうでない領域との間の境界も特定できる。
以下、本発明の実施例及び比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
図2に示すフローにしたがって実施例のウェーハA、比較例のウェーハBに対してNV領域の特定を試みた。図2において、図1の工程と同様の工程には同一の符号を付している。
図2のS1の工程では、結晶種側ほど引き上げ速度Vと固液界面近傍の温度勾配Gの比(V/G)が高くなるように比(V/G)を変化させて、結晶育成方向に平行な断面において図3の分布を持つシリコン単結晶を育成した。なお、図3では、NV領域及びNI領域から成る領域をNPC領域としている。
図2のS3の工程では、図3のW−W線の結晶部位(つまり、NPC領域であってNV領域を少なくとも含んだ結晶部位)にて隣り合うように2つのスラブウェーハA、Bを採取した。
S6の洗浄工程の後、S7、S71の熱処理工程の前に、採取した2つのウェーハA、Bに対してXRT強度測定を行った(S61)。
その後、一方のウェーハAに対して、窒素雰囲気のもとで、950℃、240分の熱処理を行った(S7)。その後、この熱処理によりウェーハAの表面に形成された窒化膜をHFエッチングにより除去した(S8)。
他方のウェーハBに対しては、パイロ雰囲気(高純度水蒸気雰囲気)のもとで950℃、90分の熱処理を行った(S71)。その後、この熱処理によりウェーハBの表面に形成された酸化膜をHFエッチングにより除去した(S81)。
そして、熱処理後のウェーハA、Bに対してXRT強度測定を行った(S9)。
熱処理前のXRT強度測定にて得られる回折X線強度のウェーハ面内分布を図4(a)に示し、熱処理後のウェーハAに対する回折X線強度のウェーハ面内分布を図4(b)に示し、熱処理後のウェーハBに対する回折X線強度のウェーハ面内分布を図4(c)に示す。図4において、ハッチングの部分は、XRT画像の濃淡を256階調に数値化したときにおける暗い側上位30%の部分(つまり回折X線強度が強い部分)であって、ボイド発生領域を示している。また、熱処理前のXRT強度測定結果ではウェーハA、B間で差が無いので、図4(a)では、ウェーハA、Bの一方のXRT強度測定結果を示している。
図4(a)の結果では、ボイド発生領域(ハッチング部分)が存在しておらず、このことから、ウェーハに対して熱処理を施さないとXRT強度測定ではNV領域を検出できないといえる。
一方、図4(b)に示すように、ウェーハAに対して窒素雰囲気のもとで熱処理を施したうえでXRT強度測定を行うことで、ウェーハAの中心部と、r/2(rはウェーハの半径)よりも外側の位置にボイド発生領域を検出できた。外側のボイド発生領域はリング状であった。また、本発明とは別の手法にてウェーハ面内におけるNV領域を検出したところ、図4(b)と同様の分布となった。このことから、図4(b)のボイド発生領域はNV領域であるといえる。また、図4(b)のハッチングが無い部分はNI領域であるといえる。
一方、図4(c)に示すように、ウェーハBに対してパイロ雰囲気のもとで熱処理を行った場合においても、ウェーハBの中心部と、r/2よりも外側の位置にボイド発生領域を検出できたが、図4(b)に比べるとボイド発生領域が小さい。これは、パイロ雰囲気の熱処理では、ウェーハBへの空孔の導入効果が小さいことによるものと考えられる。したがって、パイロ雰囲気の熱処理では、NV領域を過少評価してしまうと思われる。
これに対して、実施例では、ウェーハAに対して窒素雰囲気のもとで熱処理を施すことで、ウェーハAへの空孔の導入効果を大きくでき、NV領域に含まれる空孔をボイドにまで発展させて、このボイドの大きさをXRT強度測定にて検出可能な程度に大きくできる。そして、このボイドをXRT強度測定にて検出することで、検出したボイド発生領域をNV領域として高感度に特定できる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであったとしても本発明の技術的範囲に包含される。
図1、図2のS7の工程では、窒素雰囲気のもとで熱処理を行う例を示したが、酸素雰囲気のもとでの熱処理に比べて、ウェーハへの空孔の導入効果が増大できるのであれば、窒素以外の雰囲気のもとで熱処理を行っても良い。具体的には、アルゴン雰囲気またはアンモニア雰囲気または窒素、アルゴン、アンモニアから選択される複数種の気体の複合雰囲気のもとで熱処理を行っても良い。アルゴン雰囲気またはアンモニア雰囲気または窒素、アルゴン、アンモニアから選択される複数種の気体の複合雰囲気であっても、効果的にウェーハに空孔を導入できる。
また、図1、図2のS9の工程では、ウェーハ中のボイドの分布をXRTにより測定する例を示したが、他の手法によりウェーハ中のボイドの分布を測定しても良い。具体的には例えばボイドをフローパターン欠陥(FPD)として検出し、検出したフローパターン欠陥の分布(密度)に基づいて、ウェーハの面内における空孔が過剰な領域を特定しても良い。フローパターン欠陥の検出は以下の通りである。すなわち、ウェーハの表面を、重クロム酸カリウムを含有するセコ(SECCO)液又は重クロム酸カリウムを使わないクロムレスエッチング液に浸漬して、ウェーハ表面のボイド部分を選択的にエッチングする。このエッチングにより、ウェーハ表面のボイド部分がさざ波模様(フローパターン)として現れる。
また、図1、図2の例では、シリコン単結晶インゴットを半径方向に切り出したウェーハを用いた例を説明したが、シリコン単結晶インゴットを結晶育成方向に沿って板状に切り出したサンプルを用いても良い。この場合、図3の断面の例でいえば、NV領域及びVリッチ領域が、空孔が過剰(優勢)な領域となるので、熱処理を行うことで、NV領域及びVリッチ領域には、NI領域、Iリッチ領域に比べて高密度の又は大きいボイドが発生する。したがって、XRT等によりボイドの分布を測定することで、NV領域とNI領域との境界を特定できる。また、Vリッチ領域は、NV領域よりもさらに多くの空孔を含んでいるので、熱処理を行うことで、Vリッチ領域にはNV領域に比べて高密度の又は大きいボイドが発生する。したがって、XRT等によりボイドの分布を測定することで、NV領域とVリッチ領域との境界も特定できる。
また、図1、図2のS3の工程ではスラブウェーハを作製し、以降の工程でこのスラブウェーハに対して空孔過剰領域を特定する例を説明したが、製品レベルのポリッシュドウェーハではないが、スラブウェーハに対してラッピング加工工程やケミカルエッチング工程等の処理を行った段階のウェーハに対して空孔過剰領域を特定しても良い。

Claims (6)

  1. CZ法により製造されたp型のシリコン単結晶を、窒素雰囲気またはアルゴン雰囲気またはアンモニア雰囲気または窒素、アルゴン、アンモニアから選択される複数種の気体の複合雰囲気のもとで熱処理を行った後に、前記シリコン単結晶中の空孔に起因した結晶欠陥の分布を測定することで前記シリコン単結晶中の空孔が過剰な領域を特定することを特徴とするシリコン単結晶の欠陥領域特定方法。
  2. 前記熱処理は、800〜1000℃、30〜240分の条件で行うことを特徴とする請求項1に記載のシリコン単結晶の欠陥領域特定方法。
  3. 前記結晶欠陥の分布は、X線トポグラフにより測定することを特徴とする請求項1又は2に記載のシリコン単結晶の欠陥領域特定方法。
  4. 前記結晶欠陥の分布は、フローパターン欠陥の検出法により測定することを特徴とする請求項1又は2に記載のシリコン単結晶の欠陥領域特定方法。
  5. 前記シリコン単結晶は、CZ法により製造されたp型のシリコン単結晶インゴットを半径方向に切り出したウェーハであることを特徴とする請求項1〜4のいずれか1項に記載のシリコン単結晶の欠陥領域特定方法。
  6. 前記ウェーハは、製品レベルのポリッシュドウェーハ又はそのポリッシュドウェーハを得る途中段階のウェーハであることを特徴とする請求項5に記載のシリコン単結晶の欠陥領域特定方法。
JP2017087144A 2017-04-26 2017-04-26 シリコン単結晶の欠陥領域特定方法 Active JP6731161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017087144A JP6731161B2 (ja) 2017-04-26 2017-04-26 シリコン単結晶の欠陥領域特定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017087144A JP6731161B2 (ja) 2017-04-26 2017-04-26 シリコン単結晶の欠陥領域特定方法

Publications (2)

Publication Number Publication Date
JP2018186195A true JP2018186195A (ja) 2018-11-22
JP6731161B2 JP6731161B2 (ja) 2020-07-29

Family

ID=64357153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017087144A Active JP6731161B2 (ja) 2017-04-26 2017-04-26 シリコン単結晶の欠陥領域特定方法

Country Status (1)

Country Link
JP (1) JP6731161B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111380830A (zh) * 2020-04-30 2020-07-07 西安奕斯伟硅片技术有限公司 一种单晶晶圆缺陷类型及分布区域的检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111380830A (zh) * 2020-04-30 2020-07-07 西安奕斯伟硅片技术有限公司 一种单晶晶圆缺陷类型及分布区域的检测方法

Also Published As

Publication number Publication date
JP6731161B2 (ja) 2020-07-29

Similar Documents

Publication Publication Date Title
JP6402703B2 (ja) 欠陥領域の判定方法
KR102373801B1 (ko) 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
US9343379B2 (en) Method to delineate crystal related defects
JP6388058B2 (ja) シリコンウェーハの製造方法
CN110121576B (zh) 单晶硅晶片的缺陷区域判定方法
CN111624460B (zh) 一种单晶硅缺陷分布区域的检测方法
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
US10020203B1 (en) Epitaxial silicon wafer
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
JP2013197364A (ja) 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
JP4653948B2 (ja) エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
JP3874255B2 (ja) シリコンウェーハ中のbmdサイズの評価方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
US20240183797A1 (en) Method for determining types of defects in monocrystalline silicon wafer
CN113009075B (zh) 单晶硅晶片的氧化膜耐压的评价方法
JP4370571B2 (ja) アニールウエーハの評価方法及び品質保証方法
KR101238840B1 (ko) 웨이퍼의 결함 검출 방법
CN117604643A (zh) 基板的制造方法
JP2019026537A (ja) シリコン単結晶のosf評価方法、エピタキシャルウェーハの検査方法、およびシリコン単結晶の製造方法
JP2017183471A (ja) 点欠陥領域の評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200617

R150 Certificate of patent or registration of utility model

Ref document number: 6731161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250