CN107039300A - 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆 - Google Patents

硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆 Download PDF

Info

Publication number
CN107039300A
CN107039300A CN201611007661.2A CN201611007661A CN107039300A CN 107039300 A CN107039300 A CN 107039300A CN 201611007661 A CN201611007661 A CN 201611007661A CN 107039300 A CN107039300 A CN 107039300A
Authority
CN
China
Prior art keywords
silicon wafer
heat treatment
face
groove end
machining damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611007661.2A
Other languages
English (en)
Other versions
CN107039300B (zh
Inventor
西村雅史
田中宏知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN107039300A publication Critical patent/CN107039300A/zh
Application granted granted Critical
Publication of CN107039300B publication Critical patent/CN107039300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供可检出在硅晶圆的凹槽端面存在的微小加工损伤的硅晶圆的品质评价方法、硅晶圆的制造方法和硅晶圆。本发明涉及硅晶圆的品质评价方法，其是评价在硅晶圆的凹槽端面存在的加工损伤的硅晶圆的品质评价方法，其特征在于，在900℃以上且1150℃以下的第1温度下对评价目标的硅晶圆实施第1热处理，接着在1100℃以上且1200℃以下的第2温度下实施第2热处理后，实施蚀刻速率为1.3μm/分钟以下的选择蚀刻处理，接着检出在凹槽端面上显露的氧化诱生层错。

Description

硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆
技术领域
本发明涉及硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆。
背景技术
多数情况下在作为半导体器件基板的硅晶圆的外周部形成表示特定方向的凹槽。例如在晶面为(100)面的硅晶圆上形成例如表示<110>方向的凹槽。
该凹槽是对通过直拉(CZochralski，CZ)法等培育的单晶硅锭的外周部实施磨削处理，在将锭的直径调整为规定值后，例如使磨石在锭的轴向方向移动，由此在锭的外周面形成(例如参照专利文献1)。
形成有凹槽的单晶硅锭在实施晶圆加工处理后，对得到的硅晶圆的外周部实施包含粗抛光处理和镜面抛光处理的倒角加工处理，此时对形成有凹槽的部分也实施倒角加工处理。然后，对硅晶圆进行清洗处理或各种品质检查，只将满足规定的品质标准的硅晶圆作为制品出货。
现有技术文献
专利文献
专利文献1：日本特开2005-219506号公报。
发明内容
发明所要解决的课题
在器件制备工序中，在作为制品出货的硅晶圆的表面构建器件。在该器件制备工序中，对硅晶圆实施多次热处理，但此时以凹槽为起点发生滑移，结果发现可能产生重叠缺陷。
如上所述，凹槽是通过抛光处理等的加工处理而形成，另外对凹槽实施倒角处理，但在进行这些加工处理时在凹槽端面形成微小加工损伤，即使通过在倒角加工处理后进行的蚀刻处理，加工损伤也无法完全除去而残留，有成为上述滑移的发生源的可能性。
但是，目前未建立检出在凹槽端面形成的微小加工损伤的方法，希望提出可检出这样的加工损伤以评价硅晶圆的品质的方法。
因此，本发明的目的在于，提供可检出在硅晶圆的凹槽端面存在的微小加工损伤的硅晶圆的品质评价方法、硅晶圆的制造方法和硅晶圆。
解决课题的手段
本发明人等对解决上述课题的途径进行了深入研究，结果发现，通过以下方法可使凹槽端面的加工损伤作为氧化诱生层错显露并检出，所述方法是对于评价对象的硅晶圆，在较低温的第1温度下进行的第1热处理之后，实施在比第1温度高温的第2温度下进行的第2热处理，然后实施蚀刻速率为1.3μm/分钟以下的选择蚀刻处理，从而完成本发明。
即，本发明的主要构成如下所述。
(1) 硅晶圆的品质评价方法，其是评价在硅晶圆的凹槽端面存在的加工损伤的硅晶圆的品质评价方法，其特征在于，在900℃以上且1150℃以下的第1温度下对评价对象的硅晶圆实施第1热处理，接着在1100℃以上且1200℃以下的第2温度下实施第2热处理后，实施蚀刻速率为1.3μm/分钟以下的选择蚀刻处理，接着检出在所述凹槽端面上显露的氧化诱生层错。
(2) 所述(1)所记载的硅晶圆的品质评价方法，其中，所述选择蚀刻处理通过光蚀刻法进行。
(3) 所述(1)或(2)所记载的硅晶圆的品质评价方法，其中，所述选择蚀刻处理的时间为5秒以上且60秒以下。
(4) 所述(1)~(3)中任一项所记载的硅晶圆的品质评价方法，其中，所述第1热处理在30分钟以上且300分钟以下之间进行，所述第2热处理在30分钟以上且200分钟以下之间进行。
(5) 所述(1)~(4)中任一项所记载的硅晶圆的品质评价方法，其中，所述第1热处理在干燥的氧气气氛中进行，所述第2热处理在含有水蒸气的氧气气氛中进行。
(6) 硅晶圆的制造方法，其特征在于，对用规定的方法培育的单晶硅锭的外周部实施磨削处理，接着在所述外周部的规定位置形成凹槽后，对所述单晶硅锭实施晶圆加工处理，在对得到的硅晶圆的外周部实施倒角加工处理后，通过所述(1)~(5)中任一项所记载的硅晶圆的品质评价方法，评价所述硅晶圆的凹槽端面上的加工损伤。
(7) 所述(6)所记载的硅晶圆的制造方法，其中，所述规定的方法为直拉法。
(8) 硅晶圆，其凹槽端面上的加工损伤满足制品品质标准。
发明的效果
根据本发明，可检出在硅晶圆的外周部形成的凹槽端面上的加工损伤以评价硅晶圆的品质。
附图说明
图1为表示通过本发明的硅晶圆的品质评价方法检出的凹槽端面上的氧化诱生层错的图。
实施发明的方式
(硅晶圆的品质评价方法)
以下参照附图详细地说明本发明。本发明的硅晶圆的品质评价方法为评价在硅晶圆的凹槽端面存在的微小加工损伤的方法。在这里，重点是在900℃以上且1150℃以下的第1温度下对评价对象的硅晶圆实施第1热处理，接着在1100℃以上且1200℃以下的第2温度下实施第2热处理后，实施蚀刻速率为1.3μm/分钟以下的选择蚀刻处理。由此，可使在凹槽端面上存在的微小加工损伤作为氧化诱生层错显露，可间接地检出加工损伤。
本发明人等对检出在制成硅晶圆后的端面存在的微小加工损伤的途径进行了深入研究。首先，对能否通过直接观察法检出加工损伤进行了研究。具体而言，对能否利用扫描式电子显微镜或X射线装置、扫描式红外消偏振(Scanning InfraRed Depolarization，SIRD)装置直接检出上述加工损伤进行了研究。详细情况在下述的实施例中说明，准备在凹槽上存在加工损伤的可能性极低的硅晶圆样品(样品1)和在凹槽上存在加工损伤的可能性极高的硅晶圆样品(样品2)，使用上述装置直接观察凹槽端面上的加工损伤。结果在上述3种方法中，样品1和样品2的观察结果未发现差异，无法检出加工损伤。
本发明人等在无法利用上述3种装置中的任一种检出加工损伤的结果的情况下，得出直接观察并检出凹槽端面上的加工损伤是极其困难的结论。因此，对通过间接的方法检出上述加工损伤的途径进行了研究。具体而言，对能否通过热处理使加工损伤作为晶体缺陷显露，并通过蚀刻将其检出进行了研究。因此，进行了用于检出加工损伤的适合的热处理条件和蚀刻条件的研究。
首先，对于热处理条件，用以下3种方法进行了热处理条件的研究。即，第1方法是在干燥氧气气氛中于780℃进行3小时的热处理后，升温至1000℃并保持，进行16小时的热处理的方法。另外，第2方法是在湿润氧气气氛中于1140℃进行2小时热处理的方法。此外，第3方法是在干燥氧气气氛中于1000℃进行3小时的热处理后，升温至1150℃并保持，在切换为湿润氧气气氛中后进行50分钟的热处理的方法。
在利用上述3种方法进行热处理后，进行在下面详细叙述的3种蚀刻处理时，发现只有在用第3方法进行的情况(并且进行光蚀刻的情况)下，可使在凹槽部端面存在的加工损伤作为氧化诱生层错(Oxidation induced Stacking Fault，OSF)显露并间接地检出。
认为可通过上述第3方法将加工损伤作为OSF检出的原因在于，在2个阶段的热处理中，通过较低的1000℃下的第1热处理，一面抑制加工损伤的消失，一面使硅晶圆中存在的氧凝聚在加工损伤处形成OSF核，通过接下来的较高温的湿润气体气氛中1150℃下的第2热处理，从表面注入间隙硅，使层错在预先形成的OSF核的周围生长，由此可形成OSF。
需说明的是，在第1方法中也进行2个阶段的热处理，但认为由于第1方法为干燥气氛的热处理，所以氧化速率慢，无法充分地向OSF核供给间隙硅，从而无法产生OSF。
与上述热处理条件平行，本发明人等对适合的蚀刻条件也进行了研究。作为使半导体晶圆中的缺陷或瑕疵等显露并检出的现有方法，有碱蚀刻法或射哥蚀刻法。本发明人等首先尝试通过碱蚀刻法显露加工损伤。
在碱蚀刻法中，使用氢氧化钾等的水溶液作为蚀刻液。但是，碱性蚀刻液的蚀刻速率因方向而不同，<111>方向的蚀刻速率低。另外，不同于硅晶圆表面，在凹槽端面出现各种晶面。因此，在本发明人等尝试希望通过碱蚀刻法检出加工损伤时，无法区别因蚀刻而出现的(111)面是源于加工损伤还是源于<111>方向的低蚀刻速率而出现，从而无法确定加工损伤。
接着，本发明人等尝试通过射哥蚀刻法显露加工损伤。在射哥蚀刻法中，使用含有重铬酸钾的射哥液作为蚀刻液。但是，射哥蚀刻法的蚀刻速率高，对于无加工损伤的部分也会进行蚀刻，而且在蚀刻液中即使摇动也无法均匀地蚀刻，会产生表面粗糙，因此用该方法也难以检出加工损伤。
如上所述，在射哥蚀刻法中，因表面粗糙而难以检出加工损伤，但若能够减慢蚀刻速率，提高控制性并且抑制表面粗糙，则认为或许可选出加工损伤。因此，本发明人等认为通过使用蚀刻速率比射哥蚀刻低的方法，或许可检出加工损伤。
具体而言，基于射哥蚀刻法的蚀刻速率为1.5μm/分钟左右。因此，本发明人等对蚀刻速率比该速率低的选择蚀刻法进行了研究，结果想到了光蚀刻法。即，光蚀刻法与射哥蚀刻法同样，使用含有铬酸的蚀刻液，但蚀刻速率为1μm/分钟左右。
因此，本发明人等在通过光蚀刻法进行加工损伤的显露时，在认为凹槽端面不存在加工损伤的样品1中未检出加工损伤，与之相对，在认为凹槽端面上存在加工损伤的样品2中成功检出认为是源于加工损伤的OSF。
本发明人等进行了进一步的研究，结果确认，即使是蚀刻速率在某种程度上比光蚀刻法快的情况，也可检出加工损伤，发现若蚀刻速率为1.3μm/分钟以下，则可将加工损伤作为OSF充分地检出。
如上所述，本发明人认识到以下见解从而完成本发明：对于评价对象的硅晶圆，通过以下热处理和此后进行的蚀刻速率为1.3μm/分钟以下的选择蚀刻法的组合，可使凹槽端面上的加工损伤作为OSF显露并检出，所述热处理是在较低温的第1温度下进行的第1热处理之后，实施在比第1温度高温的第2温度下进行的第2热处理。以下对本发明的硅晶圆的品质评价方法的各个工序进行说明。
首先，对于评价对象的硅晶圆，在900℃以上且1150℃以下的第1温度下实施第1热处理。在这里，将第1温度设为900℃以上，是为了抑制加工损伤的消失，使之作为OSF核生长。另外，设为1150℃以下，是由于在急剧地升温至高温的情况下，加工损伤有消失的可能性。优选为900℃以上且1000℃以下。
另外，供应上述第1热处理、即本发明的硅晶圆的品质评价方法的评价对象的硅晶圆为对外周部实施过包含磨削处理和镜面抛光处理的倒角加工处理的硅晶圆。对导电类型或掺杂剂无限制。
上述第1热处理可使用适合的热处理炉进行，但优选将上述评价对象的硅晶圆投入热处理炉时的温度设为650℃以上且800℃以下。由此，可防止微小加工损伤消失。
另外，至第1温度的升温速度优选设为3℃/秒以上且6℃/秒以下。由此，可防止加工损伤消失。
实施第1热处理的时间优选设为30分钟以上且300分钟以下。在这里，通过设为30分钟以上，可使硅晶圆中的氧在加工损伤附近凝聚形成OSF核。另一方面，若超过300分钟，则OSF核形成效果饱和而无变化。
另外，进行第1热处理的气氛无特殊限制，但在使硅晶圆中的氧在加工损伤附近凝聚这一点上，优选第1热处理在干燥氧气气氛下进行。
接着，对于实施过第1热处理的评价对象的硅晶圆，在1100℃以上且1200℃以下的第2温度下实施第2热处理。这是由于，在第2温度低于1100℃的情况下，OSF的形成未必充分。另一方面是由于，若超过1200℃，则间隙硅的扩散变快，结果难以形成OSF。
实施第2热处理的时间优选设为30分钟以上且200分钟以下。在这里，通过设为30分钟以上，可以以通过第1热处理形成的OSF核为起点形成OSF。另一方面，即使超过200分钟，OSF核形成效果也饱和而无变化。
另外，进行第2热处理的气氛无特殊限制，但在有效地形成OSF这一点上，优选在含有水蒸气的湿润氧气气氛下进行。
接着，对于经过了上述第2热处理的评价对象的硅晶圆，实施蚀刻速率为1.3μm/分钟以下的选择蚀刻处理。由此，可使凹槽端面上的加工损伤作为OSF显露。另外，若蚀刻速率过慢，则作为OSF显露需要过度耗费时间而不实用，因此蚀刻速率优选0.05μm/分钟以上。
上述1.3μm/分钟以下的蚀刻速率例如可通过蚀刻液的制备来实行。具体而言，Si的选择蚀刻通过Si的氧化和Si氧化物的除去来进行。由于通过该Si氧化物的除去来进行蚀刻，所以通过调整用于氧化的试剂和用于除去氧化膜的试剂的比例、以及用于同时抑制氧化和氧化物的除去的缓冲剂的添加量，可将蚀刻速率设为1.3μm/分钟以下。作为用于氧化的试剂，例如可列举出硝酸或铬酸，作为用于除去氧化膜的试剂，例如可列举出氢氟酸，作为缓冲剂，例如可列举出水或乙酸。
作为进行上述蚀刻速率为1.3μm/分钟以下的选择蚀刻处理的现有方法，存在光蚀刻法、利用氢氟酸和硝酸的混合液的达斯蚀刻法等，但从由表面粗糙等决定的OSF的易观察性的观点出发优选光蚀刻法。
实施蚀刻处理的时间优选设为1秒以上且180秒以下。在这里，通过设为1秒以上，可以以通过第1热处理形成的OSF核为起点形成OSF。另一方面，若超过180秒，则产生表面粗糙，因其干扰的影响而难以观察OSF。更优选为5秒以上且30秒以下。
通过以上处理，可使在硅晶圆的凹槽端面上存在的加工损伤作为OSF显露，因此例如可通过光学显微镜观察凹槽端面，由此将加工损伤作为OSF检出。然后，例如在检出的OSF的个数或OSF的密度为规定值以下的情况下判定为合格，在超过规定值的情况下判定为不合格，由此可挑选满足规定的制品品质标准的硅晶圆。
这样，通过本发明，可检出在硅晶圆的凹槽端面上存在的微小加工损伤，从而评价硅晶圆的品质。
(硅晶圆的制造方法)
接着，对本发明的硅晶圆的制造方法进行说明。基于本发明的硅晶圆的制造方法具有以下特征：通过上述基于本发明的硅晶圆的品质评价方法，评价硅晶圆的凹槽端面上的加工损伤。因此，对于上述品质评价处理以外的工序完全无限制。以下示出本发明的硅晶圆的制造方法的一个实例。
首先，通过CZ法，将投入石英坩埚中的多晶硅在1400℃左右熔融，接着将晶种浸于液面中并边旋转边提拉，由此制造晶面为(100)面的单晶硅锭。在这里，为了得到所希望的电阻率，例如掺杂硼或磷等。另外，通过使用在制造锭时施加磁场的磁场直拉(Magneticfield CZochralski，MCZ)法，可控制硅锭中的氧浓度。
接着，在实施得到的单晶硅锭的外周磨削处理而使直径均匀后，将具有适合的形状的磨石按压至锭的外周面，重复锭的轴向方向的移动，由此形成例如表示<110>方向的凹槽。
接着，用线锯、内周刃切割机(内周刃切断機)对单晶硅锭实施晶圆加工处理，例如切片为1mm左右的厚度，得到硅晶圆。
然后，对得到的硅晶圆的外周部实施倒角加工处理。具体而言，首先将#600左右的金属结合剂圆柱磨石按压至硅晶圆的外周部，实施粗糙地倒角为规定形状的1次倒角处理。由此，将硅晶圆的外周部加工为带有规定的圆角(丸み)的形状。
然后，对硅晶圆的主面实施研磨处理。在这里，将硅晶圆配置在相互平行的研磨面板间，然后在该研磨面板间注入为氧化铝磨粒、分散剂和水的混合物的研磨液。然后，通过在加压下进行旋转·相互摩擦，将硅晶圆的表面背面这两面机械研磨。此时，硅晶圆的研磨量为晶圆表面背面两面共计40~100μm左右。
接着，对实施过上述研磨处理的硅晶圆的外周部实施精细倒角处理。该精细倒角处理使用#1500左右的金属结合剂磨石，对实施过1次倒角处理的硅晶圆的倒角面实施精细倒角处理。
然后，对实施过精细倒角处理的硅晶圆实施蚀刻处理。具体而言，通过使用包含氢氟酸、硝酸、乙酸、磷酸中的至少1种的水溶液的酸蚀刻，或者使用氢氧化钾水溶液或氢氧化钠水溶液等的碱蚀刻或并用上述酸蚀刻和碱蚀刻，除去因至前一工序为止的处理产生的晶圆的变形。
接着，使用抛光装置，对实施过蚀刻处理的硅晶圆实施镜面抛光处理。即，在托架中嵌入硅晶圆，用贴附有抛光布的上面板和下面板夹持晶圆，在上下面板和晶圆之间，注入例如胶体二氧化硅等的浆料，使上下面板和托架相互向相反方向旋转，对硅晶圆的两面实施镜面抛光处理。由此，可减少晶圆表面的凹凸，从而得到平坦度高的晶圆。
接着，将实施过两面抛光处理的硅晶圆搬运至清洗工序，例如使用为氨水、过氧化氢和水的混合物的SC-1清洗液，或为盐酸、过氧化氢和水的混合物的SC-2清洗液，除去晶圆表面的颗粒、有机物、金属等。
最后，将清洗过的硅晶圆搬运至检查工序，检查晶圆的平坦度、晶圆表面的LPD数、损伤、晶圆表面的污染等。在该检查工序的1个工序中，可通过上述本发明的硅晶圆的品质评价方法，检出在凹槽端面存在的加工损伤，挑选凹槽端面上的加工损伤满足规定的制品品质的晶圆。如上所述，在检查工序中，只将满足规定的制品品质的晶圆作为制品出货。
需说明的是，对于通过上述步骤得到的晶圆，根据需要实施退火处理或外延膜生长处理，由此可得到退火晶圆或外延晶圆、或SOI (Silicon On Insulator绝缘体上硅)晶圆等。
(硅晶圆)
如上所述，可将在凹槽端面存在的加工损伤作为OSF检出，制造凹槽端面上的加工损伤满足规定的制品品质的硅晶圆，得到的基于本发明的硅晶圆在凹槽端面存在的加工损伤满足制品品质标准。在这里，“在凹槽端面存在的加工损伤满足制品品质标准”指在凹槽端面存在的加工损伤的个数或密度等满足用于作为制品出货的规定的标准。
实施例
以下对本发明的实施例进行说明，但本发明并不限定于实施例。
<评价对象的硅晶圆的准备>
首先，作为评价对象的硅晶圆，准备2种水平的样品晶圆。具体而言，将在制品运出前从在将硅晶圆进行制品运出后的器件制备工序中未产生重叠缺陷的批次中预先选出的硅晶圆作为样品1。该样品1在凹槽端面上存在加工损伤的可能性极低。另一方面，将在制品运出前从在将硅晶圆进行制品运出后的器件制备工序中产生重叠缺陷的批次中预先选出的硅晶圆作为样品2。可认为该样品2是在与产生重叠缺陷的晶圆基本相同的条件下加工，所以在凹槽端面上存在加工损伤的可能性极高。将这些样品1和2各准备10片。
<硅晶圆的品质评价>
(发明例1)
首先，在立式热处理炉的内部导入干燥氧气，在将炉内设为干燥氧气气氛后，将炉内的温度升温至700℃。接着，将如上所述准备的作为品质对象的硅晶圆的样品1投入热处理炉内，在以升温速度：6℃/秒升温至作为第1热处理温度的1000℃后，保持3小时，对硅晶圆实施第1热处理。接着，将炉内的气氛切换为湿润氧气气氛，在以升温速度：6℃/秒升温至作为第2热处理温度的1150℃后，保持50分钟，对样品1实施第2热处理。最后，在以降温速度：2℃/秒降温至700℃后，从热处理炉取出样品1，在室温下冷却。
接着，对于如上所述实施过热处理的样品1实施光蚀刻处理。具体而言，对于样品1，作为蚀刻液，使用以30cm3的HF、30cm3的CH3COOH、1g的Cu(NO3)2、15cm3的CrO3 (5M)、15cm3的HNO3、30cm3的水的比例混合得到的溶液，实施10秒钟的蚀刻处理。
接着，利用光学显微镜观察实施过上述蚀刻处理的样品1的凹槽端面，检出OSF并计算个数，由此评价硅晶圆的品质。
同样地，对样品2也进行上述处理和评价。
(发明例2)
与发明例1同样地评价硅晶圆的品质。不过，其中作为蚀刻液使用将光蚀刻液的CH3COOH添加量减少为9cm3得到的溶液，将蚀刻处理的蚀刻速率设为1.3μm/分钟。其它的条件与发明例1完全相同。
(比较例1)
与发明例1同样地评价硅晶圆的品质。不过，其中代替2个阶段的热处理，进行1个阶段的热处理。具体而言，在将炉内设为干燥氧气气氛后，将炉内升温至900℃并投入样品晶圆，在以升温速度：10℃/秒升温至1140℃后保持2小时，从而对样品晶圆进行热处理。然后，在以降温速度：5℃/秒降温至900℃后，将样品晶圆从热处理炉取出。其它的条件与发明例1完全相同。
(比较例2)
与发明例1同样地检出品质评价用的硅晶圆的凹槽部端面上的加工损伤。不过，其中第1热处理与投入温度相同，设为780℃，另外将第2热处理温度设为1000℃，将热处理时间设为16小时。其它的条件与发明例1完全相同。
(比较例3)
与发明例1同样地检出品质评价用的硅晶圆的凹槽部端面上的加工损伤。不过，其中通过碱蚀刻法进行蚀刻处理。具体而言，将48重量%的KOH液调整至60℃，浸渍3分钟。其它的条件与发明例1完全相同。
(比较例4)
与发明例1同样地检出品质评价用的硅晶圆的凹槽部端面上的加工损伤。不过，其中通过射哥蚀刻法进行蚀刻处理。具体而言，使用以50cm3的K2Cr2O7 (0.15M)、100cm3的HF的比例混合得到的溶液实施10秒钟的蚀刻处理。其它的条件与发明例1完全相同。
(比较例5)
利用扫描式电子显微镜进行硅晶圆的品质评价。具体而言，对于将凹槽部劈开的样品进行倍率的调整、对象物的旋转、倾斜的调整，使得可观察整个倒角部，观察凹槽部端面上的加工损伤。
(比较例6)
利用X射线装置进行硅晶圆的品质评价。具体而言，用胶片对硅晶圆整个面进行摄影，得到表面形态(トポグラフ)图像。为了进一步提高分辨率，将凹槽部放大，确认凹槽部端面上的加工损伤。
(比较例7)
利用可测定晶圆内的变形或应力的SIRD装置进行硅晶圆的品质评价。具体而言，测定晶圆外周部分的应力，得到应力分布图像。进而将凹槽部的应力分布图像放大，观察凹槽部端面上的加工损伤。
<凹槽端面上的加工损伤的评价>
对于发明例1和2，样品1的OSF个数为0个，与之相对，样品2的OSF个数为46个(发明例1)和63个(发明例2)。在与该样品2相同水平的硅晶圆上制备器件时，产生被认为是由源于凹槽端面的加工损伤产生的滑移导致的重叠缺陷。另一方面，对于比较例1~7，在任一实例中样品1和2的观察结果均未发现差异，根本无法检出凹槽端面上的加工损伤。
产业上的可利用性
根据本发明，可检出在硅晶圆的凹槽端面上存在的微小加工损伤以评价硅晶圆的品质，因此对半导体产业有用。

Claims (8)

1.硅晶圆的品质评价方法，其是评价在硅晶圆的凹槽端面存在的加工损伤的硅晶圆的品质评价方法，其特征在于，
在900℃以上且1150℃以下的第1温度下对评价对象的硅晶圆实施第1热处理，接着在1100℃以上且1200℃以下的第2温度下实施第2热处理后，实施蚀刻速率为1.3μm/分钟以下的选择蚀刻处理，接着检出在所述凹槽端面上显露的氧化诱生层错。
2.权利要求1的硅晶圆的品质评价方法，其中，所述选择蚀刻处理通过光蚀刻法进行。
3.权利要求1或2的硅晶圆的品质评价方法，其中，所述选择蚀刻处理的时间为1秒以上且180秒以下。
4.权利要求1或2的硅晶圆的品质评价方法，其中，所述第1热处理在30分钟以上且300分钟以下之间进行，所述第2热处理在30分钟以上且200分钟以下之间进行。
5.权利要求1或2的硅晶圆的品质评价方法，其中，所述第1热处理在干燥的氧气气氛中进行，所述第2热处理在含有水蒸气的氧气气氛中进行。
6.硅晶圆的制造方法，其特征在于，对用规定的方法培育的单晶硅锭的外周部实施磨削处理，接着在所述外周部的规定位置形成凹槽后，对所述单晶硅锭实施晶圆加工处理，在对得到的硅晶圆的外周部实施倒角加工处理后，通过权利要求1~5中任一项的硅晶圆的品质评价方法，评价所述硅晶圆的凹槽端面上的加工损伤。
7.权利要求6的硅晶圆的制造方法，其中，所述规定的方法为直拉法。
8.硅晶圆，其凹槽端面上的加工损伤满足制品品质标准。
CN201611007661.2A 2015-11-16 2016-11-16 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆 Active CN107039300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-223807 2015-11-16
JP2015223807A JP6565624B2 (ja) 2015-11-16 2015-11-16 シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN107039300A true CN107039300A (zh) 2017-08-11
CN107039300B CN107039300B (zh) 2021-02-26

Family

ID=58771157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611007661.2A Active CN107039300B (zh) 2015-11-16 2016-11-16 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆

Country Status (4)

Country Link
JP (1) JP6565624B2 (zh)
KR (3) KR20170057124A (zh)
CN (1) CN107039300B (zh)
TW (1) TW201729313A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111201592A (zh) * 2017-10-11 2020-05-26 胜高股份有限公司 半导体晶片的评价方法和半导体晶片的制造方法
CN111587476A (zh) * 2018-01-18 2020-08-25 胜高股份有限公司 半导体晶圆的评价方法及半导体晶圆的制造方法
CN113939616A (zh) * 2019-05-21 2022-01-14 硅电子股份公司 制造半导体晶片的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6773070B2 (ja) * 2017-09-06 2020-10-21 信越半導体株式会社 シリコンウェーハの評価方法及びシリコンウェーハの製造方法
JP7083699B2 (ja) * 2018-05-25 2022-06-13 信越半導体株式会社 評価方法
CN116642914B (zh) * 2023-05-29 2024-02-13 山东有研半导体材料有限公司 一种重掺砷低电阻率硅单晶微缺陷的检测方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243404A (ja) * 2002-02-21 2003-08-29 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
CN1461360A (zh) * 2000-09-19 2003-12-10 Memc电子材料有限公司 基本上没有氧化诱生堆垛层错的掺氮硅
CN1932496A (zh) * 2005-08-26 2007-03-21 株式会社上睦可 硅晶片表面缺陷的评价方法
JP2007223894A (ja) * 2007-03-12 2007-09-06 Sumco Corp シリコンウェーハの製造方法
CN101671843A (zh) * 2008-09-10 2010-03-17 硅电子股份公司 单晶硅半导体晶片及其制造方法
JP2010228925A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法
JP2011003773A (ja) * 2009-06-19 2011-01-06 Sumco Corp シリコンウェーハの製造方法
CN102473614A (zh) * 2009-07-27 2012-05-23 科发伦材料株式会社 硅晶片的热处理方法
JP2012204369A (ja) * 2011-03-23 2012-10-22 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521568A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp シリコン単結晶ウエハの評価試験方法
JP2936916B2 (ja) * 1992-09-10 1999-08-23 信越半導体株式会社 シリコン単結晶の品質評価方法
JPH07263429A (ja) * 1994-03-17 1995-10-13 Matsushita Electron Corp 選択エッチング液
JPH0942936A (ja) * 1995-07-31 1997-02-14 Komatsu Electron Metals Co Ltd 半導体ウェハ周縁部の測定方法及び測定補助具
JP4537643B2 (ja) * 2002-01-24 2010-09-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
KR20050059910A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 실리콘 웨이퍼의 결함을 검출하는 방법
JP4253643B2 (ja) 2005-03-22 2009-04-15 株式会社リガク 単結晶インゴットの位置決め用治具
JP2008222505A (ja) * 2007-03-14 2008-09-25 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの評価方法およびシリコン単結晶の製造方法
JP2010275147A (ja) * 2009-05-28 2010-12-09 Sumco Corp シリコンウェーハの結晶欠陥評価方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461360A (zh) * 2000-09-19 2003-12-10 Memc电子材料有限公司 基本上没有氧化诱生堆垛层错的掺氮硅
JP2003243404A (ja) * 2002-02-21 2003-08-29 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
CN1932496A (zh) * 2005-08-26 2007-03-21 株式会社上睦可 硅晶片表面缺陷的评价方法
JP2007223894A (ja) * 2007-03-12 2007-09-06 Sumco Corp シリコンウェーハの製造方法
CN101671843A (zh) * 2008-09-10 2010-03-17 硅电子股份公司 单晶硅半导体晶片及其制造方法
JP2010228925A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法
JP2011003773A (ja) * 2009-06-19 2011-01-06 Sumco Corp シリコンウェーハの製造方法
CN102473614A (zh) * 2009-07-27 2012-05-23 科发伦材料株式会社 硅晶片的热处理方法
JP2012204369A (ja) * 2011-03-23 2012-10-22 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111201592A (zh) * 2017-10-11 2020-05-26 胜高股份有限公司 半导体晶片的评价方法和半导体晶片的制造方法
CN111201592B (zh) * 2017-10-11 2024-02-20 胜高股份有限公司 半导体晶片的评价方法和半导体晶片的制造方法
CN111587476A (zh) * 2018-01-18 2020-08-25 胜高股份有限公司 半导体晶圆的评价方法及半导体晶圆的制造方法
CN111587476B (zh) * 2018-01-18 2023-07-14 胜高股份有限公司 半导体晶圆的评价方法及半导体晶圆的制造方法
US11955390B2 (en) 2018-01-18 2024-04-09 Sumco Corporation Semiconductor wafer evaluation method and semiconductor wafer manufacturing method
CN113939616A (zh) * 2019-05-21 2022-01-14 硅电子股份公司 制造半导体晶片的方法
CN113939616B (zh) * 2019-05-21 2024-05-17 硅电子股份公司 制造半导体晶片的方法

Also Published As

Publication number Publication date
KR20210037655A (ko) 2021-04-06
KR20180128883A (ko) 2018-12-04
KR102373801B1 (ko) 2022-03-11
JP6565624B2 (ja) 2019-08-28
KR20170057124A (ko) 2017-05-24
CN107039300B (zh) 2021-02-26
JP2017092372A (ja) 2017-05-25
TW201729313A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
CN107039300A (zh) 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
JP5682471B2 (ja) シリコンウェーハの製造方法
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
TWI556312B (zh) 矽晶圓及其製造方法
JP5621612B2 (ja) シリコン単結晶の検査方法および製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP2003257981A (ja) シリコンウェーハの製造方法
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
KR20200073264A (ko) 실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP2010003922A (ja) シリコンウェーハの製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
CN114182355B (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
CN106048732B (zh) 硅晶片的制造方法
KR102192287B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
WO2001016410A1 (fr) Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium
JP2002134521A (ja) シリコン半導体基板の熱処理方法
JP2009073684A (ja) エピタキシャルウェーハの製造方法
JP2023532001A (ja) 半導体ウェハの製造方法
KR19990066029A (ko) 에칭방법에 의한 실리콘 단결정봉의 베이컨시형태의 결함영역 측정방법
JP2010173887A (ja) シリコンウェーハの製造方法
JP2010003764A (ja) シリコンウェーハの製造方法
JP2002009006A (ja) 拡散シリコンウェハおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant