CN101479840B - 晶片平台 - Google Patents

晶片平台 Download PDF

Info

Publication number
CN101479840B
CN101479840B CN2007800244409A CN200780024440A CN101479840B CN 101479840 B CN101479840 B CN 101479840B CN 2007800244409 A CN2007800244409 A CN 2007800244409A CN 200780024440 A CN200780024440 A CN 200780024440A CN 101479840 B CN101479840 B CN 101479840B
Authority
CN
China
Prior art keywords
raceway groove
wafer
support ring
platform
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800244409A
Other languages
English (en)
Other versions
CN101479840A (zh
Inventor
B·L·吉尔摩
L·W·夏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN101479840A publication Critical patent/CN101479840A/zh
Application granted granted Critical
Publication of CN101479840B publication Critical patent/CN101479840B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Abstract

一种用于支承半导体晶片的平台，该平台包括具有沟道的体部，该沟道具有与该体部的顶面处于邻接关系的间隔开的第一和第二边缘区域。至少一个所述边缘区域沿该沟道的至少一部分总体是凸的。

Description

晶片平台
技术领域
本发明总体涉及一种支承晶片的平台，并且尤其涉及具有沟道的这种平台，其中该沟道的至少一个边缘是凸起的。
背景技术
半导体晶片的高温热处理(例如退火)通常被用于实现一些所希望的特性。在高于750℃并且尤其高于1100℃的温度下的高温热处理期间，硅晶片变得更具塑性。如果在热处理期间硅晶片未被足够地支承，则晶片将由于局部重力和热应力而产生滑移。如本领域中公知的，滑移会将杂质引入晶片的器件区域。此外，过量的滑移会导致晶片塑性变形，这继而会造成生产问题，例如导致器件制造时的产量损失的光刻重叠缺陷。
竖式熔炉可被用于退火过程。通常，在竖式熔炉中使用晶片船(waferboat)以支承较大数量的晶片(例如，90至135个晶片)。晶片船用作支架，并且理想地，在晶片被热处理的同时，使得晶片上的局部重力和热应力最小以避免滑移和塑性变形。竖式熔炉中常用的竖式晶片船包括三个或更多个竖直围栏，该围栏还被称为杆。所述杆通常具有凹槽或横向延伸的指状部，以用于在该晶片船的竖直杆之间支承晶片保持器平台，例如环或实心板。每个晶片可搁置在用于支承晶片的单个晶片保持器平台上，以试图减少在处理期间晶片受到的局部重力和热应力的量。晶片保持器平台可在该平台的顶面上包括凹槽或沟道，以防止在晶片加载期间晶片在环上“浮动”，并且防止在卸载期间晶片粘附在平台上。
发明内容
在一个实施例中，用于支承半导体晶片的平台包括具有总体平坦的顶面的体部，该顶面的大小和形状形成为用于支承晶片。一沟道沿该体部的顶面延伸，并且具有从该顶面朝该体部的底面延伸的深度。该沟道具有与该体部的顶面处于邻接关系的间隔开的第一和第二边缘区域。至少一个该边缘区域沿该沟道的至少一部分总体是凸的。
在另一个实施例中，一种用于在退火过程期间在竖直晶片船中支承半导体晶片的支承环包括总体为环形的体部，该体部的大小和形状形成为用于被接纳在该竖直晶片船中，并且具有大小和形状形成为用于支承晶片的大致平坦的顶面，以及底面。一沟道沿该体部的顶面延伸，并且具有从该顶面朝该体部的底面延伸的深度。该沟道具有与该体部的顶面处于邻接关系的径向间隔开的内部和外部边缘区域。该内部和外部边缘区域中的至少一个总体是凸的。
附图说明
图1是用于在高温退火期间在竖直晶片船中支承半导体晶片的支承环的一个实施例的透视图；
图2是保持多个支承环的竖直晶片船的透视图；
图3是沿包含图1的线3-3的平面的通过支承环的凹槽的支承环的横截面视图；
图4是图3的支承环的凹槽的一部分的放大视图，该部分包括凹槽的左侧边缘区域；
图5是具有包含折断(broken)边缘区域的凹槽的支承环的一部分的放大横截面视图，该部分包括凹槽的左侧边缘区域；
图6是在高温退火期间被类似于图5的支承环支承的晶片中显现的滑移的图表，该支承环具有包含折断边缘区域的凹槽；
图7是具有包含以2度角斜削的、抛光的边缘区域的凹槽的支承环的一部分的放大横截面视图，该部分包括该凹槽的左侧边缘区域；
图8是在高温退火期间被类似于图7的支承环支承的晶片中显现的滑 移的图表，该支承环具有包含以2度角斜削的、抛光的边缘区域的凹槽；
图9是在高温退火期间被支承环支承的晶片中显现的滑移的图表，该支承环具有包含以2度角斜削的、未抛光的边缘区域的凹槽；
图10是具有包含曲率半径为0.1mm的凸边缘区域的凹槽的支承环的一部分的放大横截面视图，该部分包括该凹槽的左侧边缘区域；
图11是在高温退火期间被具有包含曲率半径为0.1mm的边缘区域的凹槽的支承环支承的晶片中显现的滑移的图表；
图12是在高温退火期间被具有包含曲率半径为0.5mm的边缘区域的凹槽的支承环支承的晶片中显现的或缺乏的滑移的图表。
在整个附图中，对应的参考标号指示对应的部件。
具体实施方式
现在参照附图并且尤其参照图1和2，晶片支承平台总体上用标号10指示。如图2所示，示出的晶片支承平台为这种类型的平台，即，其尺寸和形状形成为可被接纳在总体用12指示的竖直晶片船中，以用于在竖式熔炉中在高温退火期间支承半导体晶片W。平台10为弓形，并且尺寸和形状形成为可被接纳在竖直晶片船12的围栏14之间。平台10的底面16搁置在从晶片船12的围栏14延伸的指状部18上，而平台的顶面20在其上支承单个晶片W。平台10的底面16可在其中形成凹槽22(在图1中仅示出一个凹槽)，以用于接纳晶片船12的对应指状部18。2006年4月25日授权公告的美国专利No.7,033,168中详细描述了这种构型，该美国专利的全文结合在此作为参考。应理解，晶片支承平台10可用于半导体晶片的其它类型的晶片船和保持器，而不会背离本发明的范围。
仍参照图1，所示的平台10为开口环类型，即，其具有大中心孔24和从该孔延伸到平台的外周边的径向开口26。这种类型的平台在文中被称为“支承环”。支承环10可由碳化硅(SiC)或其它材料构成。依据将被支承在其上的晶片的尺寸，支承环10的直径可以为大约200mm或大约300mm或其它尺寸。应理解，晶片支承平台10可具有其它构型。例如， 平台10可以是用于在不同于竖式熔炉的结构中支承半导体的类型。此外，平台10可以是除开口环类型之外的其它类型。例如，该平台可以是闭合环类型(即，不具有径向开口)，或基本实心的平台。
现在参照图1、3和4，晶片支承环10具有沿该环的顶面20延伸的弓形的、同心沟道28。如图1中最好地示出，沟道28具有相对的开口端38A、38B，每个开口端延伸通过环10的限定径向开口26的相对边缘。参照图3，沟道28被总体上分别用32A、32B指示的内侧面和外侧面(即，相对于环的中心的内和外)、以及在该内侧面和外侧面之间延伸的大致平坦的底面34限定。应理解，底面34可以不是平坦的。每个侧面32A、32B具有大致凹入的一部分，更具体地说是邻近底面34的下部部分(在图4中仅示出外侧面的下部部分36B)。应理解，位置修饰词诸如“下”、“上”、“内”和“外”的使用仅是相对于附图中所示的实施例的取向，而决不是限制性的。
参照图4，沟道28具有沿径向间隔开的内部和外部边缘区域(在图4中只有外部边缘区域总体上用38B指示；内部边缘区域基本为镜像)。内部和外部边缘区域38B与顶面20以及沟道28的相应内侧面和外侧面32A、32B处于邻接关系。应理解，内部和外部边缘区域38B可以并且在大多数情况下将会包括顶面20和/或沟道28的相应内侧面和外侧面32A、32B的部分。这是因为，沟道28的内部和外部边缘区域38B包括内边缘和外边缘两者(即，顶面20与相应侧面32A、32B会合处)以及紧邻该边缘的表面，该表面可包括顶面和/或侧面。
如图3和4中最好地示出，内部和外部边缘区域38B总体为凸的。更具体地说，内部和外部边缘区域38B具有大约0.5mm的曲率半径。可以设想，内部和外部边缘区域38B可具有小于或大于0.5mm的曲率半径，而不会背离本发明的范围。例如，内部和外部边缘区域可具有大约0.1mm的曲率半径或大约1.0mm的曲率半径。另外，每个边缘区域38B基本沿整个沟道28是凸的，但是可设想，该边缘区域可仅沿沟道的一部分是凸的。此外，内部和外部边缘区域38B中的每一个基本沿整个沟道具有大致相同的曲率 半径(例如0.5mm)，但是可设想，曲率半径可沿沟道改变。
内部和外部边缘区域38B沿整个沟道28基本一致地间隔开。例如，边缘区域可隔开大约13mm的距离。沟道28还可具有在环10的顶面20和沟道28的底面34之间延伸的一致的深度。例如，沟道的深度可以为大约0.2mm。应理解，边缘区域38B之间的距离和/或沟道28的深度可不同于给定的值。还应理解，边缘区域38B之间的距离和/或沟道28的深度可沿沟道改变。
如下文更详细描述的，沟道28的内部和外部边缘区域38B由于是凸的而降低了被处理的晶片W中的滑移量。在不局限于特定理论的情况下，认为与包含折断边缘区域(即，90度边缘)乃至具有恒定斜度的斜削边缘区域的沟道不同，包含具有凸边缘区域38B的沟道28的晶片支承平台10减少并且在一些情况下消除了滑移，这是因为边缘区域从搁置在晶片支承平台上的晶片W的底面逐渐地而不是突然地降低。这种逐渐“降低”在沟道28的边缘区域38B处对晶片W施加了更多的支承，从而防止被支承的晶片中发生点塑性变形和滑移。
沟道28和/或沟道的边缘区域38B和/或侧面32A、32B可通过机械加工或任何其它合适的工艺形成。
可选择地，或者除了具有包含总体上凸的边缘区域的沟道之外，可在接触硅(Si)晶片的碳化硅(SiC)晶片支承平台的至少一部分上形成氧化硅层，以基本防止在被支承的晶片中出现滑移。氧化硅层可通过在氧化气氛中对SiC平台进行热处理来形成。例如，可将包括平台但是不包括晶片的竖直晶片船置于竖式熔炉中并处于氧化气氛中，以形成氧化硅层。在形成氧化层之后，然后可将晶片加载到晶片船中并进行高温退火。每次高温退火过程通常除去在大约25纳米和多达大约75纳米之间的新形成的氧化硅层。因此，根据氧化硅层的厚度，必须在一定数量的批次之后补充该氧化硅层。优选地，氧化硅层的厚度为至少大约25纳米，更优选地至少大约50纳米，并且最优选地至少大约75纳米，以便在单独一次高温退火过程期间氧化硅层不会被完全除去。可在晶片支承平台上形成多达大约5μm 的氧化硅层以增加在补充氧化硅层之前的批次数。
SiC船和SiC支承平台的氧化可通过干氧化过程或湿氧化过程实现。氧化气氛可包括低至大约1摩尔百分比的氧和多至大约100摩尔百分比的氧。根据氧浓度，通过使碳化硅结构处于氧化气氛中至少1个小时到长达36个小时，可生成厚度在至少所必需的25纳米的最小厚度和大约5μm的厚度之间的氧化硅层。
在不局限于任何特定理论的情况下，认为氧化硅层在SiC晶片支承平台的表面和晶片的表面之间起到润滑剂作用，因为在加热期间各个表面相对于彼此移动。由于存在此润滑剂作用，所以在热处理期间较硬的SiC材料不会刮擦较软的Si晶片的背面。如果不存在氧化物，则SiC和Si之间的热膨胀系数的差异会导致在处理期间发生刮擦，这会导致Si晶片中出现位错并最终出现滑移。
试验示例
对于下文的试验示例，使用不同的晶片支承平台以在单次退火过程期间支承300mm的晶片，以便比较处理后的晶片中的滑移的量。每个平台包含具有不同侧面轮廓的沟道。每个平台最初为直径300mm的实心CVDSiC环。对平台进行机械加工以形成具有所希望的侧面轮廓的合适的沟道。将平台支承在具有高纯度CVD SiC膜的90槽的SiC竖直晶片船中。在ASM Internationa1制造的并且配备有Toshiba Ceramics提供的高纯度TSQ-20石英管的A412竖式熔炉中对晶片退火。退火过程包括使用优化的倾斜速率(ramp rate)在氩气中进行1小时的1200℃退火以减少滑移。在氧化之前和之后倾斜速率都保持恒定。在退火之后，使用Tencor SP-1表面检查站检验晶片的表面滑移。此过程重复进行，以便在单独的处理期间在每种平台类型上处理四个单独的晶片。对于每种平台类型，在处理后的晶片中出现的滑移或没有出现滑移基本是相似的。在这方面，所示的晶片的滑移图表是示例性的，并且应理解，相同平台类型处理的其它三个晶片的滑移图表基本类似于对应的示例性图表。
图5示出平台A的沟道40的一个侧面的二维轮廓。沟道40的另一个 侧面基本是镜像。平台A具有折断边缘区域(仅示出总体上用44B指示的外部边缘区域)，从而限定沟道40的侧面46B基本以90度边缘与顶面会合。在上述退火过程期间晶片A被支承在平台A上。图6示出在退火过程期间产生的在晶片A中的滑移位置。如图6中可容易地看出，平台A导致晶片A中产生大量滑移。
图7示出平台B的沟道50的一个侧面的二维轮廓。沟道50的另一个侧面基本上是镜像。平台B的侧面(仅示出外侧面52B)被斜削并且具有恒定的2度的斜角。侧面52B被抛光。侧面52B以钝角(即，178度)与平台的顶面会合，从而边缘区域56B与图5的折断边缘相比较不太尖锐。在退火过程期间晶片B被支承在平台B上。图8示出在退火过程期间产生的在晶片B中的滑移位置。如在图8中可清楚地看出，平台B导致晶片B中产生大量滑移，但是通常少于晶片A中产生的滑移。
平台C具有包含相对的2度斜削的、未被抛光的侧面的沟道。因此，除了未被抛光之外，沟道的边缘区域与平台B基本相同。在退火过程期间晶片C被支承在平台C上。图9示出在退火过程期间在晶片C中产生的滑移位置。如在图9中可清楚地看出，平台C导致晶片C中产生大量滑移，但是少于晶片B中产生的滑移。
图10示出平台D的沟道58的一个侧面的二维轮廓。沟道的另一个侧面基本为镜像。沟道58的边缘区域——外部边缘区域总体上用60B指示——为凸的，并且具有大约0.1mm的曲率半径。在退火过程期间晶片D被支承在平台D上。图11示出在退火过程期间在晶片D中产生的滑移位置。如在图11中可清楚地看出，平台D导致晶片D中产生的滑移少于上述平台在各个晶片中造成的滑移。
如图4所示，平台E具有曲率半径为0.5mm的凸边缘区域。在退火过程期间晶片E被支承在平台E上。图12示出在退火过程期间在晶片E中产生的滑移位置。如在图12中可清楚地看出，平台E在晶片E中造成零滑移。
在试验期间，除了沟道的边缘区域之外，所有变量都被保持恒定。由 于每个晶片产生不同数量的滑移，所以可合理地推断，滑移数量的差异是由边缘区域的差异导致的。因此很清楚，包含具有曲率半径为大约0.5mm的边缘区域的沟道的平台E在被支承的晶片中造成最少量的滑移，并且更具体地说没有滑移。此外，由于包含具有曲率半径为大约0.1mm的边缘区域的沟道的平台D造成一些滑移，而在曲率半径为0.5mm的情况下没有造成滑移，所以可合理地推断，具有曲率半径大于或等于大约0.5mm的边缘区域的沟道将在相关晶片中造成最少量的滑移，甚至零滑移。
当介绍本发明或其优选实施例的元件时，冠词“一”、“该”和“所述”是指存在一个或多个该元件。术语“包括”、“包含”和“具有”是包含性的，并且是指除了列出的元件之外还可能存在额外的元件。
鉴于上述内容，可看到本发明的多个目标得以实现，并且获得了其它有利的结果。
由于可在不背离本发明范围的情况下对上述构造、产品和方法做出多种改变，所以以上描述中所包含的和附图中所示的所有内容都应被理解为是说明性的而不是限制性的。

Claims (14)

1.一种用于支承半导体晶片的平台，该平台包含体部，该体部具有尺寸和形状形成为用于支承晶片的总体上平坦的顶面，和沿该体部的顶面延伸并且具有从该顶面朝该体部的底面延伸的深度的沟道，所述沟道具有与该体部的顶面处于邻接关系的间隔开的第一和第二边缘区域，其中所述第一和第二边缘区域两者沿该沟道的至少一部分总体是凸的，所述第一和第二边缘区域中的每一个没有在所述顶面上方延伸并且沿所述沟道的至少一部分具有至少0.1mm的曲率半径。
2.根据权利要求1所述的平台，其特征在于，所述第一和第二边缘区域中的每一个沿所述沟道的至少一部分具有至少0.5mm的曲率半径。
3.根据权利要求2所述的平台，其特征在于，所述第一和第二边缘区域中的每一个沿整个所述沟道具有至少0.5mm的曲率半径。
4.根据权利要求2所述的平台，其特征在于，所述第一和第二边缘区域之间的距离沿整个所述沟道在10mm到15mm之间。
5.根据权利要求4所述的平台，其特征在于，所述沟道的深度为0.2mm。
6.一种用于在退火过程期间在竖直晶片船中支承半导体晶片的支承环，该支承环包括总体为环形的体部，该体部的尺寸和形状形成为用于被接纳在该竖直晶片船中，并且具有尺寸和形状形成为用于支承该晶片的总体上平坦的顶面，和底面，以及沿该体部的顶面延伸并且具有从该顶面朝该体部的底面延伸的深度的沟道，所述沟道具有与该体部的顶面处于邻接关系的径向间隔开的内部和外部边缘区域，其中所述内部和外部边缘区域两者总体是凸的，所述内部和外部边缘区域中的每一个没有在所述顶面上方延伸并且沿所述沟道的至少一部分具有至少0.1mm的曲率半径。
7.根据权利要求6所述的支承环，其特征在于，所述内部和外部边缘区域中的每一个具有至少0.5mm的曲率半径。
8.根据权利要求7所述的支承环，其特征在于，所述内部和外部边缘区域中的每一个沿整个所述沟道具有至少0.5mm的曲率半径。
9.根据权利要求7所述的支承环，其特征在于，所述沟道是弓形的，并且与所述总体为环形的体部总体上同心。
10.根据权利要求9所述的支承环，其特征在于，所述总体为环形的体部包括从该体部的中心开口延伸的径向开口，所述沟道具有延伸到该径向开口的相对端。
11.根据权利要求9所述的支承环，其特征在于，所述总体为环形的体部具有300mm的直径。
12.根据权利要求6所述的支承环，其特征在于，该支承环与晶片船相结合，该晶片船包括用于支承该支承环的围栏和指状部，该体部具有用于接纳该指状部的凹槽。
13.根据权利要求6所述的支承环，其特征在于，还包括在用于支承半导体晶片的支承环的体部的顶面上形成的氧化硅层。
14.根据权利要求13所述的支承环，其特征在于，该氧化硅层的厚度在25纳米和5微米之间。
CN2007800244409A 2006-06-30 2007-06-22 晶片平台 Expired - Fee Related CN101479840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80637706P 2006-06-30 2006-06-30
US60/806,377 2006-06-30
PCT/US2007/071929 WO2008005716A2 (en) 2006-06-30 2007-06-22 Wafer platform

Publications (2)

Publication Number Publication Date
CN101479840A CN101479840A (zh) 2009-07-08
CN101479840B true CN101479840B (zh) 2010-12-22

Family

ID=38753500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800244409A Expired - Fee Related CN101479840B (zh) 2006-06-30 2007-06-22 晶片平台

Country Status (7)

Country Link
US (1) US20080041798A1 (zh)
EP (1) EP2036121A2 (zh)
JP (1) JP2009543352A (zh)
KR (1) KR20090034833A (zh)
CN (1) CN101479840B (zh)
TW (1) TW200811988A (zh)
WO (1) WO2008005716A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290187B2 (ja) * 2006-09-27 2009-07-01 コバレントマテリアル株式会社 半導体ウェーハ熱処理用ボートの表面清浄化方法
US20090162183A1 (en) * 2007-12-19 2009-06-25 Peter Davison Full-contact ring for a large wafer
US8042697B2 (en) 2008-06-30 2011-10-25 Memc Electronic Materials, Inc. Low thermal mass semiconductor wafer support
US20100098519A1 (en) * 2008-10-17 2010-04-22 Memc Electronic Materials, Inc. Support for a semiconductor wafer in a high temperature environment
EP2543063B1 (en) * 2010-03-03 2019-05-08 Veeco Instruments Inc. Wafer carrier with sloped edge
DE102010026351B4 (de) * 2010-07-07 2012-04-26 Siltronic Ag Verfahren und Vorrichtung zur Untersuchung einer Halbleiterscheibe
DE102011083041B4 (de) * 2010-10-20 2018-06-07 Siltronic Ag Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
US9099514B2 (en) 2012-03-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer holder with tapered region
KR102377903B1 (ko) * 2013-11-06 2022-03-23 어플라이드 머티어리얼스, 인코포레이티드 졸 겔 코팅된 지지 링
US10072892B2 (en) * 2015-10-26 2018-09-11 Globalwafers Co., Ltd. Semiconductor wafer support ring for heat treatment
JP7030604B2 (ja) * 2018-04-19 2022-03-07 三菱電機株式会社 ウエハボートおよびその製造方法
CN110246784B (zh) * 2019-06-19 2021-05-07 西安奕斯伟硅片技术有限公司 一种支撑结构和具有其的热处理装置
JP7251458B2 (ja) * 2019-12-05 2023-04-04 株式会社Sumco シリコンウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321333A (zh) * 1999-09-03 2001-11-07 三菱硅材料株式会社 晶片保持架
EP1308989A2 (en) * 1997-11-03 2003-05-07 ASM America, Inc. Improved low mass wafer support system
US7033168B1 (en) * 2005-01-24 2006-04-25 Memc Electronic Materials, Inc. Semiconductor wafer boat for a vertical furnace

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260296A (ja) * 1996-03-21 1997-10-03 Sumitomo Sitix Corp ウェーハ支持装置
EP1036406B1 (en) * 1997-11-03 2003-04-02 ASM America, Inc. Improved low mass wafer support system
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
JP3942317B2 (ja) * 1999-08-20 2007-07-11 東芝セラミックス株式会社 半導体ウェーハ熱処理用保持具および熱処理方法
JP4540796B2 (ja) * 2000-04-21 2010-09-08 東京エレクトロン株式会社 石英ウインドウ、リフレクタ及び熱処理装置
US20020130061A1 (en) * 2000-11-02 2002-09-19 Hengst Richard R. Apparatus and method of making a slip free wafer boat
JP2002231791A (ja) * 2001-01-30 2002-08-16 Toshiba Ceramics Co Ltd 半導体熱処理用部材およびその搬送方法
JP3687578B2 (ja) * 2001-07-23 2005-08-24 三菱住友シリコン株式会社 半導体シリコン基板の熱処理治具
JP4029611B2 (ja) * 2001-12-17 2008-01-09 株式会社Ｓｕｍｃｏ ウェーハ支持具
JP2004079676A (ja) * 2002-08-13 2004-03-11 Toshiba Ceramics Co Ltd ウェーハホルダ
JP4350438B2 (ja) * 2003-06-26 2009-10-21 コバレントマテリアル株式会社 半導体熱処理用部材
JP2005026463A (ja) * 2003-07-02 2005-01-27 Sumitomo Mitsubishi Silicon Corp 縦型ボート用ウエーハ支持リング
US7329947B2 (en) * 2003-11-07 2008-02-12 Sumitomo Mitsubishi Silicon Corporation Heat treatment jig for semiconductor substrate
US7163393B2 (en) * 2004-02-02 2007-01-16 Sumitomo Mitsubishi Silicon Corporation Heat treatment jig for semiconductor silicon substrate
US7865070B2 (en) * 2004-04-21 2011-01-04 Hitachi Kokusai Electric Inc. Heat treating apparatus
JP4826070B2 (ja) * 2004-06-21 2011-11-30 信越半導体株式会社 半導体ウエーハの熱処理方法
TWI327761B (en) * 2005-10-07 2010-07-21 Rohm & Haas Elect Mat Method for making semiconductor wafer and wafer holding article
US8003919B2 (en) * 2005-12-06 2011-08-23 Dainippon Screen Mfg. Co., Ltd. Substrate heat treatment apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1308989A2 (en) * 1997-11-03 2003-05-07 ASM America, Inc. Improved low mass wafer support system
CN1321333A (zh) * 1999-09-03 2001-11-07 三菱硅材料株式会社 晶片保持架
US7033168B1 (en) * 2005-01-24 2006-04-25 Memc Electronic Materials, Inc. Semiconductor wafer boat for a vertical furnace

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2002-231791A 2002.08.16
JP特开2003-188243A 2003.07.04
JP特开平9-260296A 1997.10.03

Also Published As

Publication number Publication date
WO2008005716A3 (en) 2008-03-13
TW200811988A (en) 2008-03-01
EP2036121A2 (en) 2009-03-18
JP2009543352A (ja) 2009-12-03
KR20090034833A (ko) 2009-04-08
CN101479840A (zh) 2009-07-08
WO2008005716A2 (en) 2008-01-10
US20080041798A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
CN101479840B (zh) 晶片平台
KR100404032B1 (ko) 둥근 수평 아암을 갖는 슬립 가능한 수직 래크
KR101018850B1 (ko) 고온 열처리를 위한 서셉터 플레이트
JP2005191585A (ja) 半導体ウェーハボート
JP4833074B2 (ja) 熱処理装置、熱処理方法、基板の製造方法及び半導体装置の製造方法
US8220647B2 (en) Low thermal mass semiconductor wafer boat
KR102283740B1 (ko) 에피택시 반응기에서의 반도체 웨이퍼를 취급하는 장치 및 에피택셜 층을 갖는 반도체 웨이퍼를 제조하는 방법
US10458709B2 (en) Semiconductor wafer support ring for heat treatment
JP2007529909A (ja) 半導体ウェーハキャリヤ用改良型レール
JP4637475B2 (ja) 取外し可能なサセプタを用いた半導体基板搬送システム、及び半導体基板の搬送方法
KR20110069097A (ko) 고온 환경에서 반도체 웨이퍼용 지지부
JPH09260296A (ja) ウェーハ支持装置
US8420554B2 (en) Wafer support ring
JP2005101161A (ja) 熱処理用支持具、熱処理装置、熱処理方法、基板の製造方法及び半導体装置の製造方法
JP4029611B2 (ja) ウェーハ支持具
TW202025248A (zh) 氣相沈積裝置及磊晶矽晶圓的製造方法
JP2009021368A (ja) ウエーハ熱処理用治具およびこれを備えた縦型熱処理用ボート
JP2000124143A (ja) 熱処理装置
JP3867509B2 (ja) 横型熱処理炉用ボートおよび熱処理方法
KR100837737B1 (ko) 웨이퍼 지지대
JP2021097094A (ja) Ｓｏｉウェーハの製造方法およびボート
JP2005086132A (ja) 熱処理装置、半導体装置の製造方法、基板の製造方法及び基板処理方法
JP2005019748A (ja) ウエーハの熱処理用治具及び熱処理方法
JP2000106349A (ja) ウエーハ支持装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20140622

EXPY Termination of patent right or utility model