TWI506697B - 由單晶矽構成的未經塗覆的半導體晶圓 - Google Patents

由單晶矽構成的未經塗覆的半導體晶圓 Download PDF

Info

Publication number
TWI506697B
TWI506697B TW103101398A TW103101398A TWI506697B TW I506697 B TWI506697 B TW I506697B TW 103101398 A TW103101398 A TW 103101398A TW 103101398 A TW103101398 A TW 103101398A TW I506697 B TWI506697 B TW I506697B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
support ring
heat treatment
nanotopography
single crystal
Prior art date
Application number
TW103101398A
Other languages
English (en)
Other versions
TW201421583A (zh
Inventor
Erich Daub
Raimund Kaiss
Thomas Loch
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201421583A publication Critical patent/TW201421583A/zh
Application granted granted Critical
Publication of TWI506697B publication Critical patent/TWI506697B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1016—Apparatus with means for treating single-crystal [e.g., heat treating]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

由單晶矽構成的未經塗覆的半導體晶圓
本發明涉及由矽構成的單晶半導體的熱處理領域。熱處理通常在立式爐(『晶舟(wafer boat)』)中執行。在這種爐中，多個半導體晶圓被同時加熱到高溫並保持相對較長的時段。在這種情況下，它們以彼此間隔開且上下堆疊的方式支撐在支撐環上。這種支撐環(『基座環』)通常由碳化矽構成，且具有在熱處理過程中支撐放置在它上面的半導體晶圓的任務。
熱處理的目的是提供一種用於電子有效結構的區(『潔淨區』)，其係從表面延伸到半導體晶圓的內部且不具有會干擾電子元件功能的缺陷。這種缺陷特別是指沈積之氧的積累、BMD(『塊體微缺陷(bulk micro defects)』)和由空洞積聚形成的缺陷，亦稱作COP缺陷(『晶體源顆粒(crystal originated particles)』)。由於熱處理，BMD形成核和COP缺陷獲得解決，且所述區中的氧濃度下降到低於BMD形成所需的門檻。
COP缺陷的尺寸越大，需要越長的時間才能夠通過半導體晶圓的熱處理解決它們。因此，在從坩鍋牽拉產生半導體 晶圓的單晶體的過程中儘早地採取可使COP缺陷具有明顯小的尺寸的措施是有利的。為此，通常考慮可組合的兩項措施。首先，單晶體的快速冷卻防止空位(vacancy)維持移動的時間長到足夠以相對較大的COP缺陷聚集。其次，給單晶體摻氮具有以下效果：在單晶體的冷卻過程中，空位後來變得過飽和，因此僅有很少的時間可用於形成空位積聚。
在熱處理過程中的1050℃至1300℃的範圍內的溫度下，單晶矽的晶格對干擾特別敏感。溫度梯度、半導體晶圓和支撐環由於矽和碳化矽的熱膨脹係數的不同而產生的相對運動、以及半導體晶圓擠壓到支撐環上的固有重力可促使晶格中的滑移或引起刮擦。
雷射散射光線的測量和雷射去極化的測量通常用於探測應力和滑移。基於後者的測量方法通過首字母表示而稱作SIRD，即代表「Scanning Infrared Depolarization」。US 2004/0021097 A1描述了一種採用SIRD的測量方法，其可用於探測由支撐環引起的半導體晶圓上的缺陷。
DE 10 2005 013 831 A1揭露了熱處理過程中的溫度和半導體晶圓中的氮濃度對上屈服應力(upper yield stress，UYS)都具有特殊的影響。UYS是用於表示半導體材料對滑移的形成的阻力的特徵變數。因此，在1000℃至1350℃的溫度範圍內，阻力明顯降低，同樣隨著氮濃度的降低也明顯降低。為了獲得在SIRD測量過程中不滑移的由單晶矽構成的熱處理後的半導體晶圓，所 引用的文獻建議使用在1200℃的溫度下測量的上屈服應力作為用於以特定方式執行熱處理的標準。因此，900℃以上的溫度範圍中的相對較高的加熱速率和/或最高為900℃的溫度範圍中的相對較高的冷卻速率以及熱處理過程中使用封閉環作為支撐環，僅適合於相對具阻抗性的半導體晶圓。
JP 2003059851 A描述了一種支撐環，該支撐環包括內側表面和外側表面、用於放置半導體晶圓的水平表面以及位於內側表面與水平放置表面之間的圓滑或傾斜邊緣。在探測邊緣的粗糙度的測量區內的最高峰點和最低谷點之間的距離Ry不大於5微米。
EP 1 772 901 A2中描述了兩部件式支撐環，支撐環的以平均粗糙度深度Rz的形式表示的表面粗糙度期望不大於15微米。在這種支撐環上、在1200℃的溫度下加熱600分鐘的由矽構成的半導體晶圓，在熱處理之後不具有可由雷射散射光線或雷射的去極化探測到的滑移。
然而，本發明的發明人已經發現，由單晶矽構成的半導體晶圓在熱處理過程中如果使用現有的支撐環會受到會不利地影響半導體晶圓的前側的奈米形貌特徵(nanotopography)的應力。
因此，本發明的目的是提供一種改良的支撐環，揭露一種用於熱處理由單晶矽構成的半導體晶圓的更好方法，以及 提供一種由單晶矽構成的改良的熱處理後的半導體晶圓。
根據本發明的第一態樣，上述目的通過一種用於在半導體晶圓的熱處理過程中支撐由單晶矽構成的半導體晶圓的支撐環實現，所述支撐環包括：外側表面、內側表面、和從外側表面延伸到內側表面的用於放置半導體晶圓的彎曲表面，如果彎曲表面被設計用於放置具有300毫米的直徑的半導體晶圓，則所述彎曲表面的曲率半徑不小於6000毫米且不大於9000毫米，或如果彎曲表面被設計用於放置具有450毫米的直徑的半導體晶圓，則所述彎曲表面的曲率半徑不小於9000毫米且不大於14000毫米。
由矽構成的放置在支撐環上的半導體晶圓由於其自身重量而垂彎，這是因為在中心區域不存在來自支撐環的支撐。
本發明的發明人已發現，使用具有用於放置半導體晶圓的水平表面的支撐環是不利的，即使水平放置表面與內側表面之間的內邊緣被圓滑處理。半導體晶圓的垂彎(特別是在支撐環的內邊緣的區域中)會產生通常引起滑移的應力場。半導體晶圓的熱處理同時還造成了由滑移引起的不均勻度的局部平滑。因此，這種滑移通常不能被檢測到。然而，它會損害半導體晶圓的奈米形貌特徵，且在某些情況下會在電子元件的製作過程中在半導體晶圓的前側的暴露時產生散焦問題。奈米形貌特徵利用0.2至20毫米之空間波長描述測量範圍內的平坦度偏差。一種用於確定奈米形貌特徵的有利的測量方法是光學干涉法。基於此的測量裝置係商業上可獲得。在本發明中，係測量半導體晶圓的前側的奈 米形貌特徵，以表徵前側的平坦度和能夠估計熱處理對平坦度的影響。半導體晶圓的前側是被提供用於電子結構的集成的一側。
1‧‧‧水平表面
2‧‧‧外側表面
3‧‧‧內側表面
4‧‧‧用於放置半導體晶圓的凹形彎曲表面(簡稱『放置表面』)
第1圖以剖視圖示出了與習知技術相關的支撐環；第2圖示出了根據本發明實施的支撐環；第3圖示出了具有缺陷的半導體晶圓的典型SIRD圖像；第4圖示出了根據本發明的半導體晶圓的典型SIRD圖像；第5圖示出了具有缺陷的半導體晶圓的前側的典型的奈米形貌特徵測量結果；以及第6圖示出了根據本發明的半導體晶圓的前側的典型的奈米形貌特徵測量結果。
第1圖以剖視圖示出了與習知技術相關的支撐環。該支撐環的特徵在於用於放置半導體晶圓的水平表面1。
第2圖示出了根據本發明實施的支撐環。該支撐環是封閉環，其特點在於用於放置半導體晶圓的凹形彎曲表面(簡稱『放置表面』)4。該凹形彎曲放置表面從外側表面2延伸到內側表面3，因此，不具有水平佈置的部分。該彎曲表面具有從外側表面到內側表面凹入形成的橫截面。如果放置表面被設計用於放置具有300毫米的直徑的半導體晶圓，則放置表面4的曲率半徑不小於6000毫米且不大於9000毫米，或如果放置表面被設計用於放置具有450毫米的直徑的半導體晶圓，則放置表面4的曲率半徑不小於9000毫米且不大於14000毫米，而且放置表面4的曲率半徑較佳與半導體晶圓的垂彎半徑對應。這樣，與使用具有完全或部分水平的放置表面的支撐環相比，在熱處理過程中，在支撐環的放置表面與內側表面之間的內邊緣的區域處，作用於半導體晶體的應力場明顯較低。使用根據本發明實施的支撐環具有使因應力引起的缺陷密度更低的優點，這也在熱處理後的半導體晶圓的前側的改良奈米形貌特徵得到證明。
支撐環的外徑較佳與放置在彎曲表面上以用於熱處理目的的半導體晶圓的直徑相等，或大至多2毫米。支撐環的內徑較佳比所述外徑小60毫米至100毫米。
支撐環較佳由碳化矽構成或塗覆有碳化矽。
而且，用於放置半導體晶圓的彎曲表面滿足特定的粗糙度和平坦度標準時，係更有利。
平均粗糙度深度Rz應較佳不小於3微米且不大於5微米，且各點粗糙度深度中的最大粗糙度深度Rmax應較佳不大於5微米。平均粗糙度深度Rz與各點粗糙度深度的算術平均值(相對於單個測量區的最大峰值與最深谷值之差)對應。各點粗糙度深度藉助於被分成五個單獨的測量區的總測量區上的粗糙度映射輪廓而確定。特徵為平均粗糙度深度Rz小於3微米的粗糙度是不太有利的，這是因為它惡化了半導體晶圓在支撐環上的滑移。特徵為平均粗糙度深度Rz大於5微米的粗糙度會承擔局部材料點不利地影響熱處理後的半導體晶圓的奈米形貌特徵的危險。
而且，切削深度t為2微米處的彎曲放置表面的材料比例Rmr(t)應不少於85%。該特徵值限定在DIN EN ISO 4287中，且表示總測量區中、處於指定切削深度下的包含材料的區所占的百分比(支承比例)。後者由輪廓的最高峰值計算。小於85%、特別是小於50%的Rmr(2微米)是不利的，因為小的材料比例意味著存在局部材料點，從而會不利地影響熱處理後的半導體晶圓的奈米形貌特徵。在不小於85%的Rmr(2微米)的情況下，材料峰值較寬且圓滑，而不是收縮成一個點。
最後，支撐環應盡可能理想地被成形。為了使熱處理後的半導體晶圓的前側的奈米形貌特徵可靠地保持在希望的範圍內，放置表面應與曲率半徑處於所述範圍內的幾何理想成形表面相差較佳不超過30微米。因此，根據DIN ISO 1101標準的表面形狀應較佳不超過0.03毫米。相應地，放置表面必須位於兩個包絡面(enveloping surfaces)之間，所述包絡面的間距由具有30微米的直徑的球體確定，其中，球體的中點位於幾何理想的表面上。
當遵守所述標準時，由單晶矽構成的熱處理後的半導體晶圓的前側具有相當好的奈米形貌特徵。
根據本發明的第二個態樣，上述目的通過一種用於由單晶矽構成的半導體晶圓的熱處理的方法實現，所述方法包括：將半導體晶圓放置在支撐環上，所述支撐環具有外側表面、內側表面和從外側表面延伸到內側表面且用於放置半導體晶圓的彎曲表面；以及將放置在支撐環上的半導體晶圓加熱到1050℃至 1300℃的溫度且使其處於該溫度下30分鐘至180分鐘。
如果未達到下溫度限度或如果熱處理的時間短於30分鐘，則不會出現「潔淨區」，或者出現不會足夠深地延伸到半導體晶圓的內部中的「潔淨區」。如果超過上溫度限度或如果熱處理的時間長於180分鐘，則該方法變得不經濟。
所述方法的突出的特點還在於，不必特別地考慮某些標準，例如半導體晶圓材料的上屈服應力或900℃以上的溫度範圍內的加熱速率或最高為900℃的溫度範圍內的冷卻速率。因此，即使具有相對較低的氮濃度的半導體晶圓也可熱處理而不會產生滑移。
然而，較佳地，將900℃以上的溫度範圍內的加熱速率和最高為900℃的溫度範圍內的冷卻速率設定為1℃/分鐘至10℃/分鐘的範圍的值。
熱處理較佳在普通條件下不與矽產生化學反應的氣氛下或還原氣氛性下執行。例子包括：在氬氣或在氬氣和氫氣的混合物中進行熱處理。
根據本發明的第三個態樣，上述目的通過一種由單晶矽構成的無塗覆的半導體晶圓實現，所述半導體晶圓具有「潔淨區」，具有1×1013 個原子/立方公分-至8×1014 個原子/立方公分的氮濃度，且相對於直徑為4毫米的圓形測量窗具有小於20奈米的奈米形貌特徵、和相對於直徑為20毫米的圓形測量窗具有小於40奈米的奈米形貌特徵。
奈米形貌特徵的測量根據SEMI標準M78實施。
如果氮濃度低於下範圍限度，則基於氮的存在的半導體晶圓的穩定性在其效果方面太弱。如果氮濃度超過上範圍限度，則由氮引起的不利缺陷將增加。
適合於製造所述半導體晶圓的一種方法是根據本發明的第二態樣的方法。
「潔淨區」是從半導體晶圓的前側向半導體晶圓的內部中延伸的長度較佳不小於8微米的區，且在該區中不能探測到COP缺陷和BMD。
半導體晶圓較佳具有4×1017 個原子/立方公分至7.5×1017 個原子/立方公分的氧濃度(新ASTM)和1歐姆 公分至80歐姆 公分的電阻率。在「潔淨區」外，BMD密度較佳為5×108 至2×1010 /立方公分。
半導體晶圓的直徑較佳為300毫米或450毫米。
產生半導體晶圓的單晶體根據柴可斯基法(Czochralski method)從容納在坩堝中的熔融體以一牽拉速率牽拉而成，在所述牽拉速率下，相對於矽間隙過多地形成空位。單晶體在1150℃至1000℃的溫度範圍中較佳以高的冷卻速率冷卻，以限制由此產生的COP缺陷的尺寸。
實施例：由單晶矽構成的具有300毫米直徑的半導體晶圓在來自製造商ASM的A412型的立式爐中經受熱處理。半導體晶圓在歷時120分鐘的熱處理過程中加熱到1200℃的溫度。
半導體晶圓由單晶體切片而成，所述單晶體已根據柴可斯基法以產生半導體晶圓的單晶體的截面從容納在坩堝中的矽構成且摻有氮的熔融體，以0.86毫米/分鐘的平均牽拉速率牽拉而成，且被有效冷卻。1150至1000℃的溫度範圍中的冷卻速率在相應的單晶體的中心處為2.5K/分鐘，在其邊緣處為3.2K/分鐘。
在熱處理過程中，半導體晶圓位於由碳化矽構成的以第2圖所示的方式實施的支撐環上。支撐環的外徑比半導體晶圓的直徑大1奈米。
支承表面的粗糙度輪廓通過靠模工具機測量。
在使用的支撐環的情況下，平均粗糙度深度Rz在3微米至5微米的範圍內，且測量的各點粗糙度深度中的最大粗糙度深度Rmax不超過5微米。而且，在任何支撐環中，彎曲放置表面的切削深度t為2微米的材料比例Rmr(t)不小於85%。
在經1000次處理步驟的時段之後，沒有觀察到由於超過半導體晶圓的前側的容許奈米形貌特徵的上限度而產生的任何一次破裂。
奈米形貌特徵的測量根據SEMI標準M78執行，其中，具有297毫米的「固定品質區(FQA)」，「關鍵選項(key option)」為NT-CC，「門檻值區(threshold area)」x=0.25%且「截止波長」λc=20毫米。該估計根據「偏差度規」實施。
在相同的條件下，放置在根據第1圖中的圖示實施的支撐環上的半導體晶圓也被熱處理。在這些半導體晶圓的情況 下，在SIRD測量之後和奈米形貌特徵測量之後均觀察到數量可觀的破裂。
第3圖和第4圖示出了具有缺陷的半導體晶圓和根據本發明的半導體晶圓的典型SIRD圖像。記錄的圖像使用來自製造商PVA TePla的SIRD A300P型的測量裝置產生。作為半導體晶圓的破裂原因的局部SIRD應力標記在第3圖中。標記的位置顯示，應力是由半導體晶圓與支撐環的內邊緣的相互作用引起的。
第5圖和第6圖示出了具有缺陷的半導體晶圓的前側和根據本發明的半導體晶圓的前側的典型的奈米形貌特徵測量結果。記錄的圖像使用來自製造商KLA Tencor的WaferSight2型的測量裝置產生。作為半導體晶圓的破裂原因的超過局部奈米形貌特徵的情況標記在第5圖中。其在使用的支撐環的內邊緣的區域中的位置顯示出，支撐環的形狀導致該超過情況。
第5圖示出的半導體晶圓相對於4毫米的直徑的測量窗具有8.68奈米的奈米形貌特徵、相對於20毫米的直徑的測量窗具有55.56奈米的奈米形貌特徵。在第6圖所示的根據本發明的半導體晶圓的情況下，相應的測量值分別為4.48奈米和10.01奈米。
2‧‧‧外側表面
3‧‧‧內側表面
4‧‧‧用於放置半導體晶圓的凹形彎曲表面(簡稱『放置表面』)

Claims (1)

  1. 一種由單晶矽構成、具有潔淨區(denuded zone)的未經塗覆的半導體晶圓，其具有1×1013 個原子/立方公分至8×1014 個原子/立方公分的氮濃度，且半導體晶圓的前側相對於直徑為4毫米的圓形測量窗具有小於20奈米的奈米形貌特徵(nanotopography)且相對於直徑為20毫米的圓形測量窗具有小於40奈米的奈米形貌特徵。
TW103101398A 2010-10-20 2011-10-06 由單晶矽構成的未經塗覆的半導體晶圓 TWI506697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010042686 2010-10-20
DE102011083041.3A DE102011083041B4 (de) 2010-10-20 2011-09-20 Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings

Publications (2)

Publication Number Publication Date
TW201421583A TW201421583A (zh) 2014-06-01
TWI506697B true TWI506697B (zh) 2015-11-01

Family

ID=45923381

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100136260A TWI443234B (zh) 2010-10-20 2011-10-06 用於在熱處理過程中支撐由單晶矽構成的半導體晶圓的支撐環、用於熱處理這種半導體晶圓的方法、以及由單晶矽構成的熱處理後的半導體晶圓
TW103101398A TWI506697B (zh) 2010-10-20 2011-10-06 由單晶矽構成的未經塗覆的半導體晶圓

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100136260A TWI443234B (zh) 2010-10-20 2011-10-06 用於在熱處理過程中支撐由單晶矽構成的半導體晶圓的支撐環、用於熱處理這種半導體晶圓的方法、以及由單晶矽構成的熱處理後的半導體晶圓

Country Status (8)

Country Link
US (1) US8460465B2 (zh)
JP (2) JP5622702B2 (zh)
KR (1) KR101312836B1 (zh)
CN (2) CN102664160B (zh)
DE (1) DE102011083041B4 (zh)
MY (1) MY155764A (zh)
SG (1) SG180109A1 (zh)
TW (2) TWI443234B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575800A (zh) * 2016-02-26 2016-05-11 上海华力微电子有限公司 一种晶圆托环及具有该晶圆托环的反应腔室
WO2022250097A1 (ja) * 2021-05-27 2022-12-01 京セラ株式会社 フォーカスリングおよびプラズマ処理装置
WO2022250096A1 (ja) * 2021-05-27 2022-12-01 京セラ株式会社 フォーカスリングおよびプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521373B (en) * 1999-08-10 2003-02-21 Hitachi Ltd Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device
WO2008005716A2 (en) * 2006-06-30 2008-01-10 Memc Electronic Materials, Inc. Wafer platform
US20080267598A1 (en) * 2004-04-21 2008-10-30 Hitachi Kokusai Electric Inc. Heat Treating Apparatus
TW200931536A (en) * 2007-10-10 2009-07-16 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW201005872A (en) * 2008-04-04 2010-02-01 Applied Materials Inc Boron nitride and boron-nitride derived materials deposition method

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485333A (en) 1982-04-28 1984-11-27 Eg&G, Inc. Vapor discharge lamp assembly
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
JP4003906B2 (ja) * 1999-03-19 2007-11-07 コバレントマテリアル株式会社 シリコン単結晶半導体ウエハ加熱処理用治具及びこれを用いたシリコン単結晶半導体ウエハ加熱処理用装置
JP3424069B2 (ja) 1999-04-28 2003-07-07 東芝セラミックス株式会社 エピタキシャルシリコン基板の製造方法
US20010041258A1 (en) * 2000-05-11 2001-11-15 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Standard for a nanotopography unit, and a method for producing the standard
CN1217387C (zh) * 2000-10-26 2005-08-31 信越半导体株式会社 单晶片的制造方法及研磨装置以及单晶片
JP2003059851A (ja) * 2001-08-17 2003-02-28 Asahi Glass Co Ltd ウエハ支持体およびそれを用いた熱処理用ボート
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP2003257981A (ja) 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
US6825487B2 (en) 2002-07-30 2004-11-30 Seh America, Inc. Method for isolation of wafer support-related crystal defects
JP4432317B2 (ja) * 2002-12-11 2010-03-17 信越半導体株式会社 シリコンウエーハの熱処理方法
US20040229548A1 (en) * 2003-05-15 2004-11-18 Siltronic Ag Process for polishing a semiconductor wafer
JP4387159B2 (ja) * 2003-10-28 2009-12-16 東洋炭素株式会社 黒鉛材料、炭素繊維強化炭素複合材料、及び、膨張黒鉛シート
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP4826070B2 (ja) 2004-06-21 2011-11-30 信越半導体株式会社 半導体ウエーハの熱処理方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
EP1772901B1 (en) 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Wafer holding article and method for semiconductor processing
CN1992192A (zh) * 2005-12-28 2007-07-04 东京毅力科创株式会社 半导体处理用的立式晶舟及立式热处理装置
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
DE102006053942A1 (de) 2006-11-15 2008-05-21 Siltronic Ag Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe
JP5211550B2 (ja) * 2007-05-25 2013-06-12 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハの製造方法
DE102008053610B4 (de) 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
KR20100063409A (ko) * 2008-12-03 2010-06-11 주식회사 실트론 나노토포그래피가 개선된 웨이퍼의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521373B (en) * 1999-08-10 2003-02-21 Hitachi Ltd Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device
US20080267598A1 (en) * 2004-04-21 2008-10-30 Hitachi Kokusai Electric Inc. Heat Treating Apparatus
WO2008005716A2 (en) * 2006-06-30 2008-01-10 Memc Electronic Materials, Inc. Wafer platform
TW200931536A (en) * 2007-10-10 2009-07-16 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW201005872A (en) * 2008-04-04 2010-02-01 Applied Materials Inc Boron nitride and boron-nitride derived materials deposition method

Also Published As

Publication number Publication date
DE102011083041B4 (de) 2018-06-07
SG180109A1 (en) 2012-05-30
TWI443234B (zh) 2014-07-01
US8460465B2 (en) 2013-06-11
JP2014057081A (ja) 2014-03-27
CN102664160A (zh) 2012-09-12
CN104152994A (zh) 2014-11-19
TW201239143A (en) 2012-10-01
DE102011083041A1 (de) 2012-04-26
KR101312836B1 (ko) 2013-09-27
TW201421583A (zh) 2014-06-01
MY155764A (en) 2015-11-30
KR20120041146A (ko) 2012-04-30
JP6016748B2 (ja) 2016-10-26
JP5622702B2 (ja) 2014-11-12
CN102664160B (zh) 2015-05-13
CN104152994B (zh) 2017-04-05
US20120098100A1 (en) 2012-04-26
JP2012089842A (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
US7828893B2 (en) Silicon wafer and process for the heat treatment of a silicon wafer
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
JP6599009B2 (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
TWI431172B (zh) 製造經磊晶塗覆之半導體晶圓之方法
JP5280045B2 (ja) ウェハーの熱処理時のスリップ転位を防止することができるウェハー支持ピン及びウェハーの熱処理方法
TWI506697B (zh) 由單晶矽構成的未經塗覆的半導體晶圓
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
US7936051B2 (en) Silicon wafer and its manufacturing method
JP4131077B2 (ja) シリコンウェーハの製造方法
JP6870587B2 (ja) シリコン単結晶の評価方法およびシリコンウェーハの製造方法
JP6822375B2 (ja) シリコンエピタキシャルウエーハの製造方法
TWI439583B (zh) 直徑至少為４５０毫米之由矽組成之半導體晶圓之製造方法以及直徑為４５０毫米之由矽組成之半導體晶圓
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
KR102162948B1 (ko) 실리콘 웨이퍼
JP5517235B2 (ja) シリコンウエハの熱処理方法
JP2008182203A (ja) シリコンウエハの熱処理方法
JP5724890B2 (ja) シリコン単結晶ウエーハ、その酸素析出量の面内均一性評価方法、シリコン単結晶の製造方法
JP5012721B2 (ja) シリコンエピタキシャルウェーハ
KR101851604B1 (ko) 웨이퍼 및 그 제조방법