CN114734373A - 依据垫对垫变化量进行调整的半导体衬底抛光方法 - Google Patents

依据垫对垫变化量进行调整的半导体衬底抛光方法 Download PDF

Info

Publication number
CN114734373A
CN114734373A CN202210527011.XA CN202210527011A CN114734373A CN 114734373 A CN114734373 A CN 114734373A CN 202210527011 A CN202210527011 A CN 202210527011A CN 114734373 A CN114734373 A CN 114734373A
Authority
CN
China
Prior art keywords
polishing
semiconductor substrate
pad
slurry
polishing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210527011.XA
Other languages
English (en)
Inventor
吉村一朗
A·朱
H·J·邱
S·巴哈加瓦特
金泰亨
片仓则正
北泽大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of CN114734373A publication Critical patent/CN114734373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9503—Wafer edge inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

本申请涉及依据垫对垫变化量进行调整的半导体衬底抛光方法。本发明揭示抛光半导体衬底的方法，所述方法涉及基于抛光垫的垫对垫变化量调整精抛光序列。

Description

依据垫对垫变化量进行调整的半导体衬底抛光方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2019年8月23日、发明名称为“依据垫对垫变化量进行调整的半导体衬底抛光方法”、申请号为201980068792.7的专利申请案。
相关申请案交叉参考
本申请案主张2018年9月10日提出申请的美国临时专利申请案第62/729,134号的权益，所述美国临时专利申请案出于所有相关及一致性目的以引用方式并入本文中。
技术领域
本发明的领域涉及用于抛光半导体衬底的方法，且特定来说，涉及基于抛光垫的垫对垫变化量调整精抛光序列的方法。
背景技术
半导体晶片通常用于生产集成电路(IC)芯片(电路印刷于其上)。首先，电路以经小型化形式印刷于晶片的表面上。然后将晶片分解为电路芯片。此经小型化电路需要每一晶片的前表面及后表面极其平坦且平行，以确保电路可适当地印刷在晶片的整个表面上。为了实现此，在从晶锭切割晶片之后，通常使用研磨及抛光工艺来改进晶片的前表面及后表面的平坦度及平行度。当抛光晶片以准备通过电子束光刻或光学光刻工艺在晶片上印刷经小型化电路时，需要尤为优良的光洁度。其上将印刷经小型化电路的晶片表面应为平坦的。
归因于靠近边缘的机械及/或化学力的不均匀分布，抛光工艺可导致半导体晶片的轮廓在靠近结构的边缘改变。举例来说，可减少结构的外围边缘处的厚度轮廓，即，可观察到“边缘滚降”。边缘滚降减少晶片的可用于装置制作的部分。虽然可通过如在美国专利公开案第2017/0178890号中所揭示的动态控制方法来控制边缘滚降，但抛光垫之间的变化性可导致经抛光衬底的边缘滚降的差异。此变化性可由制造工艺内的允许公差造成，且可由垫压缩性及/或厚度的变化造成。
需要在补偿可归因于垫对垫变化性的边缘滚降的改变的同时最小化边缘滚降时，改进衬底平坦度及/或表面粗糙度的抛光半导体衬底的方法。
本章节打算向读者介绍在下文描述及/或主张的可与本发明的各个方面相关的技术的各个方面。相信此论述有助于为读者提供背景信息以促进对本发明的各个方面的更好理解。因此，应理解，应以此视角来阅读这些陈述，而非作为对先前技术的认可。
发明内容
本发明的一个方面涉及一种用于抛光半导体衬底的方法。每一衬底具有前表面及大体上平行于所述前表面的后表面。使第一半导体衬底的所述前表面与抛光垫接触。将抛光浆料供应到所述抛光垫以抛光所述第一半导体衬底的所述前表面且产生经抛光第一半导体衬底。测量所述第一半导体衬底的边缘滚降。使第二半导体衬底的所述前表面与所述抛光垫接触。将抛光浆料供应到所述抛光垫以抛光所述第二半导体衬底的所述前表面。至少部分地基于所述第一半导体衬底的所述经测量边缘滚降来控制当使所述第二半导体衬底与所述抛光垫接触时供应到所述抛光垫的所述抛光浆料的量。
本发明的另一方面涉及一种用于精抛光半导体衬底的方法。每一衬底具有前表面及大体上平行于所述前表面的后表面。确定抛光垫的寿命。仅使半导体衬底的所述前表面与所述抛光垫接触。将抛光浆料供应到所述抛光垫以抛光所述半导体衬底的所述前表面且产生经抛光半导体衬底。至少部分地基于所述抛光垫的所述寿命控制当使所述半导体衬底与所述抛光垫接触时供应到所述抛光垫的所述抛光浆料的量。
存在与本发明的上文所提及方面相关的所提出特征的各种改进形式。其它特征也可并入本发明的上文所提及方面中。这些改进形式及额外特征可个别地或以任一组合形式存在。举例来说，下文关于本发明的所图解说明实施例中之任一者所论述的各种特征可单独地或以任一组合形式并入到本发明的上文所描述方面中的任一者中。
附图说明
图1是精抛光设备的示意图；
图2是示意性地展示滚降量的测量的晶片的横截面图；
图3是针对不同精抛光条件的跨越晶片半径移除的材料的量的改变的图表；
图4是当改变第一含有二氧化硅的抛光浆料的量时经精抛光晶片的边缘滚降的改变的图表；
图5是当改变第一含有二氧化硅的抛光浆料的量时经精抛光晶片的近边缘平坦度的改变的图表；
图6是当改变碱性抛光浆料的量时经精抛光晶片的边缘滚降的改变的盒形图；
图7是当改变供应第一含有二氧化硅的抛光浆料及第二含有二氧化硅的抛光浆料的时间时经精抛光晶片的边缘滚降的改变的图表；
图8是当垫寿命变化时经精抛光晶片的边缘滚降的改变的图表；及
图9是当晶片的全局平坦度变化时经精抛光晶片的边缘滚降的改变的图表。
贯穿所述图式，对应参考字符指示对应部件。
具体实施方式
本发明的规定涉及用于抛光半导体衬底的方法。合适衬底(其在本文中也可称为半导体“晶片”或“结构”)包含单晶硅衬底，单晶硅衬底包含通过从晶锭(通过Czochralski工艺形成)切割晶片而获得的衬底。每一衬底包含中心轴、前表面及平行于前表面的后表面。前表面及后表面大体上垂直于中心轴。圆周边缘结合前表面与后表面，且半径从中心轴延伸到圆周边缘。根据本发明的方法抛光的结构可为适合于由所属领域的技术人员使用的任何直径，举例来说，包含200mm、300mm、大于300mm或甚至450mm直径的晶片。
在本发明的一或多个实施例中，抛光(例如，精抛光)半导体衬底且分析经抛光半导体衬底以确定边缘滚降。使用边缘滚降来确定垫的垫对垫变化量(即，与相同类型的垫的平均滚降的偏差)。可至少部分地基于经测量边缘滚降来调整抛光工艺。在一些实施例中，抛光一批半导体结构且使用所述批晶片的经测量边缘滚降来调整抛光序列。
在本发明的一或多个实施例中，可在确定在抛光序列中使用的垫中的一个垫的垫对垫变化量之前，在一或多个步骤中抛光半导体衬底。举例来说，在一些实施例中，执行第一抛光步骤，其中抛光结构的前表面及任选地后表面(即，执行双面抛光)。一般来说，抛光为“粗”抛光，其使晶片的表面粗糙度减少到小于约
Figure BDA0003644769380000031
或甚至低到约
Figure BDA0003644769380000032
或甚至约
Figure BDA0003644769380000033
如使用原子力显微镜(AFM)以约1μm×约1μm到约100μm×约100μm的扫描大小所测量。出于本说明书的目的，除非另有指示，否则将表面粗糙度表达为均方根(RMS)。粗抛光通常导致约1μm至约20μm，且更典型地，从约5μm到约15μm的材料从晶片的表面移除。
粗抛光(及下文所描述的精抛光)可通过(举例来说)化学机械平坦化(CMP)来实现。CMP通常涉及将晶片浸入研磨浆料中且通过聚合物垫抛光晶片。通过化学与机械作用的组合使晶片的表面平滑化。通常，执行抛光直到实现化学及热稳定状态，且直到晶片已实现其目标形状及平坦度。可在双面抛光机上执行粗抛光，所述双面抛光机可从Peter Wolters(例如，德国伦茨堡的AC2000抛光机)或Fujikoshi(日本东京)、Speedfam(日本神奈川)商购。用于硅抛光的原料移除垫可从Psiloquest(佛罗里达州奥兰多)及Dow ChemicalCompany(密歇根州米德兰)购得，且基于二氧化硅的浆料可从Dow Chemical Company、Cabot(马萨诸塞州波士顿)、Nalco(伊利诺斯州内伯威尔)、Bayer MaterialScience(德国勒沃库森)、DA NanoMaterials(亚利桑那州坦佩)及Fujimi(日本Kiyoso)购买。
粗抛光步骤可以约50ml/min到约300ml/min(或从约75ml/min到约125ml/min)的浆料流动速率，在约300秒到约60分钟内且在从约150g/cm2到约700g/cm2的垫压力下发生。然而，应理解，在不违背本发明的范围的情形下，可使用其它抛光时间、垫压力及浆料流动速率。
在完成粗抛光之后，可冲洗或干燥晶片。此外，晶片可经受湿法槽式或旋转清洗。湿法槽式清洗可包含(任选地)在经升高温度下(例如，约50℃至约80℃)使晶片与SC-1清洗溶液(即，氢氧化铵及过氧化氢)接触。旋转清洗包含与HF溶液及臭氧水接触且可在室温下执行。
在清洗之后，可执行第二抛光步骤。第二抛光步骤通常为“精”或“镜面”抛光，其中衬底的前表面与附接到旋转台或压板的抛光垫接触。精抛光使晶片的表面粗糙度减少到小于约
Figure BDA0003644769380000041
如由AFM以约10μm×约10μm到约100μm×约100μm的扫描大小所测量。精抛光可以约10μm×约10μm到约100μm×约100μm的扫描大小使表面粗糙度甚至减少到小于约
Figure BDA0003644769380000042
或小于约
Figure BDA0003644769380000043
精抛光通常从表面移除仅约0.5μm或更少的材料。
参考图1，合适精抛光设备可包含抛光垫1，其安装到抛光台7。抛光头31通过使用保持器25固持衬底20，使得衬底20的前表面接触抛光垫1。将浆料38供应到抛光垫1。抛光头31以高速度振荡从而相对于垫1移动衬底20从而抛光衬底的前表面。
用于精抛光的合适抛光机可从Lapmaster SFT获得(例如，日本千代田区(Chiyoda-Ku)的LGP-708)。合适垫包含经聚氨酯浸渍的聚乙烯垫，例如可从Dow ChemicalCompany购得的SUBA垫、麂皮型垫(也称为聚氨酯泡沫垫)，例如来自Fujimi的SURFIN垫、来自Chiyoda KK(日本大阪)的CIEGAL垫及来自Dow Chemical Company的SPM垫。
精抛光(即，精抛光的第一台)可发生至少约60秒或甚至约90秒、120秒或180秒。总浆料流动速率可在从约500ml/min到约1000ml/min的范围内(混合后的总流动速率)且垫压力可在从约60g/cm2到约200g/cm2的范围内；然而，应理解，在不违背本发明的范围的情形下，可使用其它抛光时间、垫压力及浆料流动速率。
精抛光可涉及数个抛光步骤。举例来说，结构可在精抛光机的两个或更多个台处(即，使用不同抛光垫的不同工作站)暴露于数个单独抛光序列。在抛光序列期间也可改变供应到台处的抛光垫的抛光浆料。
可在抛光设备的第一台(即，第一抛光垫)处以各种序列将一或多种抛光浆料供应到抛光垫。根据本发明的实施例，可在抛光序列中单独或以组合方式使用的合适浆料包含：第一抛光浆料，其包括一定量的二氧化硅颗粒；第二抛光浆料，其也包括一定量的二氧化硅颗粒但以小于第一浆料的浓度；第三抛光浆料，其为碱性的(即，腐蚀性)且通常不含有二氧化硅颗粒，及第四抛光浆料，其为去离子水。就此来说，应注意，如在本文中所提及，术语“浆料”表示各种悬浮液及溶液(包含其中没有颗粒的溶液，例如腐蚀性溶液及去离子水)且不打算暗指液体中存在颗粒。
第一及第二浆料的二氧化硅颗粒可为胶质二氧化硅，且所述颗粒可囊封于聚合物中。合适第一含有二氧化硅的抛光浆料包含Syton-HT50(亚利桑那州坦佩的Du Pont AirProducts NanoMaterials)及DVSTS029(明尼苏达州圣保罗的Nalco Water)。合适第二含有二氧化硅的抛光浆料包含Glanzox-3018(来自日本东京的Fujimi)及NP 8020(日本大阪的Nitta Haas)。
可通过在第二浆料中使用较少的二氧化硅颗粒来改变第一及第二抛光浆料中的二氧化硅的浓度。更典型地，通过使用颗粒本身中包含更少二氧化硅(即，更多聚合物囊封及更少二氧化硅)的二氧化硅颗粒来改变浓度。
在一些实施例中，第一抛光浆料含有第一组二氧化硅颗粒且第二浆料含有第二组二氧化硅颗粒。第一组二氧化硅颗粒具有X1二氧化硅含量且第二组具有X2二氧化硅含量，其中X1大于X2。可通过使用聚合物个别地囊封至少一组颗粒来改变颗粒的二氧化硅含量，其中两组之间的囊封度(即，聚合物的厚度)是不同的。聚合物减少所述组颗粒内的二氧化硅含量。在一些实施例中，X1与约X2的比率为至少约2:1或甚至至少约3:1，至少约5:1，至少约10:1或甚至至少约15:1。X1与约X2的差(即，X1减去X2)可为约5wt％，至少约10wt％，至少约25wt％或至少约50wt％。
在一些实施例中，将第一抛光浆料的第一组二氧化硅颗粒个别地囊封于聚合物中，且第一组包含至少约50wt％的二氧化硅，或至少约60wt％，至少约70wt％，从约50wt％到约95wt％，从约60wt％到约95wt％或从约70wt％到约90wt％的二氧化硅。
第二抛光浆料的第二组二氧化硅颗粒也可个别地经聚合物囊封。第二组经聚合物囊封的二氧化硅颗粒可包括小于约25wt％的二氧化硅，或如在其它实施例中，小于约15wt％，小于约10wt％，从约1wt％到约25wt％，从约1wt％到约15wt％或从约1wt％到约10wt％的二氧化硅。
第三抛光浆料为碱性的(例如，包括KOH、NaOH或NH4盐)，且通常不含有二氧化硅颗粒。浆料可具有大于12的pH(例如，从约13到约14的pH)。
在各种抛光序列中，可单独或以各种组合方式施加第一、第二、第三及第四抛光浆料。在例示性序列中且根据本发明的一些实施例，精抛光机的第一台处的精抛光开始于第一精抛光步骤，其中使抛光垫同时接触包括二氧化硅的第一抛光浆料及碱性第三抛光浆料。两种浆料可在抛光机处组合(即，在垫处单独地供应)，或可在供应到垫之前混合。
在第一台的第二精抛光步骤中，将第二含有二氧化硅的抛光浆料及第三碱性抛光浆料同时供应到抛光垫。在第二步骤中，除了碱性第三浆料之外或作为碱性第三浆料的替代物，还可使用包括去离子水的第四浆料。一般来说，仅在于第一步骤中已完全供应第一抛光浆料之后，才将第二抛光浆料供应到垫。
在第一台的第三精抛光步骤中，将包括二氧化硅颗粒的第二抛光浆料及/或包括去离子水的第四抛光浆料供应到抛光垫。一般来说，第三浆料不包含碱以防止蚀孔的形成。
在完成第一台的抛光序列之后，可将半导体衬底转移到第二或甚至第三台。第二及第三台可包含与第一台的抛光垫相同或不同的抛光垫。可在第二及第三台处使用第二抛光浆料(其具有比第一浆料低的浓度的二氧化硅)及/或包括去离子水的第四浆料。
根据本发明的实施例，通过测量结构的边缘滚降来分析已经抛光(例如，精抛光)的衬底或一批衬底以提供反馈，从而调整精抛光机的抛光序列(例如，第一台的序列)。分析经抛光衬底以确定边缘滚降(也称为“滚降量”或仅“ROA”)。
可使用高度数据分布曲线来测量边缘滚降，如由M.Kimura等人的“精确测量硅抛光晶片的晶片滚降的新方法(A New Method for the Precise Measurement of WaferRoll off of Silicon Polished Wafer)”(日本应用物理杂志，第38卷，第38至39页(1999))所揭示，所述论文出于所有相关及一致性目的以引用方式并入本文中。一般来说，业界通过(举例来说)“SEMI M69：使用滚降量ROA确定晶片近边缘几何结构的实践(初步)(2007)(SEMI M69:Practice for Determining Wafer Near-Edge Geometry using Roll-off Amount,ROA(Preliminary)(2007))”已将Kimura的方法标准化，所述标准也出于所有相关及一致性目的以引用方式并入本文中。大多数可商购晶片检验仪器经预编程以计算ROA。举例来说，可使用KLA-Tencor晶片检验系统(其使用WaferSight分析硬件)(加利福尼亚苗必达)来确定ROA。
参考图2，晶片20的ROA通常通过参考沿着晶片半径的三个点(P1、P2及P3)来确定。在两个点(P1、P2)之间拟合参考线R。第三点(P3)靠近通常观察到滚降的晶片的圆周边缘。ROA是参考线R与第三点P3之间的距离。可将参考线R拟合为一阶线性线或三阶多项式。出于本发明的目的，除非另有不同陈述，否则将参考线拟合为一阶线性线。
就此来说，可依据前表面ROA、后表面ROA或厚度ROA(即，使用平均厚度分布曲线)来表达ROA。前表面ROA及后表面ROA测量涉及沿着相应前表面或后表面在P1与P2之间拟合最佳拟合参考线R，且厚度ROA涉及在P1与P2之间拟合针对各种晶片20厚度的最佳拟合线(即，厚度ROA虑及前表面及后表面两者)。
虽然可选择三个点中之任一点来确定ROA，但在所属领域中使用的一种常用方法(特定来说针对300mm衬底)包含：使用距晶片的中心轴约为晶片的半径的80％的第一点及距晶片的中心轴约为所述半径的93.3％的第二点来形成参考线R。在300mm直径晶片中，这些点距晶片的中心轴约为120mm及140mm。可使用距中心轴约晶片的半径的98.7％(即，对于300mm直径晶片来说，在距中心轴约148mm处)的第三点，其中参考线与第三点之间的距离为ROA。也可使用距中心轴约为晶片的半径的98.0％或距中心轴约为晶片的半径的99.3％的第三点来确定ROA(对于300mm直径的晶片来说，分别为约147mm及约149mm)。
可跨越晶片的数个半径测量且平均化ROA。举例来说，可测量且平均化跨越晶片有角度地间隔的2个、4个或8个半径的ROA。举例来说，可通过平均化八个半径(例如，如在SEMIM69中所描述的在R-θ坐标系中的0°、45°、90°、135°、180°、225°、275°及315°处的八个半径)的ROA来测量ROA。
如上文所描述，ROA测量可涉及前表面分布曲线、后表面分布曲线或厚度分布曲线。就此来说，如本文中所使用，“ROA”是指使用晶片的最佳拟合厚度分布曲线(即，厚度ROA而非前表面ROA)测量的ROA，其中线性一阶线建立于晶片的半径的80％与93.3％之间，且其中除非另有陈述，否则晶片的环形边缘部分的参考点在半径的98.7％处。
应理解，关于厚度分布曲线的ROA可为正数，其中晶片在其外围边缘部分中变得较厚；或可为负数，其中晶片在其外围边缘部分中变得较不厚。就此来说，本文中使用关于ROA量(负或正)的短语“小于”指示ROA在从所陈述的量到约0的范围内(例如，“小于约-700nm”的ROA是指约-700nm到约0的ROA范围，且“小于约700nm”的ROA是指约700nm到约0的范围中的ROA)。此外，使用关于ROA量(负或正)的短语“大于”包含其中晶片的边缘部分较之所陈述的量进一步远离晶片的轴向中心的滚降量。
也应注意，对“差量ROA/ERO”(见图4及6)的提及参考从先前工艺条件的ROA的改变。对于其中在边缘处观察到下降的负ROA(例如，-700nm)，正差量ROA/ERO指示在经改变条件下的边缘滚降的改进(即，边缘不下降太多)，而负差量ROA/ERO指示在边缘处的额外下降。对于其中在边缘处观察到上升的正ROA(例如，700nm)，正差量ROA/ERO指示在经改变条件下边缘处的进一步上升，而负差量ROA指示在经改变条件下在边缘处的较少的上升。
在一些实施例中，在安装新抛光垫之后，分析一或多个(例如，一批)半导体衬底。使用经抛光半导体衬底的边缘滚降来确定垫的垫对垫变化量(例如，从“平均”边缘滚降的变化)。使用经抛光半导体衬底(其在本文中可称为“第一”半导体衬底)或一批衬底的经测量边缘滚降来调整精抛光机的第一台的抛光序列以用于随后经抛光衬底(其在本文中可称为“第二”半导体衬底)。举例来说，可控制供应到抛光垫的第一抛光浆料的量。在一些实施例中，基于经分析衬底的经测量边缘滚降控制在第一台处供应的第一抛光浆料的体积及/或第二抛光浆料的体积。可根据美国专利公开案第2017/0178890中揭示的方法中的一或多者控制抛光工艺以调整边缘滚降，所述公开案出于所有相关及一致性目的以引用方式并入本文中。
根据本发明的一些实施例，为了确定抛光垫的垫对垫变化量，将第一半导体衬底或批衬底的边缘滚降与和用于抛光第一半导体衬底的抛光垫相同类型的抛光垫的平均边缘滚降相比较。当使第二半导体衬底与抛光垫接触时供应到抛光垫的抛光浆料的量(例如，第一含有二氧化硅的浆料)可至少部分地基于第一半导体衬底的经测量边缘滚降与相同类型的抛光垫的平均边缘滚降之间的差。可从使用相同类型的垫的先前抛光运行确定特定类型的抛光垫的平均边缘滚降。
在其中通过测量边缘滚降分析第一经抛光半导体衬底以确定抛光垫的垫对垫变化量的实施例中，垫可为安装在抛光台上的新垫。半导体结构可为(理想地)由新垫抛光的第一半导体结构或可为由新抛光垫抛光的前五个、前十个或前二十个衬底中的一个衬底。在其中使用新抛光设备及/或垫布置的实施例中，可最初抛光若干个晶片(例如，前50个、前100个或前200个晶片)直到达成稳定移除，此后可通过测量边缘滚降分析以上提及的第一经抛光半导体衬底以确定抛光垫的垫对垫变化量。
在一些实施例中，通过测量一批衬底中的每一衬底的边缘滚降分析所述衬底以确定抛光垫(例如，新垫)的垫对垫变化量并调整抛光工艺。批可包含至少2个半导体衬底，或如在其它实施例中，至少5个、至少10个、至少15个或至少20个半导体衬底。可平均化经抛光半导体衬底中之每一者的经测量边缘滚降，其中当使第二半导体衬底与抛光垫接触时供应到抛光垫的抛光浆料的量至少部分地基于所述批的经平均化滚降量。
在一些实施例中，调整在第一台处供应的第一抛光浆料的体积与在第一台处供应的第二抛光浆料的体积的比率。如下文在实例2及实例4中所展示，通过减少所供应的第一含有二氧化硅的抛光浆料的量(相对于第二含有二氧化硅的浆料)，减少在精抛光期间发生的边缘滚降(即，使得将指示在边缘处存在滚降的负ROA较不负)。在其中预期边缘滚降较大的例子中(即，归因于垫的制造期间的变化而较大)，如从经分析结构的经测量滚降所预测，可减小所供应的第一含有二氧化硅的抛光浆料的量(相对于第二含有二氧化硅的浆料)，以补偿归因于垫对垫变化性的边缘滚降的增加。在其中预期边缘滚降更小的例子中(即，归因于垫的制造期间的变化而较小)，如从经分析结构的经测量滚降所预测，可增加所供应的第一含有二氧化硅的抛光浆料的量(相对于第二含有二氧化硅的浆料)，以补偿归因于垫对垫变化性的增加。
在一些实施例中，通过改变将第一含有二氧化硅的浆料供应到抛光垫的时间长度及/或改变将第二含有二氧化硅的浆料供应到抛光垫的时间量调整第一浆料与第二浆料的比率。举例来说，施加第一及第二浆料的总时间可随着将第一及第二浆料供应到垫的时间变化而保持恒定。
另一选择是，或除了调整第一与第二含有二氧化硅的抛光浆料的比率之外，基于经分析衬底的经测量边缘滚降调整在第一台处添加的第三碱性抛光浆料的量(即，在每一抛光步骤期间在第一台处添加的碱的总和)。在一些实施例中，控制与第二含有二氧化硅的抛光浆料同时添加的第三碱性抛光浆料的量来调整边缘滚降。如下文在实例3中所展示，通过增加在精抛光机的第一台期间添加的碱的量，减少在精抛光期间发生的边缘滚降(即，使得将指示在边缘处存在滚降的负ROA较不负)。可基于归因于垫对垫变化量的滚降的经测量增加来增加或基于归因于垫对垫变化量的滚降的经测量减小来减小在精抛光机的第一台处供应的碱性抛光浆料的量。
在一些实施例中，确定目标边缘滚降，且基于从经分析结构的边缘滚降确定的垫对垫变化量调整工艺条件(例如，含有二氧化硅的第一抛光浆料的量及/或碱性第三抛光浆料的量)。除了边缘滚降测量之外，反馈控制方法也可涉及对其它参数(例如晶片平坦度)的评估，且控制抛光参数使得可在不具有晶片平坦度的不可接受降级的情形下达成经改进边缘滚降。其它参数可经监视以确保质量处理(例如，蚀孔的存在)。
另一选择是，或除了基于第一半导体衬底的边缘滚降控制供应到抛光的抛光浆料的量之外，随后使用的抛光浆料的量可至少部分地基于与抛光工艺相关的一或多个其它参数。举例来说，当使第二半导体衬底与抛光垫接触时供应到抛光垫的抛光浆料的量可至少部分地基于抛光垫的寿命。
可基于由垫抛光的衬底的数目，或已使用垫抛光衬底的小时，或通过任何其它合适方法(例如，累积时间乘以抛光压力)来确定垫的寿命。寿命可正规化为垫通常被使用的平均寿命，或此后替换垫的预定寿命。如图8中所展示，随着垫的寿命增加，边缘滚降通常增加。通过减少所供应的第一含有二氧化硅的抛光浆料的量，可减少在精抛光期间发生的边缘滚降(即，使得将指示在边缘处存在滚降的负ROA较不负)，以补偿归因于垫的经增加寿命的经增加边缘滚降。另一选择是，可调整第三浆料(即，碱性浆料)的量。
在一些实施例中，至少部分地基于第二半导体晶片的经测量平坦度调整抛光工艺。如在图9中所展示，拱凸(即，晶片中心与边缘区域之间的厚度差异)的增加导致边缘滚降的增加。可通过减少供应到垫的第一含有二氧化硅的抛光浆料的量(例如，相对于第二含有二氧化硅的浆料)来补偿此增加，使得可减少在精抛光期间发生的边缘滚降。另一选择是，可调整碱性浆料的量。
与用于抛光衬底的常规方法相比，本发明的方法具有数个优点。通过在已在抛光台上安装新抛光垫之后测量第一半导体衬底或批衬底的边缘滚降，可确定垫的垫对垫变化，此允许调整抛光工艺以用于随后经抛光衬底。可通过减少或增加含有二氧化硅的抛光浆料或碱性抛光浆料的量，在精抛光序列内动态地补偿与抛光垫的平均预期滚降的偏差。调整抛光工艺以虑及对有助于抛光垫的寿命及/或待抛光半导体的平坦度的边缘滚降的影响允许进一步调谐抛光工艺以达成更一致性滚降。所述方法可尤其用于减少单面抛光工艺中的边缘滚降，在单面抛光工艺中，从结构的表面移除不超过约0.5μm或更少的材料(此为抛光300mm直径晶片典型的)。
实例
通过以下实例进一步图解说明本发明的工艺。这些实例不应被视为限制性意义。
实例1：精抛光中第一及第二二氧化硅浆料的变化量对移除分布曲线的影响
经粗双面抛光的晶片在单面抛光机中精抛光。在最终抛光设备的第一台的第一抛光步骤中，将包括二氧化硅颗粒的第一抛光浆料(Syton-HT50)及一定量的碱性抛光浆料(KOH)供应到抛光垫。在第二步骤中，将包括二氧化硅颗粒的第二抛光浆料(Glanzox-3018与NP 8020的混合)及碱供应到台。第二含有二氧化硅的浆料含有比第一含有二氧化硅的浆料少的二氧化硅。在第三步骤中，将第二含有二氧化硅的浆料及去离子水供应到垫。
将晶片转移到第二台且随后转移到第三台。在第二及第三台两者中，将第二含有二氧化硅的抛光浆料及去离子水供应到垫。
第一及第二含有二氧化硅的浆料的量与用于晶片的数个运行的常规抛光方法不同。在第一、第二及第三台处的处理之后，测量用于各种运行的经正规化移除。如在图3中所展示，使用额外第一浆料导致在边缘处的移除的增加(边缘滚降的增加)。使用较少第一浆料也导致在晶片的边缘处的移除的增加。然而，当使用额外第一浆料时，移除的改变(即，与展示朝向边缘的移除的改变的拟合线相比靠近148mm的移除程度)较大，此指示在增加第一浆料的情形下的更高边缘滚降。使用额外第二浆料导致朝向晶片的边缘的较少移除及经减少滚降。
实例2：精抛光中变化的第一含有二氧化硅的浆料的影响
在调整精抛光机的第一台处的第一含有二氧化硅的抛光的总流量的同时执行实例1的抛光工艺。图4展示在精抛光之前及之后(精ROA减去粗ROA)的边缘滚降的改变(在148mm处测量)。如在图4中所展示，使用小体积的第一含有二氧化硅的抛光使边缘滚降变少(即，负ROA变得较不负)。在额外体积的第一含有二氧化硅的抛光浆料的情形下，此改进变少。与X轴相交的右侧体积指示使用额外第一浆料导致的边缘滚降的增加。
图5展示晶片的近边缘平坦度(ESFQR)的改变。如在图5中所展示，在精抛光机的第一台处使用额外体积的第一含有二氧化硅的抛光浆料的情形下，近边缘平坦度降级。
实例3：精抛光中变化的碱的量的影响
变化在实例1中描述的精抛光工艺的第一台的第二抛光步骤中的碱的量与第二含有二氧化硅的浆料的量的比率。在精抛光之后，测量晶片的边缘滚降(在148mm处测量)。
图6中展示结果的盒形图。如在图6中所展示，在20ml的第二含有二氧化硅的浆料量处(前5个数据点)，边缘滚降随着增加的碱的量而改进。此也可见于25ml的第二含有二氧化硅的浆料数据点中。
实例4：精抛光中第一及第二二氧化硅浆料的变化时间对移除分布曲线的影响
经粗双面抛光的晶片在单面抛光机中精抛光。在最终抛光设备的第一台的第一抛光步骤中，将包括二氧化硅颗粒的第一抛光浆料(来自Nalco的DVSTS029)及一定量的碱性抛光浆料(KOH)供应到抛光垫。在第二步骤中，将包括二氧化硅颗粒的第二抛光浆料(来自Nitta Haas的NP 8020H)及碱供应到台。第二含有二氧化硅的浆料含有比第一含有二氧化硅的浆料少的二氧化硅。以下在表1中展示第一及第二步骤中的相对进给速率。
步骤1 步骤2
持续时间 X Y
Nalco 20cc/min -
KOH 600cc/min 600cc/min
NP8020H - 35cc/min
表1：在第一台的第一及第二步骤期间的第一及第二二氧化硅浆料以及碱的速率(X+Y＝35秒)
在第三步骤中，将第二含有二氧化硅的浆料及去离子水供应到垫。
步骤1及步骤2的总抛光时间恒定保持在35秒。步骤1(“X”)及步骤2(“Y”)的时间量随着边缘滚降的改变而变化展示于图7中。如在图7中所展示，增加第一抛光步骤的时间导致滚降增加(即，负ROA变得更负)。
实例5：垫寿命对边缘滚降的影响
图8展示在精抛光之前及之后的边缘滚降的改变，如展示垫寿命随着经正规化寿命而增加。如从图8可见，边缘滚降随着垫寿命增加而增加(即，变得更负)。
实例6：晶片平坦度对边缘滚降的影响
在精抛光之前及之后测量晶片的拱凸(即，中心与边缘之间的厚度改变，其中定位参数导致拱形晶片且负数导致蝶形晶片)(“差量拱凸”)，且在精抛光之前及之后测量晶片的边缘滚降(“差量滚降”)。图9展示随差量拱凸的改变而变的滚降的改变。如在图9中所展示，差量拱凸的增加导致经减少边缘滚降(即，负边缘滚降变得较不负)。
如本文中所使用，当与尺寸、浓度、温度或其它物理或化学性质或特性的范围一起使用时，术语“约(about)”、“大致上(substantially)”、“基本上(essentially)”及“大约(approximately)”意指涵盖可存在于性质或特性的范围的上限及/或下限中的变化，包含(举例来说)由舍入、测量方法或其它统计变化导致的变化。
当介绍本发明或其实施例的要素时，冠词“一(a、an)”、“所述(the)”及“所述(said)”打算意指存在所述要素中的一或多者。术语“包括(comprising)”、“包含(including)”“含有(containing)”及“具有(having)”打算包含且意指除了所列举要素外可能还存在额外要素。指示特定定向(例如，“顶部”、“底部”、“侧”等)的术语的使用是为了方便说明且并不需要所描述物项的任何特定定向。
由于在不违背本发明的范围的情形下可对上述构造及方法作出各种改变，因此打算应将上文说明中所含有及附图中所展示的所有事物解释为说明性的且不具有限制意义。

Claims (15)

1.一种用于抛光半导体衬底的方法，每一衬底具有前表面及大体上平行于所述前表面的后表面，所述方法包括：
使第一半导体衬底的所述前表面与抛光垫接触；
将第一半导体衬底抛光浆料供应到所述抛光垫，以精抛光所述第一半导体衬底的所述前表面且产生经抛光的第一半导体衬底；
测量所述第一半导体衬底的边缘滚降；
使第二半导体衬底的所述前表面与所述抛光垫接触；
将第二半导体衬底抛光浆料供应到所述抛光垫，以精抛光所述第二半导体衬底的所述前表面；及
至少部分地基于所述第一半导体衬底的所述经测量的边缘滚降，控制当使所述第二半导体衬底与所述抛光垫接触时，供应到所述抛光垫的所述第二半导体衬底抛光浆料的量。
2.根据权利要求1所述的方法，其中所述第一半导体衬底是一批半导体衬底中的一个半导体衬底，所述方法包括：
使所述批半导体衬底中的每一半导体衬底的所述前表面与所述抛光垫接触；
将所述第一半导体衬底抛光浆料供应到所述批中的每一半导体衬底的所述抛光垫，以精抛光所述批的所述半导体衬底中的每一者的所述前表面，以产生一批经抛光的半导体衬底；
测量所述批的所述经抛光的半导体衬底中的每一者的所述边缘滚降；及
至少部分地基于所述批的经抛光的半导体衬底的所述经测量的边缘滚降，来控制当使所述第二半导体衬底与所述抛光垫接触时，供应到所述抛光垫的所述第二半导体衬底抛光浆料的所述量。
3.根据权利要求2所述的方法，其中平均化所述批的所述经抛光的半导体衬底中的每一者的所述经测量的边缘滚降，当使所述第二半导体衬底与所述抛光垫触接时，供应到所述抛光垫的所述第二半导体衬底抛光浆料的所述量至少部分地基于所述批的所述经平均化的滚降量。
4.根据权利要求2至权利要求3中任一权利要求所述的方法，其中所述批包括至少2个半导体衬底，或至少5个、至少10个或至少20个半导体衬底。
5.根据权利要求1至权利要求4中任一权利要求所述的方法，其中至少部分地基于所述抛光垫的寿命，来控制当使所述第二半导体衬底与所述抛光垫接触时供应到所述抛光垫的所述第二半导体衬底抛光浆料的所述量。
6.根据权利要求1至权利要求5中任一权利要求所述的方法，其中至少部分地基于所述第二半导体衬底的平坦度，来控制当使所述第二半导体衬底与所述抛光垫接触时供应到所述抛光垫的所述第二半导体衬底抛光浆料的所述量。
7.根据权利要求1至权利要求6中任一权利要求所述的方法，其中在至少两个步骤中供应所述第二半导体衬底抛光浆料，所述第二半导体衬底抛光浆料是包括二氧化硅的第一步抛光浆料，以第一步抛光浆料体积将所述第一步抛光浆料供应到所述抛光垫，所述方法进一步包括：
以第二步抛光浆料体积将第二步抛光浆料供应到所述抛光垫，所述第一步抛光浆料包括相对于所述第二步抛光浆料的更高浓度的二氧化硅，其中通过控制所述第一步抛光浆料体积与所述第二步抛光浆料体积的比率来控制供应到所述抛光垫的所述第一步抛光浆料的所述量。
8.根据权利要求7所述的方法，其中所述第二步抛光浆料包括二氧化硅。
9.根据权利要求7或权利要求8所述的方法，其中通过控制将所述第一步抛光浆料及所述第二步抛光浆料施加到所述抛光垫的时间来控制所述第一步抛光浆料体积与所述第二步抛光浆料体积的所述比率。
10.根据权利要求7至权利要求9中任一权利要求所述的方法，其中将所述第一步抛光浆料及所述第二步抛光浆料单独地供应到所述抛光垫。
11.根据权利要求1至权利要求10中任一权利要求所述的方法，其中供应到所述抛光垫的第二半导体抛光浆料的所述量是当在抛光设备的第一台处抛光时所供应的第二半导体抛光浆料的总量，所述方法包括将所述衬底转移到所述抛光设备的第二台。
12.根据权利要求1至权利要求11中任一权利要求所述的方法，其中当抛光所述衬底的所述前表面时，所述第一及第二半导体衬底的所述后表面不与抛光垫接触。
13.根据权利要求1至权利要求12中任一权利要求所述的方法，其中：
所述第一半导体衬底的所述精抛光从所述第一半导体衬底的所述前表面移除约0.5μm或更少的材料；且
所述第二半导体衬底的所述精抛光从所述第二半导体衬底的所述前表面移除约0.5μm或更少的材料。
14.根据权利要求1至权利要求13中任一权利要求所述的方法，其中所述第一半导体衬底是由所述抛光垫抛光的前五个、前十个或前二十个衬底中的一个衬底。
15.根据权利要求1至权利要求13中任一权利要求所述的方法，其中所述第一半导体衬底是由所述抛光垫抛光的第一个衬底。
CN202210527011.XA 2018-09-10 2019-08-23 依据垫对垫变化量进行调整的半导体衬底抛光方法 Pending CN114734373A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862729134P 2018-09-10 2018-09-10
US62/729,134 2018-09-10
CN201980068792.7A CN113165137B (zh) 2018-09-10 2019-08-23 依据垫对垫变化量进行调整的半导体衬底抛光方法
PCT/US2019/047829 WO2020055571A1 (en) 2018-09-10 2019-08-23 Methods for polishing semiconductor substrates that adjust for pad-to-pad variance

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980068792.7A Division CN113165137B (zh) 2018-09-10 2019-08-23 依据垫对垫变化量进行调整的半导体衬底抛光方法

Publications (1)

Publication Number Publication Date
CN114734373A true CN114734373A (zh) 2022-07-12

Family

ID=67841307

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980068792.7A Active CN113165137B (zh) 2018-09-10 2019-08-23 依据垫对垫变化量进行调整的半导体衬底抛光方法
CN202210527011.XA Pending CN114734373A (zh) 2018-09-10 2019-08-23 依据垫对垫变化量进行调整的半导体衬底抛光方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980068792.7A Active CN113165137B (zh) 2018-09-10 2019-08-23 依据垫对垫变化量进行调整的半导体衬底抛光方法

Country Status (8)

Country Link
US (1) US11081359B2 (zh)
EP (1) EP3849742B1 (zh)
JP (1) JP7341223B2 (zh)
KR (1) KR102515998B1 (zh)
CN (2) CN113165137B (zh)
SG (1) SG11202102118TA (zh)
TW (1) TWI802747B (zh)
WO (1) WO2020055571A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6635088B2 (ja) * 2017-04-24 2020-01-22 信越半導体株式会社 シリコンウエーハの研磨方法
WO2023127601A1 (ja) * 2021-12-27 2023-07-06 株式会社レゾナック うねり予測装置、うねり予測方法、被研磨物の加工方法及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040070768A (ko) * 2003-02-04 2004-08-11 아남반도체 주식회사 반도체 기판 연마장치의 패드 컨디셔너
US20170053826A1 (en) * 2015-08-20 2017-02-23 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures
US20170178890A1 (en) * 2015-12-21 2017-06-22 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor substrate polishing methods with dynamic control
CN108369906A (zh) * 2015-12-18 2018-08-03 胜高股份有限公司 晶圆抛光方法及抛光装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092407A (ko) 2000-03-30 2002-12-11 엠이엠씨 일렉트로닉 머티리얼스 쏘시에떼 퍼 아찌오니 웨이퍼 연마 방법
TWI268286B (en) 2000-04-28 2006-12-11 Kao Corp Roll-off reducing agent
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
KR100932741B1 (ko) 2002-03-28 2009-12-21 신에쯔 한도타이 가부시키가이샤 웨이퍼의 양면연마장치 및 양면연마방법
JP3935757B2 (ja) * 2002-03-28 2007-06-27 信越半導体株式会社 ウエーハの両面研磨装置及び両面研磨方法
KR20040056177A (ko) 2002-12-23 2004-06-30 주식회사 실트론 실리콘웨이퍼의 연마 장치
DE10324429B4 (de) * 2003-05-28 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Betreiben eines chemisch-mechanischen Polier Systems mittels eines Sensorsignals eines Polierkissenkonditionierers
TWI386989B (zh) * 2005-02-25 2013-02-21 Ebara Corp 研磨裝置及研磨方法
KR100623189B1 (ko) 2005-05-18 2006-09-13 삼성전자주식회사 슬러리 공급 장치 및 이를 갖는 웨이퍼 연마 장치
JP2007053298A (ja) 2005-08-19 2007-03-01 Nitta Haas Inc 研磨用組成物
EP2410558A3 (en) 2005-11-11 2012-04-18 Hitachi Chemical Co., Ltd. Polishing slurry for silicon oxide, additive liquid and polishing method
KR20080062020A (ko) 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 웨이퍼의 가공방법
JP5057325B2 (ja) 2007-05-11 2012-10-24 ニッタ・ハース株式会社 研磨パッド
JP5275595B2 (ja) 2007-08-29 2013-08-28 日本化学工業株式会社 半導体ウエハ研磨用組成物および研磨方法
JP5450946B2 (ja) 2007-09-27 2014-03-26 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの両面研磨方法
US8192248B2 (en) 2008-05-30 2012-06-05 Memc Electronic Materials, Inc. Semiconductor wafer polishing apparatus and method of polishing
JP5415735B2 (ja) 2008-09-26 2014-02-12 株式会社荏原製作所 ドレッシング方法、ドレッシング条件の決定方法、ドレッシング条件決定プログラム、および研磨装置
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN102189469B (zh) * 2010-03-11 2013-04-10 中芯国际集成电路制造(上海)有限公司 用于动态调整化学机械抛光的时间界限的方法
TWI548483B (zh) 2011-07-19 2016-09-11 荏原製作所股份有限公司 研磨裝置及方法
KR101875880B1 (ko) 2011-09-01 2018-07-06 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 연마방법 및 연마제
US20140015107A1 (en) * 2012-07-12 2014-01-16 Macronix International Co., Ltd. Method to improve within wafer uniformity of cmp process
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US9193025B2 (en) 2013-03-13 2015-11-24 Sunedison Semiconductor Limited (Uen201334164H) Single side polishing using shape matching
CN105081957A (zh) * 2014-05-14 2015-11-25 和舰科技(苏州)有限公司 一种用于晶圆平坦化生产的化学机械研磨方法
US9566687B2 (en) 2014-10-13 2017-02-14 Sunedison Semiconductor Limited (Uen201334164H) Center flex single side polishing head having recess and cap
JP6794275B2 (ja) 2017-01-17 2020-12-02 株式会社荏原製作所 研磨方法
WO2019099541A1 (en) * 2017-11-16 2019-05-23 Applied Materials, Inc. Predictive filter for polishing pad wear rate monitoring

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040070768A (ko) * 2003-02-04 2004-08-11 아남반도체 주식회사 반도체 기판 연마장치의 패드 컨디셔너
US20170053826A1 (en) * 2015-08-20 2017-02-23 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures
CN108369906A (zh) * 2015-12-18 2018-08-03 胜高股份有限公司 晶圆抛光方法及抛光装置
US20170178890A1 (en) * 2015-12-21 2017-06-22 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor substrate polishing methods with dynamic control

Also Published As

Publication number Publication date
TW202023749A (zh) 2020-07-01
EP3849742B1 (en) 2022-10-05
CN113165137A (zh) 2021-07-23
US20200083057A1 (en) 2020-03-12
KR20210045495A (ko) 2021-04-26
EP3849742A1 (en) 2021-07-21
CN113165137B (zh) 2022-06-14
SG11202102118TA (en) 2021-04-29
WO2020055571A1 (en) 2020-03-19
JP7341223B2 (ja) 2023-09-08
US11081359B2 (en) 2021-08-03
TWI802747B (zh) 2023-05-21
JP2021536140A (ja) 2021-12-23
KR102515998B1 (ko) 2023-03-29

Similar Documents

Publication Publication Date Title
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
US7332437B2 (en) Method for processing semiconductor wafer and semiconductor wafer
US6962521B2 (en) Edge polished wafer, polishing cloth for edge polishing, and apparatus and method for edge polishing
CN101927447B (zh) 双面抛光半导体晶片的方法
TWI566287B (zh) 半導體材料晶圓的拋光方法
CN111251163B (zh) 一种获得亲水性表面的抛光硅片加工方法
EP2530706A1 (en) Method for reclaiming semiconductor wafer and polishing composition
CN113165137B (zh) 依据垫对垫变化量进行调整的半导体衬底抛光方法
US10600634B2 (en) Semiconductor substrate polishing methods with dynamic control
US6729941B2 (en) Process for manufacturing semiconductor wafer and semiconductor wafer
WO2001015860A1 (fr) Procede et dispositif de polissage pour tranche de semiconducteur
KR20180092966A (ko) 연마방법
JPWO2020055571A5 (zh)
US20230197455A1 (en) Methods for polishing semiconductor substrates
KR101581469B1 (ko) 웨이퍼 연마방법
KR20030042858A (ko) 실리콘 웨이퍼 연마 장치 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination