KR101032932B1 - 반도체 웨이퍼 연마법 - Google Patents

반도체 웨이퍼 연마법 Download PDF

Info

Publication number
KR101032932B1
KR101032932B1 KR1020090071915A KR20090071915A KR101032932B1 KR 101032932 B1 KR101032932 B1 KR 101032932B1 KR 1020090071915 A KR1020090071915 A KR 1020090071915A KR 20090071915 A KR20090071915 A KR 20090071915A KR 101032932 B1 KR101032932 B1 KR 101032932B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
cmp
polishing
profile
material removal
Prior art date
Application number
KR1020090071915A
Other languages
English (en)
Other versions
KR20100027960A (ko
Inventor
클레멘스 자필코
토마스 재슈케
마코토 다바타
클라우스 뢰트거
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20100027960A publication Critical patent/KR20100027960A/ko
Application granted granted Critical
Publication of KR101032932B1 publication Critical patent/KR101032932B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 전면과 후면을 갖는 반도체 웨이퍼의 연마법에 관한 것이다. 반도체 웨이퍼 연마법은 반도체 웨이퍼의 직경을 따라 후면의 에지 구역에서보다 후면의 중앙 구역에서 재료 제거가 더 많은 프로파일로 재료를 제거하는 것을 포함하는 CMP에 의해 반도체 웨이퍼의 후면을 연마하는 것과, 반도체 웨이퍼의 직경을 따라 전면의 에지 구역에서보다 전면의 중앙 구역에서 재료 제거가 더 적은 프로파일로 재료를 제거하는 것을 포함하는 CMP에 의해 반도체 웨이퍼의 전면을 연마하는 것을 포함한다.

Description

반도체 웨이퍼 연마법{METHOD FOR POLISHING A SEMICONDUCTOR WAFER}
본 발명은 화학 기계적 연마(Chemical Mechanical Polishing; CMP)에 의한 반도체 웨이퍼 연마법에 관한 것이다.
CMP는 반도체 웨이퍼의 전면의 조도(粗度)를 감소시키는 데 통상적으로 사용되는 단면 연마이다. 따라서, CMP는 경면 연마(mirror polishing)라고도 일컬어진다. CMP 동안, 반도체 웨이퍼는 회전 연마 헤드에 의해 회전 연마포에 대해서 연마할 면이 가압되고, 연마제가 공급될 때 평탄화된다. 연마중에 일어나는 재료 제거는 특히 반도체 웨이퍼가 연마포에 대해 가압되는 압력에 좌우된다. 상이한 구역에서 연마 압력을 상이하게 선택하는 가능성 역시 존재하고, 이에 의해 반도체 웨이퍼의 직경을 따라 재료 제거를 봤을 때 불균일한 프로파일을 초래하는 재료 제거가 일어난다. 압력 구역은, 예컨대 압력 챔버 또는 압력 링의 보조에 의해 확립될 수 있다. 압력 구역으로의 세분을 가능하게 하는 캐리어를 지닌 연마 헤드가, 예컨대 US 5,916,016에 설명되어 있다. 따라서, CMP는 원하는 방식으로 반도체 웨이퍼의 기하학적 형상, 다시 말해서 국부적 평탄도 및 전체 평탄도를 나타내는 반도체 웨이퍼의 파라메터에 영향을 주는 데 사용될 수도 있다.
CMP와 함께, DSP("양면 연마")도 반도체 웨이퍼 연마에 있어서 중요한 부분을 담당한다. DSP는 일반적으로 복수 개의 웨이퍼를 동시에 연마하는 것을 포함한다. DSP 동안, 반도체 웨이퍼는 캐리어의 절결부에 연마포가 마련된 2개의 연마판 사이에 놓이고, 공급되는 연마제의 보조에 의해 양면이 연마된다. DSP는 특히, 반도체 웨이퍼의 랩핑 및/또는 그라인딩에 의한 기계적 가공 성형후에 남아 있는 표면 영역에서의 손상을 제거해야 할 과제를 갖고 있다. 재료 제거량은 총 제거량이 통상 10 내지 30 ㎛인 DSP의 경우가 CMP의 경우보다 훨씬 많다. 따라서, DSP는 종종 원료 제거 연마(stock removal polishing)라고도 일컬어진다.
반도체 웨이퍼의 기하학적 형상의 정량적 특성에 대해 표준 파라메터가 이용 가능하다. 이것은 반도체 웨이퍼의 전면의 에지 영역에도 적용되며, 여기서 전면은 통상적으로 전자 부품의 집적을 위한 기초로서 사용되는 반도체 웨이퍼의 면을 의미하는 것이다.
전자 구성 요소의 제조업자는 또한 이용 가능한 영역 FQA("Fixed Quality Area")에서 가능한 한 넓게 에지 영역을 포함하고자 시도한다. 따라서, 허용되는 특정 배제된 에지부(EE)는 훨씬 작아지고 있다. 현재, 요구되는 사양은 단지 1 mm의 배제된 에지부만을 허용한다.
요철은 파라메터 SFQR로 나타낼 수 있다. SFQR은 동일한 치수를 지닌 기준 영역에 대한, 오차 제곱 최소화법(error square minimization)에 의해 얻어진 측정 구역에서의 반도체 웨이퍼 전면의 최대 높이 편차 형태로 정확한, 특정 치수, 예컨대 20 mm × 20 mm의 면적을 지닌 측정 구역에서의 국부적인 평탄도를 나타낸다. 측정 구역은 더 이상 전체적으로 FQA의 부분은 아니지만, 그 중심은 여전히 FQA에 놓여 있는 에지 구역에 있는 측정 지점이다. 파라메터 PSFQR은 파라메터 ESFQR와 같이 측정 지점에서의 국부적인 평탄도를 나타낸다. 후자는 보다 넓은 측정 기준(metirc)을 기초로 한다.
국부적인 평탄도와 함께, 반도체 웨이퍼 전면의 전체적인 평탄도를 고려하는 것 역시 항시 필요하다. 전체적인 평탄도를 나타내는 표준 파라메터는 이 값과 상호 관련이 있는 GBIR 및 SBIR이다. 이들 2개의 파라메터는 반도체 웨이퍼의 후면- 이상적으로 평탄하다고 가정함 -에 대한 전면의 최대 높이 편차를 나타내고, GBIR의 경우에는 FQA가 계산을 위해 사용되고, SBIR의 경우에는 측정 구역으로 제한된 영역이 계산을 위해 사용된다는 점에서 상이하다.
전술한 파라메터에 관한 정의 및 상기 파라메터를 측정하는 방법에 관한 설명은 관련 SEMI 표준, 보다 구체적으로는 M1, M67 및 M1530 표준에 포함된다.
DSP에 의해 연마된 반도체 웨이퍼의 두께는 통상 에지를 향해 현저히 감소된다. 이러한 에지 롤오프(roll-off)는 전체적인 평탄도와 측정 지점에서의 국부적인 평탄도를 감소시킨다. 따라서, 에지 롤오프를 가능한 한 배제된 에지부 구역으로 제한하는 것이 바람직하다.
US 2003/0022495 A1은 에지 롤오프를 감소시키기 위해서 기준면이 상승하도록 우선 반도체 웨이퍼의 후면을 연마하는 것을 제안한다. 이러한 목적으로, 전면은 강성 캐리어에 대해 흡착되고, 바람직하게는 3 내지 8 ㎛에 이르는 재료 제거가 후면 상에서 일어난다. 그 후, 반도체 웨이퍼의 전면이 연마된다.
본 발명의 목적은 전체적인 평탄도와, 특히 반도체 웨이퍼 전면의 에지 영역의 국부적인 평탄도 모두에 있어서의 현저한 개선을 초래하는 반도체 웨이퍼 연마법을 제공하는 것이다.
본 발명은 전면과 후면을 갖는 반도체 웨이퍼를 연마하는 반도체 웨이퍼 연마법으로서, 반도체 웨이퍼의 직경을 따라 후면의 에지 구역에서보다 후면의 중앙 구역에서의 재료 제거가 많은 프로파일로 재료를 제거하는 것을 포함하는 CMP에 의해 반도체 웨이퍼의 후면을 연마하는 것과, 반도체 웨이퍼의 직경을 따라 전면의 에지 구역에서보다 전면의 중앙 구역에서의 재료 제거가 적은 프로파일로 재료를 제거하는 것을 포함하는 CMP에 의해 반도체 웨이퍼의 전면을 연마하는 것을 포함하는 반도체 웨이퍼 연마법에 관한 것이다.
에지 구역에서보다 중앙 구역에서 더 많은 재료가 제거되도록 수행되는 후면의 CMP는 에지의 기하학적 형상에 있어서의 개선, 보다 구체적으로는 파라메터 PSFQR과 ESFQR에 있어서의 개선을 직접적으로 초래한다. 그러나, 후면의 CMP는 또한 전체적인 기하학적 형상, 보다 구체적으로는 파라메터 GBIR 및 SBIR에 있어서의 악화도 초래하는데, 그 이유는 불균일한 재료 제거로 인해 반도체 웨이퍼의 중앙 구역과 에지 구역 간의 두께차가 증가하기 때문이다. 에지 구역에서보다 중앙 구역에서 보다 적은 재료가 제거되도록 수행되는 후속하는 전면의 CMP는 주로, 에지 의 기하학적 형상이 손상되는 일 없이 전체적인 기하학적 형상이 다시 양호해지는 효과를 갖는다. 그 결과, GBIR, SBIR, ESFQR 및 PSFQR과 같은 파라메터 모두가 개선되게 된다. 상기 반도체 웨이퍼 연마법에 의해 얻을 수 있는 반도체 웨이퍼의 기하학적 형상에 있어서의 개선은 단지 1 mm의 에지를 배제할 것이 요구되는 경우에도 달성된다.
중앙 구역은 반도체 웨이퍼의 중앙과, 반도체 웨이퍼 반경의 적어도 50 % 이르는 반경을 지닌 원형 영역을 포함한다. 에지 구역은 반도체 웨이퍼의 에지에서부터 반도체 웨이퍼의 중앙 방향으로 연장되고, 반도체 웨이퍼 반경의 적어도 5 %에 이르는 폭을 갖는다.
바람직하게는, CMP에 의해 반도체 웨이퍼의 후면을 연마할 때 생성되는 재료 제거 프로파일은 CMP에 의해 반도체 웨이퍼의 전면을 연마할 때 생성되는 재료 제거 프로파일의 코스에 대해 거울상으로 역전되는 코스를 갖는다. 이것을 달성하기 위해서는, CMP에 의해 반도체 웨이퍼의 후면을 연마한 다음에 목표 프로파일을 결정하는 것이 유리한데, 상기 목표 프로파일은 CMP에 의해 전면을 연마할 때 얻고자 하는 재료 제거를 나타낸다. 목표 프로파일은 후면의 CMP 이후에 반도체 웨이퍼의 직경을 따라 평면으로부터의 후면의 높이 편차를 측정하고, 목표 프로파일의 코스에 대한 높이 편차의 코스를 동등하게 하는 것에 의해 결정된다. 후속하는 전면의 CMP 동안의 목표 프로파일 구현은 전면의 CMP 동안에 목표 프로파일에 대응하는 프로파일로 재료 제거를 일으키도록 반도체 웨이퍼에 상이한 압력을 가하는 압력 구역에 의해 달성된다.
CMP의 재료 제거량은 전체적으로(후면으로부터의 제거와 전면으로부터의 제거) 1.5 ㎛ 이하이다. 따라서, 상기 반도체 웨이퍼 연마법은 또한 매우 경제적이다. 후면의 CMP 동안, 후면의 중앙 구역에서의 재료 제거는 0.2 내지 0.8 ㎛인 것이 바람직하다. 후면의 에지 구역에서의 재료 제거는 0.02 내지 0.2 ㎛만큼 적은 것이 바람직하다. 전면의 CMP 동안, 전면의 중앙 구역에서의 재료 제거는 0.2 내지 0.8 ㎛인 것이 바람직하다. 전면의 에지 구역에서의 재료 제거는 0.02 내지 0.2 ㎛만큼 많은 것이 바람직하다.
CMP에 의해 후면을 연마할 때 생성되는 재료 제거 프로파일은 볼록한 코스를 갖는 것이 바람직하고, CMP에 의해 전면을 연마할 때 생성되는 재료 제거 프로파일은 오목한 코스를 갖는 것이 바람직하다. 재료 제거 프로파일은 각각 엄격히 볼록하거나 엄격히 오목할 필요는 없다. 이에 따라, 예컨대 반도체 웨이퍼 에지 앞에서 이미 최대 재료 제거를 얻는 코스 또는 반도체 웨이퍼의 중심에서부터의 거리가 반도체 웨이퍼 반경의 적어도 55 %인 후면 또는 전면 구역에서만 재료 제거의 현저한 감소 또는 현저한 증가가 얻어지는 코스 역시 가능하다.
본 발명의 반도체 웨이퍼 연마법에 따르면, 특히 반도체 웨이퍼의 전면 에지 영역에서 전체적인 평탄도와 국부적인 평탄도 모두가 현저히 개선된다.
도 1 내지 도 4는 각기 전면의 CMP의 경우에는 오목한 경향이 있는 코스(도 1 및 도 2)를 갖는 정확한 프로파일, 후면의 CMP의 경우에는 볼록한 경향이 있는 코스(도 3 및 도 4)를 갖는 정확한 프로파일인 제거 프로파일의 2개의 예를 보여준다.
본 발명에 따른 방법은 이미 DSP에 의해 처리된 반도체 웨이퍼에 대해 실시되는 것이 바람직하다. 더욱이, 후면 및/또는 전면을 연마하기 위해 추가의 CMP 단계가 실시될 수 있다. 반도체 웨이퍼의 전면에 대한 적어도 하나의 추가의 CMP가 특히 바람직하며, 이러한 추가의 CMP는 전면의 조도를 감소시킬 목적으로 전면의 제1 CMP 이후에 실시된다.
아래에서는 예와 비교예에 기초하여 본 발명의 성공을 보여준다.
예:
직경이 300 mm인, 실리콘으로 이루어진 반도체 웨이퍼를, DSP 이후에 우선 후면을 CMP 처리한 다음, 전면을 CMP 처리하였다. CMP를 실시하기 위해 미국에 소재하는 제조업자 Applied Materials으로부터의 Reflexion LK CMP 타입의 연마 장치가 이용 가능하였다.
후면의 CMP에 대해서는 볼록한 경향이 있는 프로파일로 재료를 제거하는 것이 선택되었다. 중앙에서의 재료 제거는 0.65 ㎛였고, 에지로부터 2 mm의 거리에 있는 부위의 에지 구역에서의 재료 제거는 0.55 ㎛였다.
전면의 CMP에 대해서는 오목한 경향이 있는 프로파일로 재료를 제거하는 것이 선택되었다. 중앙에서의 재료 제거는 0.25 ㎛였고, 에지로부터 2 mm의 거리에 있는 부위의 에지 구역에서의 재료 제거는 0.35 ㎛였다.
도 5는 측정된 제거 프로파일을 예시한다.
아래 표 1은 1 mm의 에지를 배제한 것을 고려한 기하학적 형상 파라메터 ESFQRAVG, PSFQRmax, SBIRmax, GBIR 및 SFQRmax를 보여준다. 특정값(Δ)은 후면의 CMP 전후와, 후면의 CMP 및 전면의 CMP 전후의 각각의 파라메터에 있어서의 변화를 나타낸다.
[표 1]
Δ(후면의 CMP)[㎛] Δ(후면 및 전면의 CMP)[㎛]
ESFQRAVG 0.044 0.042
PSFQRmax 0.023 0.022
SBIRmax -0.003 0.032
GBIR -0.056 0.017
SFQRmax 0.025 0.022
후면의 CMP는 평균 ESFQR에 있어서 44 nm 만큼의 현저한 개선을 초래하였다. 파라메터 PSFQR은 23 nm만큼 개선되었다. 이와 달리, SBIR 및 GBIR은 감소하였는데, 즉 각기 3 nm 및 56 nm만큼 감소하였다. 고려되는 기하학적 형상 파라메터 모두는 후면과 전면의 CMP 후에 개선되었다.
비교예 1:
비교를 목적으로, 다른 DSP 연마 반도체 웨이퍼를 우선 후면을 CMP 처리한 다음, 전면을 CMP 처리하였다. 후면의 CMP의 경우에는 볼록한 경향이 있는 프로파일로 재료를 제거하는 것을 선택하였다. 중앙에서의 재료 제거는 0.65 ㎛였고, 에지로부터 2 mm의 거리에 있는 부위의 에지 구역에서의 재료 제거는 0.58 ㎛였다. 전면의 CMP의 경우에도 이와 마찬가지로 볼록한 경향이 있는 프로파일로 재료를 제거하는 것을 선택하였으며, 후면의 CMP 동안에 얻은 특성과 동일하였다.
아래 표 2에 기하학적 형상의 측정에 관한 결과를 나타낸다.
[표 2]
Δ(후면의 CMP)[㎛] Δ(후면 및 전면의 CMP)[㎛]
ESFQRAVG -0.015 0.01
PSFQRmax -0.011 0.004
SBIRmax 0.026 -0.075
GBIR 0.032 -0.13
SFQRmax -0.012 0.011
실제적으로, 반도체 웨이퍼의 후면과 전면의 선택된 CMP 구성에 있어서는 어떠한 기하학적 형상 파라메터의 개선도 얻을 수 없었다. 이것은 또한 후면과 전면의 CMP에 대한 각 경우에 오목한 경향이 있는 프로파일로 재료를 제거하는 것을 선택했을 때, 수정된 실험 구성에 대해서도 마찬가지이다.
비교예 2:
비교를 목적으로, 다른 DSP 연마 반도체 웨이퍼를 우선 후면을 CMP 처리한 다음, 전면을 CMP 처리하였다. 후면의 CMP의 경우에는 프로파일이 거의 평탄하도록 구역에서 0.4 ㎛의 재료를 균일하게 제거하는 것을 선택하였다. 전면의 CMP의 경우에는 볼록한 경향이 있는 프로파일로 구역에서 0.45 ㎛의 재료를 제거하는 것을 선택하였다.
아래 표 3에 기하학적 형상의 측정에 관한 결과를 나타낸다.
[표 3]
Δ(후면의 CMP)[㎛] Δ(후면 및 전면의 CMP)[㎛]
ESFQRAVG 0.002 0.004
PSFQRmax 0.001 0.003
SBIRmax -0.003 -0.023
GBIR 0.007 -0.002
SFQRmax 0 0.011
0.4 ㎛의 재료를 제거하는 후면의 CMP와 평탄한 프로파일은 반도체 웨이퍼의 기하학적 형상에 거의 아무런 영향도 주지 않았다. 파라메터는 10 nm 미만으로 변동하였다.
도 1 및 도 2는 각기 전면의 CMP의 경우에는 오목한 경향이 있는 코스를 갖는 정확한 프로파일인 제거 프로파일을 보여주는 도면.
도 3 및 도 4는 각기 후면의 CMP의 경우에는 볼록한 경향이 있는 코스를 갖는 정확한 프로파일인 제거 프로파일을 보여주는 도면.
도 5는 측정된 제거 프로파일을 예시하는 도면.

Claims (8)

  1. 전면과 후면을 갖는 반도체 웨이퍼를 연마하는 반도체 웨이퍼 연마법으로서, 반도체 웨이퍼의 직경을 따라 후면의 에지 구역에서보다 후면의 중앙 구역에서 재료 제거가 더 많은 프로파일로 재료를 제거하는 것을 포함하는 CMP에 의해 반도체 웨이퍼의 후면을 연마하는 것과, 반도체 웨이퍼의 직경을 따라 전면의 에지 구역에서보다 전면의 중앙 구역에서 재료 제거가 더 적은 프로파일로 재료를 제거하는 것을 포함하는 CMP에 의해 반도체 웨이퍼의 전면을 연마하는 것을 포함하는 반도체 웨이퍼 연마법.
  2. 제1항에 있어서, 상기 재료 제거는 후면의 중앙 구역에서 0.2 내지 0.8 ㎛이고, 후면의 에지 구역에서 0.02 내지 0.2 ㎛만큼 적은 것인 반도체 웨이퍼 연마법.
  3. 제1항에 있어서, 상기 재료 제거는 전면의 중앙 구역에서 0.2 내지 0.8 ㎛이고, 전면의 에지 구역에서 0.02 내지 0.2 ㎛만큼 많은 것인 반도체 웨이퍼 연마법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, CMP에 의해 반도체 웨이퍼의 후면을 연마할 때 생성되는 재료 제거의 프로파일은 CMP에 의해 반도체 웨이퍼의 전면을 연마할 때 생성되는 재료 제거의 프로파일의 코스에 대해 거울상으로 역전된 코스를 갖는 것인 반도체 웨이퍼 연마법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, CMP에 의해 전면을 연마하는 재료 제거의 목표 프로파일은 CMP에 의해 반도체 웨이퍼의 후면을 연마한 후에, 반도체 웨이퍼의 직경을 따라 평면으로부터의 후면의 높이 편차를 측정하고, 높이 편차의 코스를 목표 프로파일의 코스에 대해 같게 하는 것에 의해 결정되는 것인 반도체 웨이퍼 연마법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, CMP에 의해 후면을 연마할 때 생성되는 재료 제거의 프로파일은 볼록한 코스를 갖고, CMP에 의해 전면을 연마할 때 생성되는 재료 제거의 프로파일은 오목한 코스를 갖는 것인 반도체 웨이퍼 연마법.
  7. 제1항에 있어서, 전면의 조도(粗度)를 감소시키는, 반도체 웨이퍼 전면에 대한 적어도 하나의 추가의 CMP를 더 포함하는 반도체 웨이퍼 연마법.
  8. 제1항에 있어서, DSP에 의해 반도체 웨이퍼를 연마하는 것을 더 포함하고, 상기 DSP는 반도체 웨이퍼의 후면을 CMP 처리하기 전에 실시되는 것인 반도체 웨이퍼 연마법.
KR1020090071915A 2008-09-03 2009-08-05 반도체 웨이퍼 연마법 KR101032932B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008045534A DE102008045534B4 (de) 2008-09-03 2008-09-03 Verfahren zum Polieren einer Halbleiterscheibe
DE102008045534.2 2008-09-03

Publications (2)

Publication Number Publication Date
KR20100027960A KR20100027960A (ko) 2010-03-11
KR101032932B1 true KR101032932B1 (ko) 2011-05-06

Family

ID=41650655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090071915A KR101032932B1 (ko) 2008-09-03 2009-08-05 반도체 웨이퍼 연마법

Country Status (7)

Country Link
US (2) US8157617B2 (ko)
JP (1) JP5322856B2 (ko)
KR (1) KR101032932B1 (ko)
CN (1) CN101670546B (ko)
DE (1) DE102008045534B4 (ko)
SG (1) SG159465A1 (ko)
TW (1) TWI409869B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009052744B4 (de) 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN102814725B (zh) * 2011-06-08 2015-11-25 无锡华润上华科技有限公司 一种化学机械研磨方法
JP6100002B2 (ja) * 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
DE102017210450A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102018202059A1 (de) 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
KR20200090361A (ko) 2019-01-21 2020-07-29 명용일 자가 정화 및 관수기능을 갖는 화분
DE102019216267A1 (de) 2019-10-23 2021-04-29 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN111079889B (zh) * 2019-12-13 2022-07-05 吉林大学 改进的基于分解的多目标粒子群规划螺旋线抛光轨迹方法
EP3940124B1 (de) 2020-07-14 2024-01-03 Siltronic AG Kristallstück aus monokristallinem silizium
CN113436960B (zh) * 2021-05-13 2023-02-28 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017439A (ko) * 1999-08-11 2001-03-05 윤종용 화학적 기계적 연마 장치
KR20010033902A (ko) * 1998-11-06 2001-04-25 와다 다다시 반도체 웨이퍼 및 그 제조방법
KR20060034665A (ko) * 2002-03-29 2006-04-24 호야 가부시키가이샤 전자 소자 기판의 평탄도 결정 방법 및 그 기판의제조방법, 마스크 블랭크 제조 방법, 전사 마스크 제조방법, 폴리싱 방법, 전자 소자 기판, 마스크 블랭크, 전사마스크 및 폴리싱 장치
KR20090016908A (ko) * 2007-08-13 2009-02-18 주식회사 실트론 양면 연마기 및 이를 이용한 연마 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193614A (ja) * 1984-10-15 1986-05-12 Nec Corp 半導体単結晶基板
JPH06224164A (ja) * 1993-01-27 1994-08-12 Hitachi Cable Ltd 半導体ウエハの製造方法
JPH09262762A (ja) * 1996-03-28 1997-10-07 Naoetsu Seimitsu Kako Kk 薄板の面加工方法および面加工装置
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
US5885135A (en) * 1997-04-23 1999-03-23 International Business Machines Corporation CMP wafer carrier for preferential polishing of a wafer
US5916016A (en) * 1997-10-23 1999-06-29 Vlsi Technology, Inc. Methods and apparatus for polishing wafers
US6336845B1 (en) * 1997-11-12 2002-01-08 Lam Research Corporation Method and apparatus for polishing semiconductor wafers
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
KR100842473B1 (ko) * 2000-10-26 2008-07-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
JP4520327B2 (ja) * 2004-03-31 2010-08-04 不二越機械工業株式会社 吸水方法及び吸水装置
JP4333466B2 (ja) * 2004-04-22 2009-09-16 日立電線株式会社 半導体基板の製造方法及び自立基板の製造方法
JP2007088193A (ja) * 2005-09-22 2007-04-05 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
JP5233111B2 (ja) * 2006-11-30 2013-07-10 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉウェーハの製造方法
JP2009262762A (ja) 2008-04-25 2009-11-12 Nippon Seiki Co Ltd 車両用オドメータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033902A (ko) * 1998-11-06 2001-04-25 와다 다다시 반도체 웨이퍼 및 그 제조방법
KR20010017439A (ko) * 1999-08-11 2001-03-05 윤종용 화학적 기계적 연마 장치
KR20060034665A (ko) * 2002-03-29 2006-04-24 호야 가부시키가이샤 전자 소자 기판의 평탄도 결정 방법 및 그 기판의제조방법, 마스크 블랭크 제조 방법, 전사 마스크 제조방법, 폴리싱 방법, 전자 소자 기판, 마스크 블랭크, 전사마스크 및 폴리싱 장치
KR20090016908A (ko) * 2007-08-13 2009-02-18 주식회사 실트론 양면 연마기 및 이를 이용한 연마 방법

Also Published As

Publication number Publication date
JP5322856B2 (ja) 2013-10-23
CN101670546B (zh) 2012-02-15
SG159465A1 (en) 2010-03-30
USRE44986E1 (en) 2014-07-01
KR20100027960A (ko) 2010-03-11
DE102008045534B4 (de) 2011-12-01
CN101670546A (zh) 2010-03-17
US8157617B2 (en) 2012-04-17
TW201013770A (en) 2010-04-01
TWI409869B (zh) 2013-09-21
JP2010062561A (ja) 2010-03-18
US20100056027A1 (en) 2010-03-04
DE102008045534A1 (de) 2010-03-11

Similar Documents

Publication Publication Date Title
KR101032932B1 (ko) 반도체 웨이퍼 연마법
EP1755156B1 (en) Process for producing silicon wafers
CN108475627B (zh) 晶圆抛光方法
KR100915433B1 (ko) 반도체 웨이퍼 폴리싱 방법
KR101432863B1 (ko) 연마 반도체 웨이퍼 제조 방법
WO2006046403A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JP2009081186A (ja) 半導体ウェハの製造方法
KR20070118277A (ko) Ｃｍｐ 장치용 리테이너링과 그 제조방법 및 ｃｍｐ 장치
US20140264765A1 (en) Semiconductor wafer and method of producing same
KR20160103912A (ko) 반도체 웨이퍼의 매엽식 편면 연마 방법 및 반도체 웨이퍼의 매엽식 편면 연마 장치
CN117594424A (zh) 晶片制造方法以及晶片
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
CN110383427B (zh) 晶圆的制造方法
KR102264085B1 (ko) 반도체 웨이퍼의 래핑 방법
KR102515998B1 (ko) 패드 대 패드 변동을 조정하는 반도체 기판들을 연마하는 방법들
JP7131724B1 (ja) 半導体ウェーハの製造方法
WO2022219955A1 (ja) 半導体ウェーハの製造方法
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法
KR20230011291A (ko) 양면연마장치용 캐리어의 제조방법 및 웨이퍼의 양면연마방법
KR20080063641A (ko) 에피텍셜 웨이퍼의 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140417

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 9