JPS6193614A - 半導体単結晶基板 - Google Patents

半導体単結晶基板

Info

Publication number
JPS6193614A
JPS6193614A JP59215604A JP21560484A JPS6193614A JP S6193614 A JPS6193614 A JP S6193614A JP 59215604 A JP59215604 A JP 59215604A JP 21560484 A JP21560484 A JP 21560484A JP S6193614 A JPS6193614 A JP S6193614A
Authority
JP
Japan
Prior art keywords
substrate
stress
shape
convex shape
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59215604A
Other languages
English (en)
Inventor
Junichi Hattori
純一 服部
Koichiro Takahata
高畑　幸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59215604A priority Critical patent/JPS6193614A/ja
Publication of JPS6193614A publication Critical patent/JPS6193614A/ja
Priority to US07/212,078 priority patent/US5043044A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、半導体単結晶基板（以下基板という）の形状
にかかり、特に半導体装置の製造工程の熱処理、膜成長
及びエツチングの繰り返しに起因して基板中に発生する
応力が基板を変形させ、さらに結晶欠陥を発生させてデ
バイス特性を劣化させることを防止することが出来る半
導体単結晶基板の形状に関する。
（従来技術） ＩＣは、一般ＫＣＺ法あるいはＦＺ法により製造された
シリコンインゴットから物理的にスライスされ、ラッピ
ング、エツチング、ミラーボリッシェ等の工程を経た基
板を使用しているが、この時、通常は一主表面に対し凸
型、凹型あるいは鞍型等、さまざまの形状を有する基板
となる。
半導体製造工程では、この基板とに熱膨張係数の異なる
種々の膜の形成、あるいは除去等を繰り返して素子を形
成するが主にこれら形成膜は、シリコン基板より熱膨張
係数が小さくかつ基板主面上に形成する為、基板は主面
上に対し凸型に反る応力が働く。又、これら形成膜を除
去すると応力は除かれ、従来形状に回復する。すなわち
凹型や鞍型形状の基板は一端凸型に反転し再び従来形状
に回復する工程が繰り返えされることになる為、特に中
央部に応力が集中し層性変形を生じ結晶欠陥が発生して
デバイス特性を劣化させる原因となっている。
（発明の目的） 本発明は、上記した問題点に対処してなされたもので半
導体製造工程で基板に発生する応力の悪影響を緩和しデ
バイス特性の良好な半導体装置を得ることが出来る形状
をした半導体単結晶基板を提供するＫある。
（発明の構成） すなわち、本発明の要旨は半導体単結晶基板を一主表面
に対し、あらかじめ同心円の凸型に反りた形状にするこ
とにより半導体装置の製造工程で発生する凸型方向に働
く応力を同一方向に分散させ圧縮応力が半導体基板表面
に現れず、裏面にのみ現れる様にすることにより、基板
表面の結晶欠陥の発生を防止することを特徴とする半導
体単結晶基板の形状にある。
（実施例） 以下は本発明の一実施例を説明する。
Ｃ２法あるいはＰＺ法により製造されたシリコンインゴ
ットをスライスする際、刀先を故意により反いの発生し
やすい方向に指定することＫより、同心円の形状に反っ
た円形薄板が得られる。（例えば２０μｍ〜６０μｍ程
度の反りが発生すると素直な与り形状となり易い）。次
にラッピング、エツチングな行なった後、ミラーポリッ
シュの面が凸型になるよう面指定することにより、−主
面上に対し同心円の凸型に反った形状の基板を得ること
が出来る。半導体製造工程においては、基板上に形成す
る各種の膜はシリコン基板より熱膨張係数が小さくかつ
基板主面上に形成する為、基板は主面上に対し凸型に反
る応力が働く。又、これら形成膜を除去すると応力は除
かれ従来形状に回復する。この工程が繰り返されて素子
が形成されるがあらかじめ同心円の凸型に反った形状の
基板を用いることにより凸型に応力が働いても同一方向
に変形が増加するだけで応力は基板中央部に集中するこ
とはなく、応力集中に起因する決晶欠陥の発生には至ら
ない。
（発明の効果） 以上説明した様な半導体基板形状により、半導体製造工
程で基板に発生する応力の悪影響を緩和し、デバイス特
性の優れた半導体装置を得ることが出来る。
手続補正書（自発） １、事件の表示　　　昭和５９年　特許願第２１５６０
４号２、発明の名称　　半導体単結晶基板 ３、補正をする者 事件との関係　　　　　　　出　願　人東京都港区芝五
丁目３３番１号 （４２３）　　　日本電気株式会社 代表者　関本忠弘 ４、代理人 （連絡先　日本電気株式会社特許部） ６、補正の内容 （１）明細書の全文を別紙のとおりに訂正いたします。
（２）添付第１図を追加いたします。
７、添付書類 別紙（全文訂正明細書）　　　１通 第１図　　　　　　　　　１通 ・５゛−′ （′、′ 代理人　弁理士　　内　原　　　晋・・。
〔別　紙〕
全文訂正明細書 Ｌ　発明の名称 半導体単結晶基板 ２、特許請求の範囲 一主表面に対し同心円の凸型形状に反らせたことを特徴
とする半導体単結晶基板。
ふ　発明の詳細な説明 （技術分野） 本発明は、半導体単結晶基板すなわち半導体ウェハー（
以下基板という）の形状にかかり、特に半導体装置の製
造工程の熱処理、膜成長及びエツチングの繰り返しに起
因して基板中に発生する応力が基板を変形させ、さらに
結晶欠陥を発生させてデバイス特性を劣化させることを
防止することが出来る半導体単結晶基板の形状に関する
。
（従来技術） ＩＣは、一般にＣＺ法あるいはＦＺ法により製造された
シリコンインゴットから物理的にスライスされ、ラッピ
ング、エツチング、ミラーポリッシュ等の工程を経た基
板を使用しているが、この時、−主表面において凸型、
凹型、鞍型等の各部分を一枚の基板に有したものとなっ
ている。
半導体製造工程では、この基板とに熱膨張係数の異なる
種々の膜の形成、あるいは除去等を繰り返して素子を形
成するが主にこれら形成膜は、シリコン基板より熱膨張
係数が小さくかつ基板主面上に形成する為、基板は素子
が形成される表面に対し凸型に反る応力が働く。又、こ
れら形成膜を除去すると応力は除かれ、従来形状に回復
する。
すなわち凹型や鞍型形状の基板部分は一端凸型に反転し
再び従来形状に回復する工程が繰り返えされることとな
る。このような現象はデバイス特性を劣化させることと
なり、かつ、基板内の各素子の特性に大きな偏差を生じ
ることとなる。
（発明の目的） 本発明は、上記した問題点に対処してなされたもので半
導体製造工程で基板に発生する応力の悪影響を緩和しデ
バイス特性の良好な半導体装置を得ることが出来る形状
をした半導体単結晶基板を提供するＫある。
（発明の構成） すなわち、本発明の要旨は半導体単結晶基板を素子が形
成される一主表面に対し、あらかじめ同心円の凸型に反
った形状にすることである。すなわち本発明は上記基板
を用いることにより、半導　　“体装置の製造工程で発
生する凸型方向に働く応力を同一方向に分散させ圧縮応
力が半導体基板の素子形成表面に現れず、裏面にのみ現
れる様にすることにより、基板表面の結晶欠陥の発生を
防止することを特徴とする半導体単結晶基板の形状にあ
る。
（実施例） 以下は本発明の一実施例を説明する。
ＣＺ法あるいはＦＺ法により製造されたシリコンインゴ
ットをスライスする際、刃先を故意により反りの発生し
やすい方向に指定することにより。
基板の全ての部分が中心に対して同心円の形状に反った
円形薄板が得られる。例えば２０μｍ〜６０μｍ程度の
反りが発生すると素直な反り形状となり易い。次にラッ
ピング、エツチングを行なった後、ミラーポリッシュの
面が凸型になるよう面指定することにより、−主面上に
対し同心円の凸型に反った形状の基板を得ることが出来
る。半導体製造工程においては、基板上に形成する各種
の膜はシリコン基板より熱膨張係数が小さくかつ基板主
面上に形成する為、基板は主面上に対し凸型に反る応力
が働く。又、これら形成膜を除去すると応力は除かれ従
来形状に回復する。この工程が繰り返されて素子が形成
されるがあらかじめ同心円の凸型に反った形状の基板を
用いることにより凸型に応力が働いても同一方向に変形
が増加するだけで応力は基板中央部に集中することはな
く、応力集中に起因する結晶欠陥の発生には至らない。
第１図（Ａ）は本発明の実施例の基板（半導体ウェハー
）の平面図であり、第１図（Ｂ）は第１図（５）のＡ　
−Ａ’　、　Ｂ　−Ｂ’　、　Ｃ−Ｃ’の各切断部の断
面図である。本発明の基板は周知のオリニーテンション
フラット部３０を除いて同心円状に出来ているから上記
各切断部で同一の断面形状となる。すなわち、第１図（
Ａ）　、　（Ｂ）において、基板の中心２７を頂点とし
て素子が形成される表面２６はこの中心２７に対して同
心形状に凸状となっている。一方、基板の厚さＬは実質
的に各部分で一定であるから、素子が形成されない裏面
は同心形状に凹状となる。すなわち、基板の中心２７と
基板の径ｄを定める円形状の周辺２８との高さｌはこの
円形状の各個所で一定である。すなわち、中心２７から
の任意の一定距離を仮想線によシ描かれた円２９に含ま
れる各個所は中心（頂点）２７から実質的に同一の高さ
く中心より実質的に同じ垂直長さだけ低い所）に位置す
る。そしてこのような基板を平坦面の台（図示せず）の
上に第１図ＣＢ）のように置いたときＫは、オリエーテ
ションフラット３゜を除いて平面形状で円弧状の周辺２
８の裏面２６′側は実質的に全ての個所で上記平坦面に
接することとなる。
（発明の効果） 以上説明した様な半導体基板形状により、半導体製造工
程で基板に発生する応力の悪影響を緩和し、デバイス特
性の優れた半導体装置を得ることが出来る。
【図面の簡単な説明】
第１図（Ａ）は本発明の実施例を示す平面図であり、第
１図ＣＢ）はその断面図である。

Claims (1)

    【特許請求の範囲】
  1. 一主表面に対し同心円の凸型形状に反らせたことを特徴
    とする半導体単結晶基板。
JP59215604A 1984-10-15 1984-10-15 半導体単結晶基板 Pending JPS6193614A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59215604A JPS6193614A (ja) 1984-10-15 1984-10-15 半導体単結晶基板
US07/212,078 US5043044A (en) 1984-10-15 1988-06-28 Monocrystalline silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59215604A JPS6193614A (ja) 1984-10-15 1984-10-15 半導体単結晶基板

Publications (1)

Publication Number Publication Date
JPS6193614A true JPS6193614A (ja) 1986-05-12

Family

ID=16675178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59215604A Pending JPS6193614A (ja) 1984-10-15 1984-10-15 半導体単結晶基板

Country Status (2)

Country Link
US (1) US5043044A (ja)
JP (1) JPS6193614A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260459A (ja) * 1992-07-23 1994-09-16 Wacker Chemitronic Ges Elektron Grundstoffe Mbh 半導体ウエーハおよびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942449A (en) 1996-08-28 1999-08-24 Micron Technology, Inc. Method for removing an upper layer of material from a semiconductor wafer
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
US7374477B2 (en) * 2002-02-06 2008-05-20 Applied Materials, Inc. Polishing pads useful for endpoint detection in chemical mechanical polishing
US6613591B1 (en) * 2002-03-07 2003-09-02 Memc Electronic Materials, Inc. Method of estimating post-polishing waviness characteristics of a semiconductor wafer
US7410888B2 (en) * 2004-12-30 2008-08-12 Texas Instruments Incorporated Method for manufacturing strained silicon
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
DE102008045534B4 (de) * 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
KR100892108B1 (ko) * 2008-11-22 2009-04-08 박인순 곡선형상의 태양전지용 실리콘웨이퍼 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098781A (ja) * 1973-12-27 1975-08-06

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2845374A (en) * 1955-05-23 1958-07-29 Texas Instruments Inc Semiconductor unit and method of making same
DE2508803C3 (de) * 1975-02-28 1982-07-08 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur Herstellung plattenförmiger Siliciumkristalle mit Kolumnarstruktur
US4094731A (en) * 1976-06-21 1978-06-13 Interlake, Inc. Method of purifying silicon
DE2745247C3 (de) * 1977-10-07 1980-03-13 Wacker-Chemitronic Gesellschaft Fuer Elektronik-Grundstoffe Mbh, 8263 Burghausen Verfahren und Vorrichtung zur semikontinuierlichen Herstellung von Siliciumformkörpern
US4180119A (en) * 1978-09-18 1979-12-25 Howmet Turbine Components Corporation Mold for directionally solidified single crystal castings and method for preparing same
US4330582A (en) * 1978-11-13 1982-05-18 Semix Incorporated Semicrystalline silicon products
US4225378A (en) * 1978-12-27 1980-09-30 Burroughs Corporation Extrusion mold and method for growing monocrystalline structures
US4371421A (en) * 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4561486A (en) * 1981-04-30 1985-12-31 Hoxan Corporation Method for fabricating polycrystalline silicon wafer
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
US4579080A (en) * 1983-12-09 1986-04-01 Applied Materials, Inc. Induction heated reactor system for chemical vapor deposition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098781A (ja) * 1973-12-27 1975-08-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260459A (ja) * 1992-07-23 1994-09-16 Wacker Chemitronic Ges Elektron Grundstoffe Mbh 半導体ウエーハおよびその製造方法

Also Published As

Publication number Publication date
US5043044A (en) 1991-08-27

Similar Documents

Publication Publication Date Title
KR20040095138A (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JPS6193614A (ja) 半導体単結晶基板
JP3274190B2 (ja) 半導体エピタキシャル基板の製造方法
US5147824A (en) Semiconductor wafer
JPH06177178A (ja) 半導体チップの構造
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
JPH01184927A (ja) 大面積半導体基板の製造方法
JPH07249573A (ja) 半導体基板の製造方法
US4962056A (en) Method of manufacturing from a semiconductor wafer a dielectric substrate including mutually insulated and separated island regions, and a method of manufacturing semiconductor elements from the dielectric substrate
JPH06295848A (ja) 半導体装置の製造方法
TWM615029U (zh) 具階級狀晶邊的晶圓
JP2796657B2 (ja) 半導体ウェーハの製造方法
JP2004111828A (ja) 転写マスク及び露光方法
JPS62224946A (ja) 半導体基体の製造方法
TWI762351B (zh) 碳化矽晶圓及其研磨方法
JP3531205B2 (ja) エピタキシャル成長用基板およびエピタキシャルウエハ
JPS62211925A (ja) 半導体単結晶基板
JPS5923104B2 (ja) 軟ｘ線露光用マスクの製造方法
JPH04324613A (ja) ウエハの貼り合わせ方法
TW202337052A (zh) 晶體晶圓以及晶體振子的製造方法
JPS5882522A (ja) Ｘ線露光マスク及びその製造方法
JPH11283891A (ja) 拡散ウエーハの製造方法及びその拡散ウエーハ
JPH02102514A (ja) 半導体基板の製造方法
JPH01183134A (ja) 半導体基板およびその製造方法
JPH06190824A (ja) 化合物半導体単結晶ウェーハのスライス方法