CN113436960B - 一种提高薄膜cmp抛光厚度均匀性的方法 - Google Patents
一种提高薄膜cmp抛光厚度均匀性的方法 Download PDFInfo
- Publication number
- CN113436960B CN113436960B CN202110524096.1A CN202110524096A CN113436960B CN 113436960 B CN113436960 B CN 113436960B CN 202110524096 A CN202110524096 A CN 202110524096A CN 113436960 B CN113436960 B CN 113436960B
- Authority
- CN
- China
- Prior art keywords
- thin film
- wafer
- polishing
- cmp
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 158
- 239000010408 film Substances 0.000 claims abstract description 82
- 238000009826 distribution Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000001154 acute effect Effects 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 93
- 238000010586 diagram Methods 0.000 description 15
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明涉及晶圆制造技术领域，本发明公开了一种提高薄膜CMP抛光厚度均匀性的方法。该抛光方法通过先对薄膜晶圆进行第一CMP抛光，使该薄膜晶圆形成中间薄边缘厚的状态，再对第一CMP抛光后的薄膜晶圆的边缘进行倒角，从而使得边缘区域晶圆整体厚度变小，能够改变晶圆在CMP背压气囊下方的受力分布，再对其进行第二CMP抛光，从而使该状态下边缘去除量大于中间部分去除量，与第一CMP抛光形成相互补偿，从而改善薄膜晶圆的厚度不均匀性。
Description
技术领域
本发明涉及晶圆制造技术领域，特别涉及一种提高薄膜CMP抛光厚度均匀性的方法。
背景技术
纳米薄膜常被用来制备各种功能器件，通常薄膜厚度对器件的性能具有至关重要的影响，保持薄膜晶圆各部分薄膜厚度的均一性，有助于提高器件性能和器件性能的稳定性。如光学薄膜厚度会影响光波导的有效折射率，从而影响器件的性能；压电薄膜的厚度会对声学器件的机电耦合系数，谐振频率，表面波的传播速度等参数产生影响。因此提高薄膜晶圆薄膜厚度的均一性十分重要。
当前通常通过化学机械抛光(Chemical Mechanical Polishing，CMP)来精确控制薄膜厚度，随着薄膜去除量的增加，会逐渐恶化薄膜材料膜厚的不均匀性，即薄膜晶圆上各部分之间的薄膜厚度差异会越来越大。最终会表现出薄膜边缘厚度偏大，中间较为均匀的情况，该种不均匀厚度的薄膜应用于器件中时，会影响器件的性能。
发明内容
本发明要解决的是上述现有技术中使用CMP技术对薄膜进行抛光，随薄膜厚度去除量增大，薄膜厚度均匀性逐渐变差的技术问题。
为解决上述技术问题，本申请公开了一种提高薄膜CMP抛光厚度均匀性的方法，其包括以下步骤：
对薄膜晶圆进行第一CMP抛光，得到第一薄膜晶圆；
采用倒角工艺对该第一薄膜晶圆的抛光面的边缘进行倒角，得到第二薄膜晶圆；
对该第二薄膜晶圆进行第二CMP抛光，直至达到预设厚度。
可选的，该第二薄膜晶圆包括相对的第一面和第二面；
该第一面为抛光面，且与抛光垫接触；
该第二面与抛光头的气囊连接；
第一面的面积小于第二面的面积。
可选的，薄膜晶圆包括层叠的第一薄膜层和第二薄膜层；
第一薄膜层与抛光头的气囊连接；
第二薄膜层包括待抛光薄膜层，待抛光薄膜层与抛光垫接触；
该倒角形成的角为所述第二薄膜层的边缘与第一薄膜层的底部形成的夹角。
可选的，该倒角形成的角为直角或者钝角。
可选的，该倒角形成的角为直角，该倒角的宽度为0.5-5毫米，该倒角深度为5-50微米；或者，
倒角形成的角度为钝角，所述钝角的范围为15-90度。
可选的，该第一CMP抛光对该薄膜晶圆的厚度进行去除的去除量范围为10纳米-300纳米。
可选的，该第二CMP抛光对该薄膜晶圆的厚度进行去除的去除量范围为10纳米-300纳米。
可选的，该第一CMP抛光的去除量与该第二CMP抛光的去除量之比为1：0.5-1：2。
可选的，该待抛光薄膜层的厚度为300-1500纳米。
可选的，该薄膜晶圆包括压电薄膜、光学薄膜或者半导体薄膜。
可选的，第一CMP抛光的背压为1-6磅力/平方英寸，第二CMP抛光的背压为1-6磅力/平方英寸。
采用上述技术方案，本申请提供的提高薄膜CMP抛光厚度均匀性的方法具有如下有益效果：
本申请提供该抛光方法通过先对薄膜晶圆进行第一CMP抛光，使该薄膜晶圆形成中间薄边缘厚的状态，再对第一CMP抛光后的薄膜晶圆的边缘进行倒角，能够改变晶圆在抛光头的气囊下方的受力分布，再对其进行进行第二CMP抛光，从而使该状态下边缘去除量大于中间部分去除量，与第一CMP抛光形成相互补偿，从而改善薄膜晶圆的厚度不均匀性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请可选的抛光方法的流程图；
图2为本申请薄膜晶圆的在抛光设备中的位置图；
图3为本申请可选的薄膜晶圆的结构示意图；
图4为本申请可选的薄膜晶圆的结构示意图；
图5为本申请一种可选的第二薄膜晶圆的结构示意图；
图6为本申请另一种可选的第二薄膜晶圆的结构示意图；
图7为对薄膜晶圆进行CMP抛光前后的厚度对比图；
图8为对薄膜晶圆进行倒角后的CMP抛光前后的厚度对比图；
图9为本申请薄膜晶圆的厚度分布图；
图10为本申请第一薄膜晶圆的厚度分布图；
图11为本申请对第二薄膜晶圆进行第二CMP抛光后的厚度分布图。
以下对附图作补充说明：
1-薄膜晶圆；11-第一薄膜层；12-第二薄膜层；13-待抛光薄膜层；14-第一衬底层；15-衬底；16-倒角形成的角；2-抛光头的气囊；3-抛光垫。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
参阅图1，图1为本申请可选的抛光方法的流程图。本申请提供该抛光方法通过先对薄膜晶圆1进行第一CMP抛光，使该薄膜晶圆1形成中间薄边缘厚的状态，再对第一CMP抛光后的薄膜的边缘进行倒角，从而使得边缘的薄膜厚度变小，能够改变晶圆在抛光垫下方的受力分布，再对其进行进行第二CMP抛光，从而使该状态下边缘去除量大于中间部分去除量，与第一CMP抛光形成相互补偿，从而改善薄膜的厚度不均匀性。
在一种可选的实施方式中，如图2所示，图2为本申请薄膜的在抛光设备中的位置图。该第二薄膜晶圆包括相对的第一面和第二面；该第一面为抛光面，且与抛光垫3接触；该第二面与抛光头的气囊2连接，第一面的面积小于第二面的面积，可选的，该第一面的直径大于该第二面的直径。
在一种可选的实施方式中，如图3-5所示，图3为本申请可选的薄膜的结构示意图；图4为本申请可选的薄膜晶圆的结构示意图；图5为本申请一种可选的第二薄膜晶圆的结构示意图。薄膜晶圆1包括层叠的第一薄膜层11和第二薄膜层12；第一薄膜层11与抛光头的气囊2连接；从图4可以看出，第二薄膜层12包括层叠的第一衬底层14和待抛光薄膜层13，待抛光薄膜层13与抛光垫3接触，该第一薄膜层11的材料与第一衬底层14的相同，可选的，二者可以为同一晶圆的上下区域，即该第一薄膜层11与第一衬底层14构成衬底15，该倒角形成的角13为所述第二薄膜层12的边缘与第一薄膜层11的底部形成的夹角。
需要说明的是，该薄膜晶圆1可以按照倒角切口深度进行区域划分，即可以分为第一薄膜层11和第二薄膜层12，该薄膜晶圆1还可以按照其材料类型和作用进行划分，即可以分为衬底15和待抛光薄膜层13。
可选的，该衬底15的材料包括硅、碳化硅、蓝宝石、石英和二氧化硅等无机非金属材料；该待抛光薄膜层13的材料包括铌酸锂和钽酸锂。
需要说明的是，该薄膜晶圆1还可以是三层、四层或者其他多层结构，在本实施例中，该薄膜晶圆1为至少两层的结构，底层薄膜起到支撑作用，与抛光头的气囊2连接，位于底层薄膜上的薄膜层中的至少一层为第二薄膜层12，且该第二薄膜层12至少包括与抛光垫3接触的该待抛光薄膜层13。
在一种可选的实施方式中，该倒角形成的角13为直角或者钝角。
在一种可选的实施方式中，从图5可以看出，该倒角形成的角13为直角，该倒角的宽度为0.5-5毫米，该倒角深度为5-50微米，参考图2，该倒角的宽度为沿x轴的方向，该倒角的深度为沿y轴的方向；
在另一种可选的实施方式中，如图6所示，图6为本申请另一种可选的第二薄膜晶圆的结构示意图。该倒角形成的角13为钝角，所述钝角的范围为15-90度。在上述步骤S102之后，该第二薄膜层12的顶面的边缘可以与第一薄膜层11的边缘存在预设距离，二者也可以是重合的，只要该待抛光层的横截面为倒梯形即可。
在一种可选的实施方式中，该第一CMP抛光的去除量范围为10纳米-300纳米；该第二CMP抛光的去除量范围为10纳米-300纳米。
在一种可选的实施方式中，该第一CMP抛光的去除量与该第二CMP抛光的去除量之比为1：0.5-1：2。
在一种可选的实施方式中，该待抛光薄膜层13的厚度为300-1500纳米。
在一种可选的实施方式中，该薄膜晶圆1包括压电薄膜、光学薄膜或者半导体薄膜。
可选的，第一CMP抛光的背压为1-6磅力/平方英寸，第二CMP抛光的背压为1-6磅力/平方英寸。可选的，根据需要，该第一CMP抛光与第二CMP抛光的背压可以相同，也可以是不同的。
为了更好的描述本申请的技术方案以及有益效果，以下以具体实施例进行说明，需要说明的是，以下实施例中涉及到的厚度均为平均厚度，且涉及到的薄膜晶圆厚度分布情况均为待抛光薄膜层13的厚度分布情况。
实施例1：
提供薄膜晶圆两片，参考图4，每片薄膜晶圆包括衬底15和待抛光薄膜层13，该待抛光薄膜层13为铌酸锂薄膜，对第一片薄膜晶圆进行CMP抛光，对第二片薄膜晶圆直接进行本申请中的倒角处理后，再进行CMP抛光，即一次CMP抛光与倒角的结合，其中，倒角宽度为2.5毫米,倒角深度为10微米，对上述过程的薄膜晶圆厚度进行检测，得到如图7-8所示的情况，图7(a)为对薄膜晶圆进行CMP抛光前的厚度分布图，图7(b)为对薄膜晶圆进行CMP抛光后的厚度分布图；可以看出，直接对薄膜晶圆进行CMP抛光使得对晶圆中间的抛光量大于边缘的，形成中间薄边缘厚的情况；图8(a)为对薄膜晶圆进行倒角后的CMP抛光前的厚度分布图，图8(b)为对薄膜晶圆进行倒角后的CMP抛光后的厚度分布图，可以看出，采用先对薄膜晶圆进行倒角处理后，再对其进行CMP抛光，使得对边缘的抛光去除量大于中间的去除量，即得到的晶圆是中间厚两边薄，这使得倒角前的第一CMP抛光与倒角处理后的第二CMP抛光能够形成相互补偿，从而改善薄膜的厚度不均匀性。
实施例2：
如图3所示，提供一包括第一薄膜层11和第二薄膜层12的薄膜晶圆1，该第二薄膜层12包括待抛光薄膜层13；该待抛光薄膜层13为铌酸锂薄膜，该待抛光薄膜层13的初始厚度为690纳米左右，该薄膜晶圆1的厚度分布情况如图9所示，图9为本申请薄膜晶圆的厚度分布图。对该薄膜晶圆1进行第一CMP抛光，得到如图10所示的第一薄膜晶圆的厚度分布情况，该第一薄膜晶圆中的待抛光薄膜层12的厚度为610纳米左右，此时待抛光薄膜层13的厚度表现为中间偏薄，边缘偏厚，薄膜均匀性较差。
采用倒角工艺对该第二薄膜层12的边缘进行倒角，得到如图5所示的第二薄膜晶圆，其中，倒角宽度为2.5毫米,倒角深度为10微米，从而改变第一薄膜晶圆在进行第二CMP抛光过程中的受力分布，该倒角步骤在生产过程中为必要步骤，不需另外添加。
再对第二薄膜晶圆进行第二CMP抛光，该第二CMP抛光的工艺参数与第一CMP抛光的相同，进行第二CMP抛光后的待抛光薄膜层13的厚度为585纳米，完成薄膜的制备，制备完成后的待抛光薄膜层13的厚度分布情况如图11所示，该待抛光薄膜层13的厚度较为均匀。
实施例3：
参考图4，本实施例提供一包括第一薄膜层11和第二薄膜层12的薄膜晶圆1，该第二薄膜层12包括待抛光薄膜层13；该待抛光薄膜层13为铌酸锂薄膜，该待抛光薄膜层13的初始厚度为800纳米，对该薄膜晶圆1进行第一CMP抛光，得到第一薄膜晶圆，该第一薄膜晶圆中的铌酸锂薄膜的厚度为650纳米，此时铌酸锂薄膜的厚度表现为中间偏薄，边缘偏厚，薄膜均匀性较差。
采用倒角工艺对该第二薄膜层12的边缘进行倒角，得到如图5所示的第二薄膜晶圆，其中，倒角宽度为2.5毫米,倒角深度为10微米，从而改变第一薄膜晶圆在进行第二CMP抛光过程中的受力分布，该倒角步骤在生产过程中为必要步骤，不需另外添加。
再对第二薄膜晶圆进行第二CMP抛光，该第二CMP抛光的工艺参数与第一CMP抛光的相同，进行第二CMP抛光后的铌酸锂薄膜厚度为600纳米，完成薄膜的制备，第一CMP抛光与第二CMP抛光的薄膜厚度去除量为3：1，从而使得得到的铌酸锂薄膜具有厚度分布均匀的特点。
实施例4：
参考图4，本实施例提供一包括第一薄膜层11和第二薄膜层12的薄膜晶圆1，该第二薄膜层12包括待抛光薄膜层13；该待抛光薄膜层13为铌酸锂薄膜，该待抛光薄膜层13的初始平均厚度为1000纳米，对该薄膜晶圆1进行第一CMP抛光，得到第一薄膜晶圆，该第一薄膜晶圆中的铌酸锂薄膜的厚度为800纳米，此时铌酸锂薄膜的厚度表现为中间偏薄，边缘偏厚，薄膜均匀性较差。
采用倒角工艺对该第二薄膜层12的边缘进行倒角，得到如图5所示的第二薄膜晶圆，其中，倒角宽度为3毫米,倒角深度为20微米，从而改变第一薄膜晶圆在进行第二CMP抛光过程中的受力分布，该倒角步骤在生产过程中为必要步骤，不需另外添加。
再对第二薄膜晶圆进行第二CMP抛光，该第二CMP抛光的工艺参数与第一CMP抛光的相同，进行第二CMP抛光后的铌酸锂薄膜厚度为600纳米，完成薄膜的制备，第一CMP抛光与第二CMP抛光的薄膜厚度去除量为1：1，从而使得得到的铌酸锂薄膜具有厚度分布均匀的特点。
实施例5：
参考图3，本实施例提供一包括第一薄膜层11和第二薄膜层12的薄膜晶圆1，该第二薄膜层12包括待抛光薄膜层13；该待抛光薄膜层13为钽酸锂薄膜，该待抛光薄膜层13的初始平均厚度为800纳米，对该薄膜晶圆1进行第一CMP抛光，得到第一薄膜晶圆，该第一薄膜晶圆中的钽酸锂薄膜的厚度为750纳米，此时钽酸锂薄膜的厚度表现为中间偏薄，边缘偏厚，薄膜均匀性较差。
采用倒角工艺对该第二薄膜层12的边缘进行倒角，得到如图5所示的第二薄膜晶圆，其中，倒角宽度为2毫米,倒角深度为15微米，从而改变第一薄膜晶圆在进行第二CMP抛光过程中的受力分布，该倒角步骤在生产过程中为必要步骤，不需另外添加。
再对第二薄膜晶圆进行第二CMP抛光，该第二CMP抛光的工艺参数与第一CMP抛光的相同，进行第二CMP抛光后的钽酸锂薄膜厚度为600纳米，完成薄膜的制备，第一CMP抛光与第二CMP抛光的薄膜厚度去除量为1：3，从而使得得到的钽酸锂薄膜具有厚度分布均匀的特点。
以上所述仅为本申请可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (6)
1.一种提高薄膜CMP抛光厚度均匀性的方法，其特征在于，包括以下步骤：
对薄膜晶圆（1）进行第一CMP抛光，得到第一薄膜晶圆；所述第一薄膜晶圆（1）的厚度分布为由中间向边缘逐渐变厚；
采用倒角工艺对所述第一薄膜晶圆的抛光面的边缘进行倒角，得到第二薄膜晶圆；
对所述第二薄膜晶圆进行第二CMP抛光，直至达到预设厚度；所述第一CMP抛光的去除量与所述第二CMP抛光的去除量之比为1：0.5-1：2；
所述薄膜晶圆（1）包括层叠的第一薄膜层（11）和第二薄膜层（12）；
所述第一薄膜层（11）与抛光头的气囊（2）接触；
所述第二薄膜层（12）包括待抛光薄膜层（13），所述待抛光薄膜层（13）与抛光垫（3）接触；
所述倒角形成的角（13）为所述第二薄膜层（12）的边缘与所述第一薄膜层（11）的底部形成的夹角；
所述倒角形成的角（13）为直角或者锐角；所述倒角形成的角（13）为直角，所述倒角的宽度为 0.5-5毫米，所述倒角深度为5-50微米；或者，所述倒角形成的角（13）为锐角，所述锐角大于等于15度且小于90度。
2.根据权利要求1所述的方法，其特征在于，所述第二薄膜晶圆包括相对的第一面和第二面；
所述第一面为抛光面，且与抛光垫（3）接触；
所述第二面与抛光头的气囊（2）接触；
所述第一面的面积小于所述第二面的面积。
3.根据权利要求1所述的方法，其特征在于，所述第一CMP抛光的去除量范围为10-300纳米；
所述第二CMP抛光的去除量范围为10-300纳米。
4.根据权利要求1所述的方法，其特征在于，所述待抛光薄膜层（13）的厚度为300-1500纳米。
5.根据权利要求4所述的方法，其特征在于，所述薄膜晶圆（1）包括压电薄膜、光学薄膜或者半导体薄膜。
6.根据权利要求1所述的方法，其特征在于，所述第一CMP抛光的背压为1-6磅力/平方英寸，所述第二CMP抛光的背压为1-6磅力/平方英寸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110524096.1A CN113436960B (zh) | 2021-05-13 | 2021-05-13 | 一种提高薄膜cmp抛光厚度均匀性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110524096.1A CN113436960B (zh) | 2021-05-13 | 2021-05-13 | 一种提高薄膜cmp抛光厚度均匀性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113436960A CN113436960A (zh) | 2021-09-24 |
| CN113436960B true CN113436960B (zh) | 2023-02-28 |
Family
ID=77802318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110524096.1A Active CN113436960B (zh) | 2021-05-13 | 2021-05-13 | 一种提高薄膜cmp抛光厚度均匀性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113436960B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114005369B (zh) * | 2021-11-10 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 一种用于补偿纳米粒子薄膜的厚度的补偿方法及显示面板 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117778A (en) * | 1998-02-11 | 2000-09-12 | International Business Machines Corporation | Semiconductor wafer edge bead removal method and tool |
| JP2005332984A (ja) * | 2004-05-20 | 2005-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN101359595A (zh) * | 2007-07-30 | 2009-02-04 | 中芯国际集成电路制造(上海)有限公司 | 晶圆表面平坦化的方法 |
| CN101670546A (zh) * | 2008-09-03 | 2010-03-17 | 硅电子股份公司 | 抛光半导体晶圆的方法 |
| CN102044430A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 一种抛光晶圆的方法 |
| CN110270924A (zh) * | 2019-07-31 | 2019-09-24 | 上海华虹宏力半导体制造有限公司 | Cmp研磨方法 |
| TW201939582A (zh) * | 2018-03-15 | 2019-10-01 | 台灣積體電路製造股份有限公司 | 半導體裝置之製造方法 |
| CN110729178A (zh) * | 2019-10-18 | 2020-01-24 | 记忆科技(深圳)有限公司 | 一种3d晶圆的加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136105B2 (en) * | 2008-06-30 | 2015-09-15 | United Microelectronics Corp. | Bevel etcher |
| CN111864054B (zh) * | 2020-07-07 | 2021-12-24 | 中国科学院上海微系统与信息技术研究所 | 一种异质集成压电单晶薄膜衬底的表面优化方法 |
| CN111823130A (zh) * | 2020-07-17 | 2020-10-27 | 中国科学院微电子研究所 | 一种抛光头及抛光装置 |
-
2021
- 2021-05-13 CN CN202110524096.1A patent/CN113436960B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117778A (en) * | 1998-02-11 | 2000-09-12 | International Business Machines Corporation | Semiconductor wafer edge bead removal method and tool |
| JP2005332984A (ja) * | 2004-05-20 | 2005-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN101359595A (zh) * | 2007-07-30 | 2009-02-04 | 中芯国际集成电路制造(上海)有限公司 | 晶圆表面平坦化的方法 |
| CN101670546A (zh) * | 2008-09-03 | 2010-03-17 | 硅电子股份公司 | 抛光半导体晶圆的方法 |
| CN102044430A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 一种抛光晶圆的方法 |
| TW201939582A (zh) * | 2018-03-15 | 2019-10-01 | 台灣積體電路製造股份有限公司 | 半導體裝置之製造方法 |
| CN110270924A (zh) * | 2019-07-31 | 2019-09-24 | 上海华虹宏力半导体制造有限公司 | Cmp研磨方法 |
| CN110729178A (zh) * | 2019-10-18 | 2020-01-24 | 记忆科技(深圳)有限公司 | 一种3d晶圆的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113436960A (zh) | 2021-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI516024B (zh) | Composite substrate and elastic wave element for elastic wave element | |
| KR101284520B1 (ko) | 반도체-온-인슐레이터 구조체의 연마 방법 | |
| KR100869399B1 (ko) | 반도체 재료들에서 선택된 재료층들로 형성된 다층웨이퍼표면처리방법 | |
| US11495728B2 (en) | Piezoelectric device and method of manufacturing piezoelectric device | |
| CN112379480B (zh) | 波导结构复合衬底的制备方法、复合衬底及光电晶体薄膜 | |
| CN113436960B (zh) | 一种提高薄膜cmp抛光厚度均匀性的方法 | |
| CN111430533B (zh) | 一种周期极化薄膜基板及其制备方法 | |
| JPH0746072A (ja) | 水晶振動子の製造方法 | |
| JP2900777B2 (ja) | 研磨部材およびウエーハ研磨装置 | |
| JPH02267950A (ja) | 半導体基板 | |
| JP7170720B2 (ja) | 軟質シート上にフィルムを製造するための方法 | |
| CN111965855B (zh) | 电光晶体薄膜及其制备方法，及电光调制器 | |
| JPH0750438A (ja) | 薄板素材の製造方法 | |
| JPH02267951A (ja) | 半導体基板の製造方法 | |
| JPH0387012A (ja) | 接合ウエハおよびその製造方法 | |
| JP2008177750A (ja) | 圧電薄膜デバイス | |
| JPH03188630A (ja) | 半導体基板の製法 | |
| JP2762501B2 (ja) | 半導体基板の製法 | |
| JPH01150327A (ja) | 半導体装置用基板の製造方法 | |
| CN115694386A (zh) | 一种空气隙薄膜体声波滤波器制备方法 | |
| JPH02309636A (ja) | 半導体基板の製法 | |
| JPH04144113A (ja) | シリコンオンインシュレータ基板の製造方法 | |
| CN112959526A (zh) | 一种复合薄膜切割方法、复合薄膜及电子元器件 | |
| JPH01154537A (ja) | 半導体装置基板の製造方法 | |
| JPH01154538A (ja) | 半導体装置用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |