CN110729178A - 一种3d晶圆的加工方法 - Google Patents

一种3d晶圆的加工方法 Download PDF

Info

Publication number
CN110729178A
CN110729178A CN201910992976.4A CN201910992976A CN110729178A CN 110729178 A CN110729178 A CN 110729178A CN 201910992976 A CN201910992976 A CN 201910992976A CN 110729178 A CN110729178 A CN 110729178A
Authority
CN
China
Prior art keywords
wafer
cutting
grinding
edge
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910992976.4A
Other languages
English (en)
Inventor
林建涛
唐辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memory Technology (shenzhen) Co Ltd
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Memory Technology (shenzhen) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memory Technology (shenzhen) Co Ltd filed Critical Memory Technology (shenzhen) Co Ltd
Priority to CN201910992976.4A priority Critical patent/CN110729178A/zh
Publication of CN110729178A publication Critical patent/CN110729178A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种3D晶圆的加工方法，该方法包括：对晶圆进行贴膜；在对所述晶圆进行研磨减薄之前，对所述晶圆进行环形切割剔除所述晶圆边缘段差的部分；对环形切割后的晶圆进行研磨减薄。本发明实现了通过环形切割工艺剔除晶圆边缘段差的部分，减小后续研磨减薄过程中段差部位的应力，改善了后续研磨过程中的晶圆翘曲问题，同时还改善研磨之后晶圆背部烧焦、边裂等问题，提高了产品质量，进而实现了3D晶圆研磨减薄良率的提升。

Description

一种3D晶圆的加工方法
技术领域
本发明涉及晶圆加工技术领域，尤其涉及一种3D晶圆的加工方法。
背景技术
晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆；在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能的集成电路产品。
在传统的晶圆加工方法中，如图1所示，当前晶圆研磨是对整个晶圆贴膜后直接进行研磨减薄。但是，由于3D晶圆电路层厚度增大，与边缘无电路层的地方形成较大的厚度差且无电路层的宽度较大，3D晶圆外围有段差，这就会导致产品用传统研磨方式研磨会发生较大的翘曲，对磨轮造成影响，使中心部位处于长压下，产生背部烧焦，而边缘位置也会出现较大的裂痕、崩边等问题，进而对产品质量产生影响，降低了产品的良品率。
发明内容
本发明所要解决的技术问题是如何实现改善后续研磨过程中的晶圆翘曲问题，进而可以实现改善研磨之后晶圆背部烧焦以及边裂等问题。
为了解决上述问题，本发明提出以下技术方案：
一种3D晶圆的加工方法，所述方法包括：
对晶圆进行贴膜；
在对所述晶圆进行研磨减薄之前，对所述晶圆进行环形切割剔除所述晶圆边缘段差的部分；
对环形切割后的晶圆进行研磨减薄。
在其中一个实施例中，所述对所述晶圆进行环形切割剔除所述晶圆边缘段差的部分的步骤还包括：
通过机械切割工艺对所述晶圆进行环形切割。
在其中一个实施例中，所述对所述晶圆进行环形切割剔除所述晶圆边缘段差的部分的步骤还包括：
通过激光切割工艺对所述晶圆进行环形切割。
在其中一个实施例中，所述通过激光切割工艺对所述晶圆进行环形切割的步骤还包括：
根据所述晶圆的电路层分布确定激光切割的加工路径；
根据所述加工路径对所述晶圆进行环形切割，将没有功能的电路层边缘切掉以去除边缘应力。
在其中一个实施例中，在所述对晶圆进行贴膜的步骤之后还包括：
在对所述晶圆进行环形切割之前，对所述晶圆进行预研磨。
在其中一个实施例中，在所述对环形切割后的晶圆进行研磨减薄的步骤之后还包括：
对研磨减薄后的晶圆再次进行切割。
本发明提供的3D晶圆的加工方法，通过对晶圆进行贴膜；在对所述晶圆进行研磨减薄之前，对所述晶圆进行环形切割剔除所述晶圆边缘段差的部分；对环形切割后的晶圆进行研磨减薄。本发明实现了通过环形切割工艺剔除晶圆边缘段差的部分，减小后续研磨减薄过程中段差部位的应力，改善了后续研磨过程中的晶圆翘曲问题，同时还改善研磨之后晶圆背部烧焦、边裂等问题，提高了产品质量，进而实现了3D晶圆研磨减薄良率的提升。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统3D晶圆研磨减薄工艺的流程示意图；
图2为一实施例中3D晶圆的加工方法的流程示意图；
图3为另一实施例中3D晶圆的加工方法的流程示意图；
图4为又一实施例中3D晶圆的加工方法的流程示意图；
图5为再一实施例中3D晶圆的加工方法的流程示意图；
图6为一实施例中的环形切割的俯视图；
图7为一实施例中的环形切割的剖面图；
图8为一实施例中完整的3D圆晶加工的工艺流程图。
具体实施方式
下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整地描述，附图中类似的组件标号代表类似的组件。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明实施例说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明实施例。如在本发明实施例说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
在一个实施例中，如图2所示，提供了一种3D晶圆的加工方法，该方法包括：
步骤202，对晶圆进行贴膜；
步骤204，在对晶圆进行研磨减薄之前，对晶圆进行环形切割剔除晶圆边缘段差的部分；
步骤206，对环形切割后的晶圆进行研磨减薄。
具体地，在本实施例中，首先，先对整个晶圆进行贴膜。然后，区别于传统加工工艺中的直接进行研磨减薄，在本方案中，会在对晶圆进行研磨减薄之前，对晶圆进行环形切割剔除晶圆边缘段差的部分。这样会减小后续研磨减薄过程中段差部位的应力，避免了后续通过传统研磨方式研磨会发生较大的翘曲，对磨轮造成影响，使中心部位处于长压下，产生背部烧焦，而边缘位置也会出现较大的裂痕、崩边等现象。具体的环形切割的方式，可以如图6、7所示，可以理解的是，这里的环形切割工艺可以包括机械切割以及激光切割。最后，对环形切割后的晶圆进行研磨减薄。
在本实施例中，实现了通过环形切割工艺剔除晶圆边缘段差的部分，减小后续研磨减薄过程中段差部位的应力，改善了后续研磨过程中的晶圆翘曲问题，同时还改善研磨之后晶圆背部烧焦、边裂等问题，提高了产品质量，进而实现了3D晶圆研磨减薄良率的提升。
在一个实施例中，如图3所示，提供了一种3D晶圆的加工方法，该方法包括：
步骤302，对晶圆进行贴膜；
步骤304，在对晶圆进行环形切割之前，对晶圆进行预研磨；
步骤306，在对晶圆进行研磨减薄之前，对晶圆进行环形切割剔除晶圆边缘段差的部分；
步骤308，对环形切割后的晶圆进行研磨减薄。
在一个实施例中，如图4所示，提供了一种3D晶圆的加工方法，该方法包括：
步骤402，对晶圆进行贴膜；
步骤404，在对晶圆进行环形切割之前，对晶圆进行预研磨；
步骤406，在对晶圆进行研磨减薄之前，对晶圆进行环形切割剔除晶圆边缘段差的部分；
步骤408，对环形切割后的晶圆进行研磨减薄；
步骤410，对研磨减薄后的晶圆再次进行切割。
具体地，参考图8所示的完整的加工工艺流程图，包括如下步骤：晶圆贴膜→晶圆预研磨→晶圆环形切割→晶圆研磨减薄→晶圆切割。通过上述完整的工艺流程，实现了改善后续研磨过程中的晶圆翘曲问题，改善研磨之后晶圆背部烧焦、边裂等问题。
在一个实施例中，对晶圆进行环形切割剔除晶圆边缘段差的部分的步骤还包括：
通过机械切割工艺对晶圆进行环形切割。
在一个实施例中，对晶圆进行环形切割剔除晶圆边缘段差的部分的步骤还包括：
通过激光切割工艺对晶圆进行环形切割。
在其中一个实施例中，如图5所示，提供了一种3D晶圆的加工方法，该方法中通过激光切割工艺对晶圆进行环形切割的步骤还包括：
步骤502，根据晶圆的电路层分布确定激光切割的加工路径；
步骤504，根据加工路径对晶圆进行环形切割，将没有功能的电路层边缘切掉以去除边缘应力。
在本实施例中，通过在研磨之前对晶圆进行环切，将没有功能的电路层的边缘切掉，去除边缘应力，从而提升研磨减薄的品质。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。
以上所述，为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种3D晶圆的加工方法，其特征在于，所述方法包括：
对晶圆进行贴膜；
在对所述晶圆进行研磨减薄之前，对所述晶圆进行环形切割剔除所述晶圆边缘段差的部分；
对环形切割后的晶圆进行研磨减薄。
2.如权利要求1所述的3D晶圆的加工方法，其特征在于，所述对所述晶圆进行环形切割剔除所述晶圆边缘段差的部分的步骤还包括：
通过机械切割工艺对所述晶圆进行环形切割。
3.如权利要求2所述的3D晶圆的加工方法，其特征在于，所述对所述晶圆进行环形切割剔除所述晶圆边缘段差的部分的步骤还包括：
通过激光切割工艺对所述晶圆进行环形切割。
4.如权利要求3所述的3D晶圆的加工方法，其特征在于，所述通过激光切割工艺对所述晶圆进行环形切割的步骤还包括：
根据所述晶圆的电路层分布确定激光切割的加工路径；
根据所述加工路径对所述晶圆进行环形切割，将没有功能的电路层边缘切掉以去除边缘应力。
5.如权利要求1-4任一项所述的3D晶圆的加工方法，其特征在于，在所述对晶圆进行贴膜的步骤之后还包括：
在对所述晶圆进行环形切割之前，对所述晶圆进行预研磨。
6.如权利要求5所述的3D晶圆的加工方法，其特征在于，在所述对环形切割后的晶圆进行研磨减薄的步骤之后还包括：
对研磨减薄后的晶圆再次进行切割。
CN201910992976.4A 2019-10-18 2019-10-18 一种3d晶圆的加工方法 Pending CN110729178A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910992976.4A CN110729178A (zh) 2019-10-18 2019-10-18 一种3d晶圆的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910992976.4A CN110729178A (zh) 2019-10-18 2019-10-18 一种3d晶圆的加工方法

Publications (1)

Publication Number Publication Date
CN110729178A true CN110729178A (zh) 2020-01-24

Family

ID=69221502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910992976.4A Pending CN110729178A (zh) 2019-10-18 2019-10-18 一种3d晶圆的加工方法

Country Status (1)

Country Link
CN (1) CN110729178A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112485948A (zh) * 2020-12-28 2021-03-12 厦门天马微电子有限公司 背光模组和显示装置
CN113436960A (zh) * 2021-05-13 2021-09-24 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法
WO2021208440A1 (zh) * 2020-04-16 2021-10-21 江苏京创先进电子科技有限公司 一种晶圆芯片的去边加工方法及其应用的划片机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760643A (zh) * 2011-04-25 2012-10-31 南亚科技股份有限公司 对三维半导体组件边缘修整的方法及形成相应组件的方法
US20160343564A1 (en) * 2015-05-21 2016-11-24 International Business Machines Corporation Edge trim processes and resultant structures
CN108364865A (zh) * 2017-01-10 2018-08-03 瑞萨电子株式会社 半导体器件制造方法和半导体晶片
US10388535B1 (en) * 2018-05-25 2019-08-20 Powertech Technology Inc. Wafer processing method with full edge trimming
CN110323183A (zh) * 2019-08-01 2019-10-11 沛顿科技（深圳）有限公司 一种使用激光环切解决3d nand晶圆薄片裂片问题的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760643A (zh) * 2011-04-25 2012-10-31 南亚科技股份有限公司 对三维半导体组件边缘修整的方法及形成相应组件的方法
US20160343564A1 (en) * 2015-05-21 2016-11-24 International Business Machines Corporation Edge trim processes and resultant structures
CN108364865A (zh) * 2017-01-10 2018-08-03 瑞萨电子株式会社 半导体器件制造方法和半导体晶片
US10388535B1 (en) * 2018-05-25 2019-08-20 Powertech Technology Inc. Wafer processing method with full edge trimming
CN110323183A (zh) * 2019-08-01 2019-10-11 沛顿科技（深圳）有限公司 一种使用激光环切解决3d nand晶圆薄片裂片问题的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208440A1 (zh) * 2020-04-16 2021-10-21 江苏京创先进电子科技有限公司 一种晶圆芯片的去边加工方法及其应用的划片机
CN112485948A (zh) * 2020-12-28 2021-03-12 厦门天马微电子有限公司 背光模组和显示装置
CN112485948B (zh) * 2020-12-28 2022-10-11 厦门天马微电子有限公司 背光模组和显示装置
CN113436960A (zh) * 2021-05-13 2021-09-24 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法
CN113436960B (zh) * 2021-05-13 2023-02-28 上海新硅聚合半导体有限公司 一种提高薄膜cmp抛光厚度均匀性的方法

Similar Documents

Publication Publication Date Title
CN110729178A (zh) 一种3d晶圆的加工方法
CN104517804B (zh) 太鼓减薄工艺的去环方法
US20170076969A1 (en) Method of manufacturing semiconductor device
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
US6090688A (en) Method for fabricating an SOI substrate
CN106158580B (zh) 晶圆减薄方法
CN103258778B (zh) 带有空腔的衬底的制备方法
TW202003150A (zh) 全邊切削之晶圓加工方法
US20050161808A1 (en) Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile
CN110838439A (zh) 一种晶圆切片方法及芯片
JP3632531B2 (ja) 半導体基板の製造方法
CN103178007A (zh) 划片方法、芯片制作方法及凸点玻璃封装二极管
TWI644774B (zh) a method for separating a brittle material substrate, a substrate holding member for breaking a brittle material substrate, and a frame for adhering the adhesive film used for breaking the brittle material substrate
US20220230869A1 (en) Taiko wafer ring cut process method
CN104716017B (zh) 改善晶圆边缘处理的方法
JP2001338899A (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JPH08274286A (ja) Ｓｏｉ基板の製造方法
CN104465324A (zh) 分离式元件的制造方法
CN103646867A (zh) 改善晶圆剥落缺陷的方法
JP2006100406A (ja) Ｓｏｉウェーハの製造方法
CN115188695A (zh) 半导体器件的制作方法以及半导体器件
CN115497873A (zh) 半导体器件的制作方法以及半导体器件
JP7237464B2 (ja) 半導体装置の製造方法
CN107481918B (zh) 芯片的制备方法及刻蚀方法
CN115241048B (zh) 半导体器件的制作方法以及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200124

RJ01 Rejection of invention patent application after publication