CN115188695A - 半导体器件的制作方法以及半导体器件 - Google Patents

半导体器件的制作方法以及半导体器件 Download PDF

Info

Publication number
CN115188695A
CN115188695A CN202211107724.7A CN202211107724A CN115188695A CN 115188695 A CN115188695 A CN 115188695A CN 202211107724 A CN202211107724 A CN 202211107724A CN 115188695 A CN115188695 A CN 115188695A
Authority
CN
China
Prior art keywords
substrate
epitaxial layer
carrier
new
preliminary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211107724.7A
Other languages
English (en)
Inventor
汪洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202211107724.7A priority Critical patent/CN115188695A/zh
Publication of CN115188695A publication Critical patent/CN115188695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请提供了一种半导体器件的制作方法以及半导体器件，该方法包括：首先，提供包括预备衬底以及第一载片的底层结构；然后，在预备衬底的远离第一载片的表面上形成第一外延层；之后，在第一外延层的远离预备衬底的表面上键合第二载片；之后，使用切割技术沿着第一方向分离预备衬底，使得预备衬底形成第一衬底以及第二衬底，第一衬底与第一载片形成第一预备结构，第二载片、第二衬底与第一外延层形成第二预备结构，第一方向为垂直预备衬底厚度的方向；最后，在第一预备结构的裸露表面上至少形成第二外延层，第二外延层与第一衬底接触，形成至少一个第一目标结构。解决了现有技术中衬底材料利用率较低的问题，保证了半导体器件的材料利用率较高。

Description

半导体器件的制作方法以及半导体器件
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法以及半导体器件。
背景技术
目前，第一，主要在器件制造工艺之后进行减薄工艺，其中，减薄从实施效率上通常会选择砂轮研磨的方式，在实际研磨过程中，减薄使用砂轮，过程中晶圆所受应力较大，碎片的风险较高，成品形貌差，通常会在晶圆正面进行保护，如粘附托盘、蓝膜或UV膜等，砂轮在研磨背面时会施加纵向切向力，不可避免的造成晶圆正面器件的损伤，降低成品率；第二，随着碳化硅减薄技术的提升，出现了将晶圆减薄步骤提前的制造方法，但是，由于减薄会造成碳化硅晶圆内部应力积压，接续的高温退火工序会导致应力释放造成基板翘曲，在其后的光刻工序中会由于TTV（Total Thickness Variation，整体平整度）及LTV（LocalThickness Variation，区域平整度）前后差异过大导致与减薄前的图形难以完全匹配，对于小线条影响尤其显著，致使成品率下降，另外，减薄造成的基板TTV与LTV显著提升本身就是对光刻工序的巨大挑战。
另外，衬底材料从500μm（射频领域）/350μm（功率领域）至100μm-150μm过程中，均需要大量研磨，一方面，衬底材料不能重复利用，造成材料浪费；另一方面，晶圆减除的厚度较大，时间较长，通常需要3-5小时以上，效率低下。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体器件的制作方法以及半导体器件，以解决现有技术中的衬底材料利用率较低的问题。
根据本发明实施例的一个方面，提供了一种半导体器件的制作方法，所述方法包括：提供底层结构，所述底层结构包括叠置的预备衬底以及第一载片；在所述预备衬底的远离所述第一载片的表面上形成第一外延层；在所述第一外延层的远离所述预备衬底的表面上键合第二载片；使用切割技术沿着第一方向分离所述预备衬底，形成第一衬底以及第二衬底，所述第一衬底与所述第一载片形成第一预备结构，所述第二载片、所述第二衬底与所述第一外延层形成第二预备结构，所述第一方向为垂直所述预备衬底厚度的方向；在所述第一预备结构的裸露表面上至少形成第二外延层，所述第二外延层与所述第一衬底接触，形成至少一个第一目标结构。
可选地，所述第一衬底的厚度大于所述第二衬底的厚度。
可选地，在所述第一预备结构的裸露表面上至少形成第二外延层，所述第二外延层与所述第一衬底接触，形成至少一个第一目标结构，包括：处理步骤，使用CMP（ChemicalMechanical Polishing，化学机械抛光）工艺处理所述第一衬底的远离所述第一载片的表面，使得所述第一衬底的表面粗糙度小于预定阈值；形成步骤，在所述第一衬底的远离所述第一载片的表面上形成所述第二外延层，并在所述第二外延层远离所述第一衬底的表面上键合形成第三载片；分割步骤，使用所述切割技术沿着所述第一方向分离所述第一衬底，形成新的第一衬底以及新的第二衬底，新的所述第一衬底与所述第一载片形成新的第一预备结构，所述第三载片、新的所述第二衬底与所述第二外延层形成新的第二预备结构，对新的所述第二预备结构进行预定处理，得到第一目标结构，所述预定处理包括减薄处理以及解键合处理，所述解键合处理使得所述第三载片与所述第二外延层分离；循环步骤，循环执行所述处理步骤、所述形成步骤以及所述分割步骤，直到所述第一衬底的厚度小于预定值，得到至少一个所述第一目标结构，在所述新的所述第一衬底的厚度小于所述预定值的情况下，对新的所述第一衬底进行减薄处理以及CMP工艺处理，使得新的所述第一衬底的厚度位于预定范围内，且新的所述第一衬底的表面粗糙度小于所述预定阈值，并在处理后的新的所述第一衬底的远离所述第一载片的表面上形成第三外延层，得到第三预备结构，对所述第三预备结构进行所述预定处理，使得所述第一载片与新的所述第一衬底分离，得到所述第一目标结构。
可选地，所述预定范围为20μm-80μm。
可选地，对新的所述第一衬底进行减薄处理，包括：使用砂轮减薄新的所述第一衬底，其中，所述砂轮的粒度范围为3000目-10000目。
可选地，在使用切割技术沿着第一方向分离所述预备衬底，形成第一衬底以及第二衬底之后，所述方法还包括：减薄所述第二衬底，得到目标衬底，所述目标衬底的厚度位于所述预定范围内；对剩余的所述第二预备结构进行解键合处理，使得所述第二载片与所述第一外延层分离；在所述目标衬底的远离所述第一外延层的表面上形成背面金属层，得到第二目标结构。
可选地，使用切割技术沿着第一方向分离所述预备衬底，形成第一衬底以及第二衬底，包括：使用激光切割技术沿着所述第一方向将所述预备衬底分离为所述第一衬底以及所述第二衬底。
可选地，所述第一载片的材料与所述预备衬底的材料分别包括SiC，所述第二载片的材料包括硅玻璃、派热克斯玻璃、硼硅酸盐以及蓝宝石中至少之一。
可选地，所述第一载片的厚度范围为100μm-300μm，所述第二载片的厚度范围为300μm-500μm。
根据本申请的另一方面，还提供了一种半导体器件，所述半导体器件为采用任一种所述的方法制作得到的。
应用本申请的技术方案，所述半导体器件的制作方法中，首先，提供包括所述预备衬底以及所述第一载片的底层结构；然后，在所述预备衬底的远离所述第一载片的表面上形成第一外延层；之后，在所述第一外延层的远离所述预备衬底的表面上键合第二载片；之后，使用切割技术沿着第一方向分离所述预备衬底，使得所述预备衬底形成第一衬底以及第二衬底，其中，所述第一衬底与所述第一载片形成第一预备结构，所述第二载片、所述第二衬底与所述第一外延层形成第二预备结构，所述第一方向为垂直所述预备衬底厚度的方向；最后，在所述第一预备结构的裸露表面上至少形成第二外延层，所述第二外延层与所述第一衬底接触，形成至少一个第一目标结构。相比现有技术中的衬底材料利用率较低的问题，本申请的所述半导体器件的制作方法，通过提供包括所述预备衬底以及所述第一载片的所述底层结构，再通过在所述预备衬底的远离所述第一载片层的表面上形成所述第一外延层，并且在所述第一外延层的远离所述预备衬底的表面上键合所述第二载片，使得所述预备衬底以及所述第一外延层的表面上分别键合所述第一载片以及所述第二载片，再通过所述切割技术分离所述预备衬底，形成所述第一衬底以及所述第二衬底，并且在所述第一预备结构的裸露表面上至少形成所述第二外延层，即所述预备衬底通过所述切割技术，可以直接形成至少两个结构所需要的衬底，所述第一衬底以及所述第二外延层形成至少一个所述第一目标结构，所述第二衬底与所述第一外延层形成所述第二预备结构，避免了现有技术中衬底材料只形成一个结构然后通过大量研磨去除剩余衬底的问题，解决了现有技术中衬底材料利用率较低的问题，保证了所述半导体器件中的预备衬底的利用率较高，保证了所述半导体器件的材料利用率较高。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的半导体器件的制作方法的流程示意图；
图2至图13分别示出了根据本申请的一种实施例的半导体器件的制作方法在各工艺步骤后得到的结构示意图；
图14示出了根据本申请的实施例的半导体器件的制作流程图。
其中，上述附图包括以下附图标记：
10、底层结构；20、第一外延层；30、第二载片；40、第一预备结构；50、第二预备结构；60、第二外延层；70、第一目标结构；80、第三载片；90、第三外延层；100、第三预备结构；101、预备衬底；102、第一载片；103、第一衬底；104、第二衬底；105、目标衬底；110、背面金属层；120、第二目标结构；130、激光；140、改质层；150、第一器件层；160、第二器件层；170、第三器件层。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的衬底材料利用率较低的问题，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种半导体器件的制作方法以及半导体器件。
根据本申请的一种典型的实施例，提供了一种半导体器件的制作方法。
图1是根据本申请实施例的半导体器件的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，如图2所示，提供底层结构10，上述底层结构10包括叠置的预备衬底101以及第一载片102；
步骤S102，如图3所示，在上述预备衬底101的远离上述第一载片102的表面上形成第一外延层20；
步骤S103，如图4所示，在上述第一外延层20的远离上述预备衬底101的表面上键合第二载片30；
步骤S104，如图6所示，使用切割技术沿着第一方向分离上述预备衬底，形成第一衬底103以及第二衬底104，上述第一衬底103与上述第一载片102形成第一预备结构40，上述第二载片30、上述第二衬底104与上述第一外延层20形成第二预备结构50，上述第一方向为垂直上述预备衬底厚度的方向；
步骤S105，如图7所示，在上述第一预备结构40的裸露表面上至少形成第二外延层60，上述第二外延层60与上述第一衬底103接触，形成至少一个第一目标结构。
上述半导体器件的制作方法中，首先，提供包括上述预备衬底以及上述第一载片的底层结构；然后，在上述预备衬底的远离上述第一载片的表面上形成第一外延层；之后，在上述第一外延层的远离上述预备衬底的表面上键合第二载片；之后，使用切割技术沿着第一方向分离上述预备衬底，使得上述预备衬底形成第一衬底以及第二衬底，其中，上述第一衬底与上述第一载片形成第一预备结构，上述第二载片、上述第二衬底与上述第一外延层形成第二预备结构，上述第一方向为垂直上述预备衬底厚度的方向；最后，在上述第一预备结构的裸露表面上至少形成第二外延层，上述第二外延层与上述第一衬底接触，形成至少一个第一目标结构。相比现有技术中的衬底材料利用率较低的问题，本申请的上述半导体器件的制作方法，通过提供包括上述预备衬底以及上述第一载片的上述底层结构，再通过在上述预备衬底的远离上述第一载片层的表面上形成上述第一外延层，并且在上述第一外延层的远离上述预备衬底的表面上键合上述第二载片，使得上述预备衬底以及上述第一外延层的表面上分别键合上述第一载片以及上述第二载片，再通过上述切割技术分离上述预备衬底，形成上述第一衬底以及上述第二衬底，并且在上述第一预备结构的裸露表面上至少形成上述第二外延层，即上述预备衬底通过上述切割技术，可以直接形成至少两个结构所需要的衬底，上述第一衬底以及上述第二外延层形成至少一个上述第一目标结构，上述第二衬底与上述第一外延层形成上述第二预备结构，避免了现有技术中衬底材料只形成一个结构然后通过大量研磨去除剩余衬底的问题，解决了现有技术中衬底材料利用率较低的问题，保证了上述半导体器件中的预备衬底的利用率较高，保证了上述半导体器件的材料利用率较高。
另外，直接通过切割技术分离上述预备衬底，还解决了现有技术中的晶圆的衬底减薄需要大量研磨导致效率较低且浪费的问题，保证了上述半导体器件的制作周期较短，保证了上述半导体器件的制作效率较高。
一种具体的实施例中，上述第一载片是通过键合的方式设置在上述预备衬底的表面上。具体地，使用临时键合工艺，在上述第一外延层的远离上述预备衬底的表面上键合上述第二载片；使用永久键合工艺，在上述预备衬底的表面上键合上述第一载片，上述永久键合工艺的要求高于上述临时键合工艺。上述临时键合的工艺相对较为简单，不涉及精准对准，而永久键合对工艺的要求较高，要求对位精准度较高。
具体地，上述键合过程包括表面清洁处理、键合晶圆精密对准、放置于后续键合所需的固定传输夹具中、键合腔体中对准后进行键合、键合室实时监测温度、键合压力及气氛、对键合后的晶圆进行冷却以及键合后质量检测等过程。
一种具体的实施例中，如图3所示，在上述预备衬底101的远离上述第一载片102的表面上形成第一外延层20之后，上述方法还包括：在上述第一外延层20的远离上述预备衬底101的表面上形成第一器件层150。上述第一器件层主要用于引出上述第一外延层，以形成完整的结构。
同样的，如图4至图6所示，上述第一外延层20的远离上述预备衬底101的表面上均具有上述第一器件层150，上述第二预备结构50还包括上述第一器件层150。
根据本申请的一种具体实施例，上述第一衬底的厚度大于上述第二衬底的厚度。由于上述第一衬底的厚度大于上述第二衬底的厚度，使得上述第一衬底还可以至少形成一个上述第一目标结构，进一步保证了上述半导体器件的材料利用率较高。
为了进一步保证上述半导体器件的材料利用率较高，根据本申请的另一种具体实施例，在上述第一预备结构的裸露表面上至少形成第二外延层，上述第二外延层与上述第一衬底接触，形成至少一个第一目标结构，包括：处理步骤，使用CMP工艺处理上述第一衬底的远离上述第一载片的表面，使得上述第一衬底的表面粗糙度小于预定阈值；形成步骤，如图7所示，在上述第一衬底103的远离上述第一载片102的表面上形成上述第二外延层60，并在上述第二外延层60远离上述第一衬底103的表面上键合形成第三载片80；分割步骤，如图8至图9所示，使用上述切割技术沿着上述第一方向分离上述第一衬底103，形成新的第一衬底103以及新的第二衬底104，新的上述第一衬底103与上述第一载片102形成新的第一预备结构40，上述第三载片80、新的上述第二衬底104与上述第二外延层60形成新的第二预备结构50，得到如图9所示的结构，如图10所示，对新的上述第二预备结构进行预定处理，得到上述第一目标结构70，上述预定处理包括减薄处理以及解键合处理，上述解键合处理使得上述第三载片80与上述第二外延层60分离；循环步骤，循环执行上述处理步骤、上述形成步骤以及上述分割步骤，直到上述第一衬底的厚度小于预定值，得到至少一个上述第一目标结构，在上述新的上述第一衬底的厚度小于上述预定值的情况下，如图11所示，对新的上述第一衬底103进行减薄处理以及CMP工艺处理，使得新的上述第一衬底103的厚度位于预定范围内，且新的上述第一衬底103的表面粗糙度小于上述预定阈值，并在处理后的新的上述第一衬底103的远离上述第一载片102的表面上形成第三外延层90，得到第三预备结构100，对上述第三预备结构100进行上述预定处理，使得上述第一载片102与新的上述第一衬底103分离，得到上述第一目标结构70，得到如图12所示的结构。通过上述CMP工艺处理上述第一衬底的远离上述第一载片的表面，保证了后续在上述第一衬底的远离上述第一载片的表面上形成的上述第二外延层的生长质量较好，再通过上述分割步骤，使得上述第一衬底又可以分离成新的上述第一衬底以及新的上述第二衬底，再通过对上述第一预备结构进行上述预定处理，得到上述第一目标结构，并通过循环上述处理步骤、上述形成步骤以及上述分割步骤，使得上述第一衬底可以经过多个分割，形成多个上述第一目标结构，并且在上述第一衬底的厚度小于上述预定值的情况下，再通过对新的上述第一衬底进行减薄处理以及CMP工艺处理，并在处理后的新的上述第一衬底的远离上述第一载片的表面上形成第三外延层，并通过上述预定处理得到新的上述第一目标结构，保证了上述第一衬底可以通过多个上述分割步骤，使得上述第一衬底的利用率较高，进一步保证了上述半导体器件的材料利用率较高。
具体地，如图7所示，在上述第一衬底103的远离上述第一载片102的表面上形成上述第二外延层60之后，在上述第二外延层60远离上述第一衬底103的表面上键合形成第三载片80之前，上述方法还包括：在上述第二外延层60的远离上述第一衬底103的表面上形成第二器件层160。同样的，如图8至图9所示，上述第二外延层60以及上述第三载片80之间均包括上述第二器件层160，如图10所示，上述第一目标结构70还包括上述第二器件层160，且在上述第二衬底104的远离上述第二外延层60的表面上形成上述背面金属层110。如图11所示，在形成上述第三外延层90之后，还需要在上述第三外延层90的远离上述第一衬底103的表面上形成第三器件层170，如图12所示，上述第一目标结构70还包括上述背面金属层110以及上述第三器件层170。
当然，只有在上述第一衬底的厚度大于上述预定范围的情况下，才会进行后续的减薄处理、CMP工艺处理以及形成上述第三外延层，如果分割后的上述第一衬底的厚度小于上述预定范围，直接结束。
一种具体的实施例中，如果直接提供较薄的上述第二衬底，并且在上述第二衬底的表面上形成上述第一外延层，以得到上述第一目标结构，那么由于上述第二衬底的厚度较薄，导致上述第一外延层的生长质量较差，会出现较多的位错，进而影响上述半导体器件的性能，因此，在上述预备衬底的表面上形成上述第一外延层后，再直接分离上述预备衬底，可以保证上述外延层的质量较好，同时保证了可以较快的得到较薄的上述第二衬底，避免现有技术中的半导体器件的形成过程的后期，需要通过大量的研磨来减薄衬底的厚度，上述半导体器件的制作过程保证了上述半导体器件的制作效率较高。
具体地，先通过键合上述第一载片以及上述第二载片，再进行上述预备衬底的分离，可以保证上述预备衬底分离后不至于太薄而裂开，也可以保证上述第一外延层不会变形，同时，由于上述第一载片，使得在上述第一衬底的表面上再形成上述第二外延层的过程中，保证了上述第二外延层的生长质量较好，进而保证了上述第一目标结构的性能较好，保证了上述半导体器件的性能较好。
另外，CMP抛光会将表面的粗糙度抛光至0.5nm以内，且一般的抛光厚度在1μm-5μm，优选的抛光厚度在2μm-3μm。
根据本申请的又一种具体实施例，上述预定范围为20μm-80μm。
具体地，上述预定范围可以为20μm-80μm，优选为30μm-50μm。
为了进一步保证上述半导体器件的制作效率较高，根据本申请的一种具体实施例，对新的上述第一衬底进行减薄处理，包括：使用砂轮减薄新的上述第一衬底，其中，上述砂轮的粒度范围为3000目-10000目。通过在上述粒度范围内使用上述砂轮对上述第二衬底进行减薄，保证了可以较快的得到满足厚度要求的上述第一衬底，进一步保证了上述半导体器件的制作效率较高。
具体地，砂轮的粒度范围为3000目-10000目，优选的砂轮粒度范围为5000目-8000目，保证了减薄后的衬底表面粗糙度能满足达到nm级别，同时保证了加工效率较高。
根据本申请的另一种具体实施例，在使用切割技术沿着第一方向分离上述预备衬底，形成第一衬底以及第二衬底之后，上述方法还包括：如图13所示，减薄上述第二衬底，得到目标衬底105，上述目标衬底105的厚度位于上述预定范围内；如图13所示，对剩余的上述第二预备结构进行解键合处理，使得上述第二载片30与上述第一外延层20分离；如图13所示，在上述目标衬底105的远离上述第一外延层20的表面上形成背面金属层110，得到第二目标结构120。通过对上述第二衬底进行减薄，使得上述目标衬底的厚度在上述预定范围内，再对上述第二预备衬底结构进行上述解键合处理，使得上述第二载片与上述第一外延层分离，最后在上述目标衬底的远离上述第一外延层的表面上形成上述背面金属层，使得可以较快的得到上述第二目标结构，由于上述预备衬底已经经过了上述分离的过程，使得分离得到的上述第二衬底较薄，保证了对上述第二衬底的减薄过程较快，进一步保证了上述半导体器件的制作效率较高。
如图13所示，上述第二目标结构120还包括上述第一器件层150。
一种具体的实施例中，在上述目标衬底的远离上述外延层的表面上形成Ni作为欧姆接触金属，再在欧姆接触的表面上形成Al作为背面厚金属。
当然，上述第一目标结构与上述第一结构相同，在上述半导体器件的制作过程后期，都需要进行分割以及封装处理，以形成最终的结构。
根据本申请的又一种具体实施例，使用切割技术沿着第一方向分离上述预备衬底，形成第一衬底以及第二衬底，包括：使用激光切割技术沿着上述第一方向将上述预备衬底分离为上述第一衬底以及上述第二衬底。通过使用激光切割技术将上述预备衬底分离为上述第一衬底以及上述第二衬底，使得可以较快的分离上述第一衬底以及上述第二衬底，进一步保证了上述半导体器件的制作效率较高。
一种具体的实施例中，如图5所示，使用特定波长范围的激光130透过上述第一载片102，聚焦在上述预备衬底101中的上述预定平面，使得上述预定平面周围产生局部形变，产生局部形变的上述预备衬底101形成改质层140；如图6所示，以上述改质层140为界限分离上述预备衬底101，得到上述第一衬底103以及上述第二衬底104。通过特定波长范围的上述激光透过上述第一载片，聚焦在上述预备衬底中的上述预定平面，使得上述预定平面周围产生局部形变，使得形成包括孔洞、高位错密度层以及裂纹的上述改质层，再以上述改质层为界限分离上述预备衬底，保证了可以较快的分离上述预备衬底，得到上述第一衬底以及上述第二衬底，进一步保证了上述半导体器件的制作效率较高。
具体地，在形成上述改质层后，只需要经过较小的外力，就可以分离上述预备衬底，形成上述第一衬底以及上述第二衬底。
一种具体的实施例中，上述激光的特定波长范围为1064nm左右。
根据本申请的一种具体实施例，上述第一载片的材料与上述预备衬底的材料分别包括SiC，上述第二载片的材料包括硅玻璃、派热克斯玻璃、硼硅酸盐以及蓝宝石中至少之一。由于上述第一载片与上述预备衬底的材料相同，那么保证了后续重复利用上述预备衬底过程中外延层的生长质量较好，进一步保证了上述半导体器件的性能较好。
具体地，第一载片的材料的导电性能较好，使得形成的半导体器件的整体内阻较小，进一步保证了上述半导体器件的性能较好，而上述第二载片由于不需要外延层生长过程中的高温考验，因此第二载片的材料相对上述第一载片来说性能较差，保证了上述半导体器件的成本较低，同时保证了上述半导体器件的性能较好。
一种具体的实施例中，上述第二载片优先选择硬度较为相近的材料，上述第二载片的厚度范围为厚度可为100μm-500μm，优选的厚度为200μm-300μm，上述第一载片优先与上述预备衬底相同的材料，如果在碳化硅器件工艺中，可选用导电更好的碳化硅晶圆，如可使用3C碳化硅或者4H碳化硅报废晶圆，上述第一载片的厚度范围为100μm-500μm，电阻率为0.001ohm•cm-0.025ohm•cm，优选的厚度为100μm-300μm，电阻率为0.005-0.01ohm•cm，上述预备衬底与上述第一载片接触的表面需要确保粗糙度在1nm以内，优选地，粗糙度在0.5nm以内。
根据本申请的另一种具体实施例，上述第一载片的厚度范围为100μm-300μm，上述第二载片的厚度范围为300μm-500μm。
具体地，上述半导体器件的制作方法，涉及碳化硅以及氮化镓等硬脆半导体材料的加工工艺。通过激光分离上述预备衬底，一方面可以缩短上述半导体器件的加工时间，从而降低成本，另一方面还可以通过上述预备衬底的重复利用，保证了材料的利用率较高，上述第一载片以及上述第二载片还降低了目前薄衬底外延以及流片等环节中的碎片以及良率低的问题。
一种具体的实施例中，上述半导体器件制作过程中的激光减薄过程需要1小时-2小时，而现有技术中通过长时间研磨减薄的时间需要3小时-5小时，相比现有技术，本申请的上述半导体器件的制作过程保证了加工效率较高，通过节约了加工成本。
当然，我们也可以先在上述预备衬底的表面上形成上述第一外延层，再通过键合的方式键合上述第一载片以及上述第二载片，具体根据实际情况确定。
根据本申请的又一种具体实施例，上述第一衬底的厚度范围为200μm-300μm，上述第二衬底的厚度范围为80μm-150μm。
一种具体的实施例中，在上述第二衬底的厚度满足正常需求的情况下，尽量保证上述第一衬底的厚度较厚，以使得可以进行后续的重复利用以及激光剥离。
具体地，上述预备衬底的厚度范围一般为300μm-600μm，例如碳化硅衬底材料射频领域厚度为500μm、功率领域厚度为350μm。
根据本申请的一种实施例，还提供了一种半导体器件，上述半导体器件为采用任一种上述的方法制作得到的。
上述的半导体器件为采用任一种上述的方法制作得到的，相比现有技术中的衬底材料利用率较低的问题，本申请的上述半导体器件，通过提供包括上述预备衬底以及上述第一载片的上述底层结构，再通过在上述预备衬底的远离上述第一载片层的表面上形成上述第一外延层，并且在上述第一外延层的远离上述预备衬底的表面上键合上述第二载片，使得上述预备衬底以及上述第一外延层的表面上分别键合上述第一载片以及上述第二载片，再通过上述切割技术分离上述预备衬底，形成上述第一衬底以及上述第二衬底，并且在上述第一预备结构的裸露表面上至少形成上述第二外延层，即上述预备衬底通过上述切割技术，可以直接形成至少两个结构所需要的衬底，上述第一衬底以及上述第二外延层形成至少一个上述第一目标结构，上述第二衬底与上述第一外延层形成上述第二预备结构，避免了现有技术中衬底材料只形成一个结构然后通过大量研磨去除剩余衬底的问题，解决了现有技术中衬底材料利用率较低的问题，保证了上述半导体器件中的预备衬底的利用率较高，保证了上述半导体器件的材料利用率较高。
具体地，上述半导体结构得到的2mm×2mm的1200V SiC MOSFET（Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管）常规器件的内阻约为50mΩ，相比现有技术，上述半导体器件形成的产品的内阻降低约40%。
图14为上述半导体器件的具体制作过程，以下将进行详细说明。
提供包括上述预备衬底以及上述第一载片的上述底层结构；
在上述预备衬底的远离上述第一载片的表面上形成上述第一外延层以及第一器件层，且在上述第一器件层的远离上述预备衬底的表面上键合上述第二载片；
使用特定波长范围的激光透过上述第一载片，聚焦在上述预备衬底中的上述预定平面，使得上述预定平面周围产生局部形变，产生局部形变的上述预备衬底形成上述改质层，以上述改质层为界限分离上述预备衬底，得到上述第一衬底以及上述第二衬底，上述第一衬底与上述第一载片形成第一预备结构，上述第二载片、上述第二衬底、上述第一外延层以及上述第一器件层形成第二预备结构，上述预定平面的延伸方向垂直于上述预备衬底的厚度方向；
对上述第二预备结构进行以下处理，减薄上述第二衬底，得到目标衬底，上述目标衬底的厚度位于预定范围内，对剩余的上述第二预备结构进行上述解键合处理，在上述目标衬底的远离上述外延层的表面上形成背面金属层，并进行分割以及封装，得到上述目标结构；
对上述第一预备结构进行以下处理，判断第一衬底的厚度是否大于预定值，并且在大于预定值的情况下，进行处理步骤，使用CMP工艺处理上述第一衬底的远离上述第一载片的表面，使得上述第一衬底的表面粗糙度小于预定阈值，形成步骤，在上述第一衬底的远离上述第一载片的表面上形成上述第二外延层以及第二器件层，并在上述第二器件层远离上述第一衬底的表面上键合形成第三载片，分割步骤，沿着上述第一衬底中的预定平面分离上述第一衬底，形成新的第一衬底以及新的第二衬底，新的上述第一衬底与上述第一载片形成新的第一预备结构，上述第三载片、新的上述第二衬底、上述第二器件层与上述第二外延层形成新的第二预备结构，对新的上述第二预备结构进行上述预定处理，上述预定处理中的上述解键合处理使得上述第二器件层与上述第三载片分离，得到新的上述目标结构，循环步骤，循环执行上述处理步骤、上述形成步骤以及上述分割步骤，直到上述第一衬底的厚度小于预定值，再得到至少一个上述目标结构，在上述新的上述第一衬底的厚度小于上述预定值的情况下，如果剩余的上述第一衬底小于上述预定范围，则结束，如果剩余的上述第一衬底大于上述预定范围，那么对新的上述第一衬底进行减薄处理以及CMP工艺处理，使得新的上述第一衬底的厚度位于预定范围内，且新的上述第一衬底的表面粗糙度小于上述预定阈值，并在处理后的新的上述第一衬底的远离上述第一载片的表面上形成第三外延层以及第三器件层，再进行上述预定处理，使得上述第一载片与新的上述第一衬底分离，得到新的上述目标结构。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，所述方法包括：
提供底层结构，所述底层结构包括叠置的预备衬底以及第一载片；
在所述预备衬底的远离所述第一载片的表面上形成第一外延层；
在所述第一外延层的远离所述预备衬底的表面上键合第二载片；
使用切割技术沿着第一方向分离所述预备衬底，形成第一衬底以及第二衬底，所述第一衬底与所述第一载片形成第一预备结构，所述第二载片、所述第二衬底与所述第一外延层形成第二预备结构，所述第一方向为垂直所述预备衬底厚度的方向；
在所述第一预备结构的裸露表面上至少形成第二外延层，所述第二外延层与所述第一衬底接触，形成至少一个第一目标结构。
2.根据权利要求1所述的方法，其特征在于，所述第一衬底的厚度大于所述第二衬底的厚度。
3.根据权利要求1所述的方法，其特征在于，在所述第一预备结构的裸露表面上至少形成第二外延层，所述第二外延层与所述第一衬底接触，形成至少一个第一目标结构，包括：
处理步骤，使用CMP工艺处理所述第一衬底的远离所述第一载片的表面，使得所述第一衬底的表面粗糙度小于预定阈值；
形成步骤，在所述第一衬底的远离所述第一载片的表面上形成所述第二外延层，并在所述第二外延层远离所述第一衬底的表面上键合形成第三载片；
分割步骤，使用所述切割技术沿着所述第一方向分离所述第一衬底，形成新的第一衬底以及新的第二衬底，新的所述第一衬底与所述第一载片形成新的第一预备结构，所述第三载片、新的所述第二衬底与所述第二外延层形成新的第二预备结构，对新的所述第二预备结构进行预定处理，得到所述第一目标结构，所述预定处理包括减薄处理以及解键合处理，所述解键合处理使得所述第三载片与所述第二外延层分离；
循环步骤，循环执行所述处理步骤、所述形成步骤以及所述分割步骤，直到所述第一衬底的厚度小于预定值，得到至少一个所述第一目标结构，在所述新的所述第一衬底的厚度小于所述预定值的情况下，对新的所述第一衬底进行减薄处理以及CMP工艺处理，使得新的所述第一衬底的厚度位于预定范围内，且新的所述第一衬底的表面粗糙度小于所述预定阈值，并在处理后的新的所述第一衬底的远离所述第一载片的表面上形成第三外延层，得到第三预备结构，对所述第三预备结构进行所述预定处理，使得所述第一载片与新的所述第一衬底分离，得到所述第一目标结构。
4.根据权利要求3所述的方法，其特征在于，所述预定范围为20μm-80μm。
5.根据权利要求3所述的方法，其特征在于，对新的所述第一衬底进行减薄处理，包括：
使用砂轮减薄新的所述第一衬底，其中，所述砂轮的粒度范围为3000目-10000目。
6.根据权利要求3所述的方法，其特征在于，在使用切割技术沿着第一方向分离所述预备衬底，形成第一衬底以及第二衬底之后，所述方法还包括：
减薄所述第二衬底，得到目标衬底，所述目标衬底的厚度位于所述预定范围内；
对剩余的所述第二预备结构进行解键合处理，使得所述第二载片与所述第一外延层分离；
在所述目标衬底的远离所述第一外延层的表面上形成背面金属层，得到第二目标结构。
7.根据权利要求1所述的方法，其特征在于，使用切割技术沿着第一方向分离所述预备衬底，形成第一衬底以及第二衬底，包括：
使用激光切割技术沿着所述第一方向将所述预备衬底分离为所述第一衬底以及所述第二衬底。
8.根据权利要求1所述的方法，其特征在于，所述第一载片的材料与所述预备衬底的材料分别包括SiC，所述第二载片的材料包括硅玻璃、派热克斯玻璃、硼硅酸盐以及蓝宝石中至少之一。
9.根据权利要求1至8中任一项所述的方法，其特征在于，所述第一载片的厚度范围为100μm-300μm，所述第二载片的厚度范围为300μm-500μm。
10.一种半导体器件，所述半导体器件为采用权利要求1至9中任一项所述的方法制作得到的。
CN202211107724.7A 2022-09-09 2022-09-09 半导体器件的制作方法以及半导体器件 Pending CN115188695A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211107724.7A CN115188695A (zh) 2022-09-09 2022-09-09 半导体器件的制作方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211107724.7A CN115188695A (zh) 2022-09-09 2022-09-09 半导体器件的制作方法以及半导体器件

Publications (1)

Publication Number Publication Date
CN115188695A true CN115188695A (zh) 2022-10-14

Family

ID=83524819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211107724.7A Pending CN115188695A (zh) 2022-09-09 2022-09-09 半导体器件的制作方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN115188695A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214040A1 (en) * 2014-01-24 2015-07-30 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
CN108140540A (zh) * 2015-09-11 2018-06-08 信越化学工业株式会社 SiC复合基板的制造方法和半导体基板的制造方法
US20200135565A1 (en) * 2018-10-25 2020-04-30 United Silicon Carbide, Inc. Reusable wide bandgap semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214040A1 (en) * 2014-01-24 2015-07-30 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
CN108140540A (zh) * 2015-09-11 2018-06-08 信越化学工业株式会社 SiC复合基板的制造方法和半导体基板的制造方法
US20200135565A1 (en) * 2018-10-25 2020-04-30 United Silicon Carbide, Inc. Reusable wide bandgap semiconductor substrate

Similar Documents

Publication Publication Date Title
US7393790B2 (en) Method of manufacturing carrier wafer and resulting carrier wafer structures
US7713369B2 (en) Detachable substrate or detachable structure and method for the production thereof
TWI795293B (zh) 工程基板結構
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
TW201342494A (zh) 用於半導體裝置的製造之合成晶圓
JP2004063730A (ja) Ｓｏｉウェーハの製造方法
TWI610373B (zh) 以更佳效能應用單晶材料之類底材
WO2018235843A1 (ja) 半導体装置の製造方法およびウエハ貼着構造体
US11361969B2 (en) Device substrate with high thermal conductivity and method of manufacturing the same
JP2000331899A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
CN110729178A (zh) 一种3d晶圆的加工方法
CN110060959B (zh) 贴合晶片的制造方法
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
WO2018079105A1 (ja) ウェーハの製造方法およびウェーハ
US20130154049A1 (en) Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
CN115188695A (zh) 半导体器件的制作方法以及半导体器件
CN115497873A (zh) 半导体器件的制作方法以及半导体器件
US20230005756A1 (en) Semiconductor device and method of manufacturing a semiconductor device using multiple cmp processes
CN115241048B (zh) 半导体器件的制作方法以及半导体器件
JP2019129260A (ja) 半導体基板の製造方法
TW201003763A (en) Wafer dicing methods
JP2020181974A (ja) 溶融シリカカバーガラスを備える多接合型太陽電池
KR20200076725A (ko) 플렉서블 시트 상에 막을 제조하는 방법
CN110534423B (zh) 半导体器件及其制作方法
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination