CN108140540A - SiC复合基板的制造方法和半导体基板的制造方法 - Google Patents

SiC复合基板的制造方法和半导体基板的制造方法 Download PDF

Info

Publication number
CN108140540A
CN108140540A CN201680049584.9A CN201680049584A CN108140540A CN 108140540 A CN108140540 A CN 108140540A CN 201680049584 A CN201680049584 A CN 201680049584A CN 108140540 A CN108140540 A CN 108140540A
Authority
CN
China
Prior art keywords
sic
substrate
monocrystal
sic layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680049584.9A
Other languages
English (en)
Other versions
CN108140540B (zh
Inventor
久保田芳宏
秋山昌次
长泽弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cusic Ltd By Share Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Cusic Ltd By Share Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cusic Ltd By Share Ltd, Shin Etsu Chemical Co Ltd filed Critical Cusic Ltd By Share Ltd
Publication of CN108140540A publication Critical patent/CN108140540A/zh
Application granted granted Critical
Publication of CN108140540B publication Critical patent/CN108140540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供SiC复合基板的制造方法，其为在多晶SiC基板11上具有单晶SiC层12的SiC复合基板10的制造方法，其中，在由Si构成的保持基板21的单面设置单晶SiC层12而制作了单晶SiC层负载体14后，在该单晶SiC层12上采用物理的或化学的手段沉积多晶SiC，制作在保持基板21上将单晶SiC层12和多晶SiC基板11层叠的SiC层叠体15，然后以物理方式和/或化学方式将上述保持基板21除去。根据本发明，采用简便的制造方法得到具有结晶性良好的单晶SiC层的SiC复合基板。

Description

SiC复合基板的制造方法和半导体基板的制造方法
技术领域
本发明涉及高温、高频、大电力下的电力控制中使用的肖特基势垒二极管、pn二极管、pin二极管、电场效应型晶体管、绝缘栅双极晶体管(Insulated Gate BipolarTransistor、IGBT)等功率器件用半导体元件的制造以及氮化镓、金刚石、纳米碳薄膜的生长中使用的、在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法和半导体基板的制造方法。
背景技术
现在，作为半导体用基板，单晶Si基板已被广泛地使用。但是，在其特性上，对于最近的高耐压、高频化未必适合，因此虽然价格高，但开始使用单晶SiC、单晶GaN的基板。例如，通过使用采用了作为禁带宽度比硅(Si)宽的半导体材料的碳化硅(SiC)的半导体元件构成逆变器、AC/DC变换器等电力变换装置，从而实现了对于使用了硅的半导体元件而言未能实现的电力损失的减小。通过使用采用SiC的半导体元件，除了与以往相比，电力变换所附带的损失减小以外，也促进装置的轻质化、小型化、高可靠性。另外，作为下一代的器件材料，研究了也作为纳米碳薄膜(也包含石墨烯)的原材料的单晶SiC基板。
作为这些单晶SiC基板、单晶GaN基板的制造，(1)单晶SiC基板采用将高纯度SiC粉在2000℃以上的高温下边使SiC升华边使种晶生长的SiC升华法制作，(2)单晶GaN基板通常采用在高温高压的氨中使GaN的种晶生长的方法、在蓝宝石或单晶SiC基板上进一步使GaN异质外延生长而制作。但是，所述制造工序是在极其严格的条件下复杂的工序，因此无论怎样基板的品质、收率都低，成为成本非常高的基板，妨碍了实用化、宽范围的利用。
在这些基板上，实际上显现器件功能的厚度在所有的情形下都为0.5～100μm，剩余的厚度部分主要是只承担着基板处理时的机械的保持·保护功能的职责的部分、所谓操作构件(基板)。
因此，近年来研究了将能够操作的程度的比较薄的单晶SiC层经由SiO2、Al2O3、Zr2O3、Si3N4、AlN等陶瓷、Si、Ti、Ni、Cu、Au、Ag、Co、Zr、Mo、W等金属接合于多晶SiC基板而成的基板。但是，为了将单晶SiC层与多晶SiC基板接合而介于其间的物体在前者(陶瓷)的情况下是绝缘体，因此器件制作时的电极制作困难，在后者(金属)的情况下金属杂质混入器件中，容易引起器件的特性劣化，因此不实用。
因此，为了改善这些缺点，目前为止提出了各种方案，例如日本专利第5051962号公报(专利文献1)中公开了下述方法：将对具有氧化硅薄膜的单晶SiC基板实施氢等的离子注入而成的源基板与在表面层叠了氧化硅的多晶氮化铝(中间支承体、操作基板)用氧化硅面贴合，将单晶SiC薄膜转印于多晶氮化铝(中间支承体)，然后，在沉积了多晶SiC后放入HF浴中将氧化硅面溶解而分离。但是，通常，氧化硅面的接合面极密地、牢固地结合，因此具有如下缺点：HF怎么也不浸透于氧化硅面的整面、特别是中心部，分离并不简单，需要过多的时间，生产率极差。另外，使用该发明制造大口径的SiC复合基板时，由于多晶SiC沉积层与氮化铝(中间支承体)的热膨胀系数差而产生大的翘曲，成为问题。
另外，在日本特开2015-15401号公报(专利文献2)中，公开了如下方法：对于表面的平坦化困难的基板，不形成氧化膜而对多晶SiC的支承基板表面用高速原子束改性为非晶质，同时将单晶SiC表面也改性为非晶质后，通过使两者接触而进行热接合，从而在多晶SiC支承基板上层叠单晶SiC层。但是，对于该方法而言，用高速原子束不仅使单晶SiC的剥离界面而且也使结晶内部的一部分变质，因此好不容易得到的单晶SiC无论如何也无法通过其后的热处理而恢复到优质的单晶SiC，在器件基板、模板等中使用的情况下，具有难以得到高特性的器件、优质的SiC外延膜的缺点。
除了这些缺点以外，在上述技术中，为了将单晶SiC和支承基板的多晶SiC贴合，贴合界面的表面粗糙度(用算术平均表面粗糙度Ra表示)为1nm以下的平滑性是不可缺少的，但被称为仅次于金刚石的难磨削材料的SiC即使将单晶SiC表面改性为非晶质，在其后的磨削、研磨或化学机械研磨(Chemical Mechanical Polishing，CMP)等平滑化工艺中也需要极多的时间，高成本化不可避免，此外，由于多晶具有晶界，因此难以使高速原子束产生的非晶质化变得面内均一，贴合强度、翘曲的产生成为问题，成为了实用化的大障碍。
现有技术文献
专利文献
专利文献1：日本专利第5051962号公报
专利文献2：日本特开2015-15401号公报
发明内容
发明要解决的课题
如上述那样，在现有技术中，单晶SiC的结晶性差，由于制造工艺繁杂，因此成为高成本等，存在着妨碍SiC复合基板的实用化的大课题。
本发明鉴于上述实际情况而完成，目的在于提供用简便的制造工艺得到具有结晶性良好的单晶SiC层的SiC复合基板的SiC复合基板的制造方法和半导体基板的制造方法。
用于解决课题的手段
本发明为了实现上述目的，提供下述的SiC复合基板的制造方法和半导体基板的制造方法。
[1]SiC复合基板的制造方法，其为在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在由Si构成的保持基板的单面设置单晶SiC层而制作了单晶SiC层负载体后，在该单晶SiC层上采用物理的或化学的手段沉积多晶SiC，制作在保持基板上层叠有单晶SiC层和多晶SiC基板的SiC层叠体，然后将上述保持基板以物理方式和/或化学方式除去。
[2][1]所述的SiC复合基板的制造方法，其特征在于，在上述单晶SiC层上沉积多晶SiC之前，对上述单晶SiC层负载体中的保持基板的单晶SiC层负载面的相反面施加物理损伤，从而对该单晶SiC层负载体赋予翘曲。
[3][1]或[2]所述的SiC复合基板的制造方法，其特征在于，在上述单晶SiC层上沉积了多晶SiC后，对上述SiC层叠体中的多晶SiC基板的与单晶SiC层的接触面的相反面施加物理损伤。
[4][2]或[3]所述的SiC复合基板的制造方法，其特征在于，采用选自喷砂加工、磨削加工、切削加工、激光加工和放电加工中的至少一个加工方法来施加上述物理损伤。
[5][1]～[4]的任一项所述的SiC复合基板的制造方法，其特征在于，在上述保持基板的单面经由由氧化硅、氮化硅或氧氮化硅构成的中间层设置单晶SiC层。
[6][1]～[5]的任一项所述的SiC复合基板的制造方法，其特征在于，将采用离子注入剥离法从单晶SiC基板剥离的单晶SiC薄膜转印到上述保持基板上，从而设置上述单晶SiC层。
[7][1]～[6]的任一项所述的SiC复合基板的制造方法，其特征在于，采用化学气相沉积法在上述单晶SiC层上沉积多晶SiC。
[8]半导体基板的制造方法，其特征在于，采用[1]～[7]的任一项所述的SiC复合基板的制造方法制造SiC复合基板，将该SiC复合基板作为模板，在其单晶SiC层上进一步使SiC单晶异质外延生长，层叠单晶SiC。
发明的效果
根据本发明，能够容易地将由Si构成的保持基板除去，因此可以简便地制造具有结晶性良好的单晶SiC层的SiC复合基板。
附图说明
图1为表示本发明涉及的SiC复合基板的制造方法的实施方式1中的制造工序的图。
图2为表示本发明涉及的SiC复合基板的制造方法的实施方式2中的制造工序的图。
图3为表示基板的弯曲量的测定方法的概略图。
具体实施方式
以下对本发明涉及的SiC复合基板的制造方法进行说明。
本发明涉及的SiC复合基板的制造方法为在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在由Si构成的保持基板的单面设置单晶SiC层而制作了单晶SiC层负载体后，在该单晶SiC层上采用物理的或化学的手段沉积多晶SiC，制作在保持基板上层叠有单晶SiC层和多晶SiC基板的SiC层叠体，然后将上述保持基板以物理方式和/或化学方式除去。
其中，由于由硅(Si)构成的基板具有机械强度，同时容易进行物理的和/或化学的除去(即，磨削加工、化学蚀刻)，因此适于本发明的制造方法中的保持基板。再有，保持基板可以是多晶Si片、单晶Si片的任一种。在采用单晶Si片作为保持基板的情况下，由于可以用低价格得到高品质的大口径基板，因此也能够减少SiC复合基板的制造成本。
再有，优选在上述保持基板的单面经由由氧化硅、氮化硅或氧氮化硅构成的中间层(也称为夹层)设置单晶SiC层。该中间层不仅使单晶SiC层牢固地附着于保持基板，而且在对于由Si构成的保持基板通过磨削加工等将大部分除去后，将剩余部分化学蚀刻除去时也能够使其作为蚀刻阻止层发挥功能。
另外，在本发明的SiC复合基板的制造方法中，优选将采用离子注入剥离法从单晶SiC基板剥离了的单晶SiC薄膜转印到上述保持基板上而设置。由此，通过一次的离子注入剥离处理，从而得到具有必要最低限度的膜厚、支配SiC复合基板的特性的单晶SiC层，因此能够经济地制造高特性的SiC复合基板。
另外，作为用于形成多晶SiC基板的化学的或物理的手段，优选气相沉积法，更优选化学气相沉积法，进一步优选使用热CVD法。由于在单晶SiC层上沉积多晶SiC而形成，因此能够使得不需要如现有技术那样依赖于难磨削材料的SiC的磨削、研磨、CMP等高平坦化的工序。
如以上那样，根据本发明涉及的SiC复合基板的制造方法，由于保持基板不是难加工性的AlN基板而是易加工性的Si基板，因此机械加工、化学处理能够变得极其容易，因此用简便的磨削、研磨、或者KOH、HF等价格低的化学蚀刻处理就能够将保持基板简单地除去，专利文献1那样的麻烦、高成本的AlN的再生·再循环也不再需要，以低成本制造高品质的SiC复合基板成为可能。另外，如果在保持基板与单晶SiC层之间设置上述中间层，则在上述化学蚀刻处理时HF等蚀刻液直接与中间层的表面全体相接，因此能够将中间层容易地且均匀地完全除去，其结果以极其平滑、清洁的状态得到单晶SiC层的表面。
由Si构成的保持基板与单晶SiC层、多晶SiC基板的热膨胀系数不同，因此由于复合基板制造中的温度变化，在包含保持基板的层叠体中容易发生翘曲。如果在制造过程中发生这样的翘曲，则SiC复合基板的形状就这样反映保持基板的翘曲，因此有可能没有得到平坦的基板。如果SiC复合基板缺少平坦性，则不仅下一工序以后的SiC复合基板的处理变得困难，而且制造精密、微细的器件变得困难。例如，应用器件制造工序等的光刻工序变得困难，妨碍SiC复合基板的实用化。
因此，发明人对该翘曲的问题进行了各种研究，结果掌握了如下内容：在SiC复合基板的制造工序中在单晶SiC层负载体沉积多晶SiC时，在使由Si构成的保持基板负载了单晶SiC层的单晶SiC层负载体与多晶SiC之间产生起因于热膨胀率之差的热应力，其结果，在SiC复合基板中产生了翘曲。另外，进一步进行研究，结果发现：通过在将多晶SiC沉积于单晶SiC层负载体前预先对由Si构成的保持基板施加物理损伤，使沉积多晶SiC时产生的热应力适当地释放，同时将多晶SiC沉积至可耐受该热应力的厚度，从而得到几乎无翘曲的SiC复合基板。另外发现：在将多晶SiC沉积于单晶SiC层负载体而形成了多晶SiC基板后，通过对该SiC层叠体中的多晶SiC基板施加足以减轻翘曲的物理损伤，从而得到几乎无翘曲的SiC复合基板。发明人基于这些见识进一步进行锐意研究，完成了本发明。
即，优选地，在上述单晶SiC层上沉积多晶SiC之前，对上述单晶SiC层负载体中的保持基板的单晶SiC层负载面的相反面施加物理损伤，从而对该单晶SiC层负载体赋予翘曲。
另外，优选地，在上述单晶SiC层上沉积了多晶SiC之后，对上述SiC层叠体中的多晶SiC基板的与单晶SiC层的接触面的相反面施加物理损伤。
此时，在上述的所有情况下都对施加物理损伤的手段并无特别限制，从翘曲改善的效果的大小、效率的观点出发，可使得通过喷砂加工、磨削加工、切削加工等机械加工使上述应力缓和，将翘曲除去，也可使得通过激光加工和放电加工等使构成对象基板(保持基板或多晶SiC基板)的表层的非晶质化发生，以使上述应力缓和，从而将翘曲除去。
就物理损伤的赋予而言，优选以在上述基板的对象面的整面中尽可能成为均等的方式赋予。例如，在喷砂加工的情况下，可对上述基板的对象面的整面或对翘曲改善有效的部分区域进行处理。另外，在磨削加工、切削加工的情况下，使用粗的固定磨石在上述基板的对象面的整面或以一定间隔以条状进行处理为宜。进而，在激光加工、放电加工的情况下，对上述基板的对象面的表面或对象面侧内部以一定间隔以点状或线状(条状)进行处理为宜。
这些物理损伤量可根据多晶SiC基板的内部应力、SiC层叠体的翘曲的程度适当地调整到将它们消除的程度。
再有，如果对由Si构成的保持基板赋予该物理损伤，在后面的保持基板的除去时为任意的物理方法、化学方法，则由于保持基板受到损伤，从而将其化学活化，也获得能更容易地将保持基板(Si)除去这样的附带效果。
如果如以上那样，在上述单晶SiC层上沉积多晶SiC之前，对上述单晶SiC层负载体中的保持基板的单晶SiC层负载面的相反面施加物理损伤而对该单晶SiC层负载体赋予翘曲，则该翘曲与其后所形成的多晶SiC基板产生的翘曲成为相反方向的翘曲，因此单晶SiC层负载体的翘曲与多晶SiC基板产生的翘曲相互抵消，能够简便地制造翘曲小、高品质的SiC复合基板。
另外，在上述单晶SiC层上沉积多晶SiC后，通过对上述SiC层叠体中的多晶SiC基板的与单晶SiC层的接触面的相反面施加物理损伤，从而在暂时翘曲的SiC层叠体中使多晶SiC基板的内部应力减轻，因此能够将作为SiC复合基板的翘曲除去，简便地制造翘曲小、高品质的SiC复合基板成为可能。
再有，SiC复合基板的弯曲量优选50μm以下，更优选0μm以上且30μm以下。
以下对本发明涉及的SiC复合基板的制造方法的实施方式1、2进行说明。
(实施方式1)
边参照图1边对本发明的实施方式1进行说明。
(工序1-1)
首先，准备与保持基板21贴合的单晶SiC基板12s。其中，单晶SiC基板12s优选从结晶结构为4H-SiC、6H-SiC、3C-SiC的单晶SiC基板中选择。单晶SiC基板12s和后述的保持基板21的大小从半导体元件的制造、氮化镓、金刚石、纳米碳膜的生长所需的大小、成本等出发进行设定。另外，从处理方面出发，单晶SiC基板12s的厚度优选SEMI标准或JEIDA标准的基板厚度附近。再有，作为单晶SiC基板12s，可使用市售的产品，例如适于功率器件的已市售的单晶SiC片，优选使用其表面通过CMP(Chemical Mechanical Polishing(或Planarization))处理精研磨过的、表面平坦且平滑的单晶SiC基板。
另外，优选在单晶SiC基板12s的至少与保持基板21贴合的表面(正面)形成规定的薄膜22a(图1(a))。其中，薄膜22a可为厚度50nm～600nm左右的氧化硅膜、氮化硅膜或氧氮化硅膜的介电体膜。由此，不仅与保持基板21的贴合变得容易，而且也获得抑制其后进行的离子注入处理的注入离子的开沟道的效果。再有，在后述的离子注入处理后可设置薄膜22a。
作为薄膜22a的形成方法，只要是能够密合性良好地形成于单晶SiC基板12s的成膜方法，则任何方法均可，例如氧化硅膜采用PECVD法或热氧化法形成，氮化硅膜、氧氮化硅膜采用溅射法形成为宜。
(工序1-2)
接下来，准备由Si构成的保持基板21。例如，使用多晶Si片或单晶Si片为宜。
另外，优选在保持基板21的至少与单晶SiC基板12s贴合的表面(正面)形成与上述工序1-1同样的薄膜22a(图1(b))。
(工序1-3)
接下来，将氢离子等注入单晶SiC基板12s的薄膜22a形成面，形成离子注入区域12i(图1(c))。
其中，向单晶SiC基板12s的离子注入时，用能从其表面至所期望的深度形成离子注入区域12i的注入能量将规定的照射剂量的至少氢离子(H+)或氢分子离子(H2 +)注入。作为此时的条件，可以设定离子注入能量以成为所期望的薄膜的厚度。可同时地植入He离子或B离子等，只要是获得相同效果的离子，则可采用任何离子。
注入单晶SiC基板12s的氢离子(H+)的剂量优选为1.0×1016atom/cm2～9.0×1017atom/cm2。如果不到1.0×1016atom/cm2，有时没有发生界面的脆化，如果超过9.0×1017atom/cm2，有时在贴合后的热处理中成为气泡，成为转印不良。
在使用氢分子离子(H2 +)作为注入离子的情况下，其剂量优选为5.0×1015原子/cm2～4.5×1017原子/cm2。如果不到5.0×1015原子/cm2，有时没有发生界面的脆化，如果超过4.5×1017原子/cm2，有时在贴合后的热处理中成为气泡，成为转印不良。
从经离子注入的基板表面到离子注入区域12i的深度(即，离子打入深度)对应于在保持基板21上设置的单晶SiC薄膜的所期望的厚度，通常为100～2000nm，优选为300～500nm，更优选为400nm左右。另外，离子注入区域12i的厚度(即，离子分布厚度)可为通过机械冲击等能够容易地剥离的厚度，优选为200～400nm，更优选为300nm左右。
(工序1-4)
接着，对单晶SiC基板12s的薄膜22a形成面和保持基板21的薄膜22a形成面(表面之间)实施表面活化处理并贴合。作为表面活化处理，可进行等离子体活化处理、真空离子束处理或在臭氧水中的浸渍处理。
其中，进行等离子体活化处理的情况下，在真空室中载置完成了直至上述工序1-3的处理的单晶SiC基板12s和/或保持基板21，在减压下将等离子体用气体导入后，在100W左右的高频等离子体中暴露5～10秒左右，对表面进行等离子体活化处理。作为等离子体用气体，能够使用氧气、氢气、氮气、氩气或它们的混合气体或氢气与氦气的混合气体。
就真空离子束处理而言，在高真空室内载置单晶SiC基板12s和/或保持基板21，对进行贴合的表面照射Ar等的离子束，进行活化处理。
就在臭氧水中的浸渍处理而言，在使溶解有臭氧气体的臭氧水中浸渍单晶SiC基板12s和/或保持基板21，对其表面进行活化处理。
上述的表面活化处理可只对单晶SiC基板12s或只对保持基板21进行，但更优选对单晶SiC基板12s和保持基板21这两者进行。
另外，表面活化处理可以是上述方法的任一个，也可进行组合的处理。进而，单晶SiC基板12s、保持基板21的进行表面活化处理的面优选为进行贴合的面、即薄膜22a表面。
接下来，将该单晶SiC基板12s和保持基板21的进行了表面活化处理的表面(薄膜22a、22a表面)作为接合面进行贴合。
接下来，在单晶SiC基板12s与保持基板21贴合后，可进行优选150～350℃、更优选150～250℃的热处理，使薄膜22a、22a的贴合面的结合强度提高。此时，由于单晶SiC基板12s与保持基板21之间的热膨胀率差而产生基板的翘曲，可采用与各自的材质适合的温度来抑制翘曲。作为热处理时间，在某种程度上也依赖于温度，但优选2小时～24小时。
由此，薄膜22a、22a密合，成为一个层，即夹层22，同时成为单晶SiC基板12s与保持基板21经由夹层22牢固地密合的贴合基板13(图1(d))。
(工序1-5)
关于贴合基板13，对离子注入了的部分赋予热能或机械能，将在离子注入区域12i从单晶SiC基板12s剥离的单晶SiC薄膜转印到保持基板21上。
此时，由于薄膜22a、22a牢固地密合，进而薄膜22a、22a分别与单晶SiC基板12s、保持基板21牢固地密合，因此没有发生在离子注入区域12i中的剥离部分以外的部分的剥离。
作为剥离方法，例如能够应用下述热剥离法：将贴合基板13加热到高温，通过利用该热使在离子注入区域12i中经离子注入的成分的微小的泡体产生，从而发生剥离，将单晶SiC基板12s分离。或者，能够应用下述机械剥离法：施加未发生热剥离的程度的低温热处理(例如，500～900℃，优选500～700℃)，同时对离子注入区域12i的一端施加物理的冲击，机械地产生剥离，将单晶SiC基板12s分离。机械剥离法与热剥离法相比，单晶SiC薄膜转印后的转印表面的粗糙度比较小，因此更优选。
再有，在剥离处理后，可在加热温度700～1000℃且比剥离处理时高的温度、加热时间1～24小时的条件下将单晶SiC薄膜负载体加热，进行改善单晶SiC薄膜与保持基板21的密合性的热处理。
对保持基板21上的单晶SiC薄膜表面进行镜面精加工，制成单晶SiC层12，得到单晶SiC层负载体14(图1(e))。具体地，对单晶SiC薄膜实施化学机械研磨(CMP研磨)，将离子注入产生的损伤层除去，同时将表面精加工成镜面。在此可以是用于硅片的平坦化等的现有公知的CMP研磨。
另外，单晶SiC层12是厚度为5μm以下、优选2μm以下、更优选100nm以上且1μm以下、进一步优选200nm以上且800nm以下、特别优选300nm以上且500nm以下的由单晶SiC构成的薄膜。如果单晶SiC层的厚度为5μm以下，即使考虑复合基板化的成本，与纯粹的单晶SiC基板相比也仍具有经济上的优势。
再有，对于剥离后的单晶SiC基板12s，通过对表面再次实施研磨、清洗等，从而可以再次作为该单晶SiC层负载体14的制造方法中的贴合用的基板再利用。
(工序1-6)
接下来，对单晶SiC层负载体14中的保持基板21的单晶SiC层负载面的相反面(背面、图中下侧的面)施加物理损伤，对单晶SiC层负载体14’赋予翘曲(图1(f))。图中，14’为赋予物理损伤后的单晶SiC层负载体，21’为赋予物理损伤后的保持基板。
在此，物理损伤的赋予可采用选自如上所述的喷砂加工、磨削加工、切削加工、激光加工和放电加工中的至少一个加工方法。
由此，单晶SiC层负载体14’略微翘曲以致由后述的多晶SiC基板11的内部应力所产生的翘曲在相反方向(例如，单晶SiC层12侧(上侧))上凸起。
(工序1-7)
接下来，使用得到的单晶SiC层负载体14’，采用化学气相沉积法在单晶SiC层12上沉积多晶SiC，形成多晶SiC基板11，得到SiC层叠体15(图1(g))。此处的SiC层叠体15成为了在保持基板21’上依次层叠了中间层22、单晶SiC层12、多晶SiC基板11的构成。
在此，作为化学气相沉积法，优选使用热CVD法。作为该热CVD条件，可以是沉积多晶SiC进行成膜的一般的条件。
多晶SiC基板11的厚度优选为50～1000μm，更优选为100～800μm。通过使厚度成为50μm以上，从而变得容易确保作为处理基板的功能，通过使其成为1000μm以下，从而能够实现成本方面的抑制。
另外，多晶SiC基板11的多晶SiC优选为立方晶(3C-SiC)。再有，可在多晶SiC基板11中引入杂质来调整电阻率。由此适合作为纵型功率半导体器件的基板使用成为可能。
(工序1-8)
接下来，将工序1-7中得到的SiC层叠体15中的保持基板21’以物理方式和/或化学方式除去，得到SiC复合基板10(图1(h))。此时，由于保持基板21’由硅构成，因此优选例如首先通过磨削加工将保持基板21’的大部分除去，接下来利用氟硝酸溶液将剩余的保持基板21’和中间层22选择性地蚀刻除去。
由此，得到几乎没有翘曲的SiC复合基板10。此时，多晶SiC基板11由与上层的单晶SiC层12相同的SiC构成，单晶SiC层12与多晶SiC基板11的热膨胀系数变得大致相等，因此在所有的温度下都抑制SiC复合基板10的翘曲的发生。
(工序1-9)
根据需要，可在SiC复合基板10的单晶SiC层12上形成SiC外延层12’(图1(i))。由此，即使在单晶SiC层12在用作功率半导体器件的活性层时过薄的情况下，由于形成规定厚度的SiC外延层12’，因此也可以得到与功率半导体的制造相适应的SiC复合基板。
(实施方式2)
参照图2对本发明的实施方式2进行说明。应予说明，本实施方式中，直至制作在保持基板21上负载单晶SiC层12的单晶SiC层负载体14(直至图2(e))，与实施方式1中的直至工序1-5(图1(e))的制造工序相同。在此对其以后的工序进行说明。
(工序2-6)
使用得到的单晶SiC层负载体14，采用化学气相沉积法在单晶SiC层12上沉积多晶SiC，形成多晶SiC基板11，得到SiC层叠体15(图2(f))。化学气相沉积法、多晶SiC基板11的条件可与实施方式1相同。在此的SiC层叠体15成为了在保持基板21上将中间层22、单晶SiC层12、多晶SiC基板11依次层叠的构成。
(工序2-7)
接下来，对SiC层叠体15中的多晶SiC基板11的与单晶SiC层12的接触面的相反面(露出面、图中上侧的面)施加物理损伤(图2(g))。图中，15’为物理损伤赋予后的SiC层叠体，11’为物理损伤赋予后的多晶SiC基板。
由此，通过对SiC层叠体15中的多晶SiC基板11的表面施加物理损伤，从而能够减小该多晶SiC基板11的内部应力。
(工序2-8)
接下来，将工序2-7中得到的SiC层叠体15’中的保持基板21以物理方式和/或化学方式除去，得到在多晶SiC基板11’上具有单晶SiC层的SiC复合基板10’(图2(h))。保持基板21的除去方法和条件可与实施方式1相同。
由此，得到几乎没有翘曲的SiC复合基板10’。此时，多晶SiC基板11’由与上层的单晶SiC层12相同的SiC构成，单晶SiC层12与多晶SiC基板11’的热膨胀系数变得大致相等，因此在所有的温度下都抑制SiC复合基板10’的翘曲的发生。
(工序2-9)
根据需要，可在SiC复合基板10’的单晶SiC层12上形成SiC外延层12’(图2(i))。
应予说明，作为本发明的制造方法，可将实施方式1与实施方式2组合。即，可如下进行：在实施方式1中对单晶SiC层负载体14中的保持基板21的单晶SiC层负载面的相反面施加物理损伤，对单晶SiC层负载体14’赋予翘曲，在单晶SiC层12上形成了多晶SiC基板11后，对SiC层叠体15中的多晶SiC基板11表面施加物理损伤，然后，将保持基板11’除去。
实施例
以下列举实施例和比较例，对本发明更具体地说明，但本发明并不限定于实施例。再有，作为基板的翘曲，采用垂直入射方式的Fizeau干涉计(Corning Tropel公司制造、Flat Master)测定了弯曲量。其中，如图3中所示那样，弯曲量b1、b2作为SiC复合基板10、10’或SiC层叠体15、15’的中央部与端部的高低差测定，将基板的中央部如图3(a)中所示那样在下方向上凸起的情形规定为负值，将如图3(b)中所示那样在上方向上凸起的情形规定为正值。再有，在SiC复合基板10、10’或SiC层叠体15、15’的单晶SiC层12成为上侧(表面侧)的方向上配置，测定了翘曲。
[实施例1]
本实施例中，按照本发明的实施方式1的步骤，如以下所述制作了SiC复合基板。
首先，作为单晶SiC基板12s，准备了直径4英寸φ的4H-SiC单晶片，在其单面用H+离子进行了离子注入以致离子注入深度成为700nm后，采用热氧化法在离子注入面(表面)形成了厚300nm的氧化硅膜作为薄膜22a。
另外，作为保持基板21，准备直径4英寸φ的单晶Si片，在其单面(表面)形成了厚300nm的氧化硅膜(图1(b))。
接下来，对于单晶SiC基板12s、保持基板21的氧化硅膜形成面分别实施了等离子体活化处理后，将两者的氧化硅膜形成面之间(表面之间)贴合，制作了贴合基板13(图1(d))。
接下来，对贴合基板13中的单晶SiC基板12s的离子注入区域12i施加机械冲击，使单晶SiC薄膜从该单晶SiC基板12s剥离，转印于保持基板21。该单晶SiC薄膜表面的损伤层除去后，进行表面研磨，得到了在保持基板21上经由氧化硅膜(中间层22)负载厚640nmm的4H-SiC的单晶SiC层12的单晶SiC层负载体14(图1(e))。
接下来，对于该单晶SiC层负载体14中的保持基板21的单晶SiC层12负载面的相反面(背面)的整面，作为物理损伤的赋予，以焦点深度140μm、0.3mm间距、扫描速度350mm/s照射激光输出功率1.5W、重复频率90kHz、激光波长1064nm的单模激光，结果单晶SiC层负载体14没有破裂而以基板中央部极小地在上方向上凸起的方式变形(图1(f))。
接下来，在该物理损伤赋予后的单晶SiC层负载体14’的单晶SiC层12上，以四氯化硅和丙烷为原料，在温度1330℃、压力17Pa的条件下进行6小时的热CVD处理，沉积3C-SiC的多晶SiC，形成厚610μm的多晶SiC基板11，制作了SiC层叠体15(图1(g))。此时，如上所述，通过单晶SiC层负载体14’略微地翘曲，从而消除多晶SiC基板11形成时产生的热应力，得到了几乎无翘曲的SiC层叠体15。
接着，对于该SiC层叠体15的保持基板21’，用固定磨石磨削。具体地，将固定磨石的编号以#1000、#2500、#4000的顺序依次变为细目的磨石，磨削直至保持基板21几乎不存在的状态。接下来，将氧化硅膜的中间层22用HF水溶液蚀刻除去，以远低于纯粹的单晶SiC基板成本得到了在多晶SiC基板11上具有表面极其平滑且清洁的单晶SiC层12的SiC复合基板10(图1(h))。该SiC复合基板10的弯曲量为+20μm，是几乎无翘曲的状态。
再有，以得到的SiC复合基板10作为SiC模板，进一步在1550℃下用二氯硅烷和乙炔进行2小时单晶SiC的同质外延生长，层叠了厚20μm的SiC外延层12’(图1(i))。这样得到的SiC外延基板作为1KV以上的高耐压、高容量的功率器件用基板，极其有用。
[比较例1]
在实施例1中，没有进行对单晶SiC层负载体14的采用激光照射的物理损伤赋予，除此以外，在与实施例1相同的条件下制作了SiC复合基板。
得到的SiC复合基板的弯曲量极大，为+3mm，对于器件制作的工艺的适合性差，其结果器件制造的收率大幅地降低。
[实施例2]
本实施例中，按照本发明的实施方式2的步骤，如以下所述制作了SiC复合基板。
在实施例1中的单晶SiC层负载体14的制作中，将中间层22从氧化硅膜变为氧氮化硅膜，除此以外与实施例1同样地制作了单晶SiC层负载体14(图2(e))。
接下来，在单晶SiC层负载体14的单晶SiC层12上，以四氯化硅和丙烷为原料，在温度1350℃、压力20Pa的条件下进行5小时的热CVD处理，沉积3C-SiC的多晶SiC，形成厚500μm的多晶SiC基板11，制作了SiC层叠体15(图2(f))。此时，发生了SiC层叠体15的弯曲量为+3.5mm的大的翘曲。
接下来，对于该SiC层叠体15中的多晶SiC基板11的与单晶SiC层12的接触面的相反面(露出的面)的整面，作为物理损伤的赋予，进行喷砂加工，在其表面形成了Pv值(截面曲线的最大谷深度(JISB0601：2013)为50μm的凹凸(图2(g))。其结果，SiC层叠体15’的弯曲量大幅地减少至+50μm。
接着，对于该SiC层叠体15’的保持基板21进行了磨削和研磨。具体地，将固定磨石的编号按#1000、#2500、#4000的顺序依次变为细目的磨石和细小的游离磨粒，进行磨削，接下来，通过CMP处理进行了研磨。由此使其成为了保持基板21几乎消失的状态。接下来，用HF水溶液将氧氮化硅膜的中间层22蚀刻除去，得到了在多晶SiC基板11’上具有表面极其平滑且清洁的单晶SiC层12的SiC复合基板10’(图2(h))。该SiC复合基板10’的弯曲量为+35μm，是翘曲极小的状态。
再有，使用得到的SiC复合基板10’，用高频加热炉在温度1550℃、压力1bar(1×105Pa)的Ar气氛下进行10分钟加热，进行了石墨烯化。进行了得到的石墨烯的拉曼分析，结果在G带和G’带观察到来自石墨烯的尖的特征峰，表示生成优质的石墨烯。
再有，目前为止用附图中所示的实施方式对本发明进行了说明，但本发明并不限定于附图中所示的实施方式，能够通过其他实施方式、追加、变形、删除等在本领域技术人员能够想到的范围内进行变形，在所有的实施方式中，只要发挥本发明的作用效果，则都包含在本发明的范围内。
附图标记的说明
10、10’ SiC复合基板
11、11’ 多晶SiC基板
12 单晶SiC层
12i 离子注入区域
12s 单晶SiC基板
12’ SiC外延层
13 贴合基板
14、14’ 单晶SiC层负载体
15、15’ SiC层叠体
21、21’ 保持基板
22 中间层(夹层)
22a 薄膜

Claims (8)

1.SiC复合基板的制造方法，其为在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在由Si构成的保持基板的单面设置单晶SiC层而制作了单晶SiC层负载体后，在该单晶SiC层上采用物理的或化学的手段沉积多晶SiC，制作在保持基板上层叠有单晶SiC层和多晶SiC基板的SiC层叠体，然后将所述保持基板以物理方式和/或化学方式除去。
2.权利要求1所述的SiC复合基板的制造方法，其特征在于，在所述单晶SiC层上沉积多晶SiC之前，对所述单晶SiC层负载体中的保持基板的单晶SiC层负载面的相反面施加物理损伤，从而对该单晶SiC层负载体赋予翘曲。
3.权利要求1或2所述的SiC复合基板的制造方法，其特征在于，在所述单晶SiC层上沉积了多晶SiC后，对所述SiC层叠体中的多晶SiC基板的与单晶SiC层的接触面的相反面施加物理损伤。
4.权利要求2或3所述的SiC复合基板的制造方法，其特征在于，采用选自喷砂加工、磨削加工、切削加工、激光加工和放电加工中的至少一个加工方法来施加所述物理损伤。
5.权利要求1～4的任一项所述的SiC复合基板的制造方法，其特征在于，在所述保持基板的单面经由由氧化硅、氮化硅或氧氮化硅构成的中间层设置单晶SiC层。
6.权利要求1～5的任一项所述的SiC复合基板的制造方法，其特征在于，将采用离子注入剥离法从单晶SiC基板剥离的单晶SiC薄膜转印到所述保持基板上，从而设置所述单晶SiC层。
7.权利要求1～6的任一项所述的SiC复合基板的制造方法，其特征在于，采用化学气相沉积法在所述单晶SiC层上沉积多晶SiC。
8.半导体基板的制造方法，其特征在于，采用权利要求1～7的任一项所述的SiC复合基板的制造方法制造SiC复合基板，将该SiC复合基板作为模板，在所述单晶SiC层上进一步使SiC单晶异质外延生长，从而层叠单晶SiC。
CN201680049584.9A 2015-09-11 2016-09-07 SiC复合基板的制造方法和半导体基板的制造方法 Active CN108140540B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015179290A JP6572694B2 (ja) 2015-09-11 2015-09-11 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP2015-179290 2015-09-11
PCT/JP2016/076297 WO2017043528A1 (ja) 2015-09-11 2016-09-07 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN108140540A true CN108140540A (zh) 2018-06-08
CN108140540B CN108140540B (zh) 2022-09-06

Family

ID=58240790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680049584.9A Active CN108140540B (zh) 2015-09-11 2016-09-07 SiC复合基板的制造方法和半导体基板的制造方法

Country Status (7)

Country Link
US (1) US10612157B2 (zh)
EP (1) EP3349237B1 (zh)
JP (1) JP6572694B2 (zh)
CN (1) CN108140540B (zh)
RU (1) RU2720397C2 (zh)
TW (1) TWI698908B (zh)
WO (1) WO2017043528A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109678106A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
CN115188695A (zh) * 2022-09-09 2022-10-14 苏州华太电子技术股份有限公司 半导体器件的制作方法以及半导体器件
CN117418309A (zh) * 2023-12-18 2024-01-19 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
DE102019110402A1 (de) 2018-05-25 2019-11-28 Infineon Technologies Ag Ein Verfahren zum Bearbeiten eines Halbleiterwafers, eine Halbleiter-Verbundstruktur und eine Stützstruktur für einen Halbleiterwafer
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
JP7235456B2 (ja) * 2018-08-14 2023-03-08 株式会社ディスコ 半導体基板の加工方法
FR3099637B1 (fr) * 2019-08-01 2021-07-09 Soitec Silicon On Insulator procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
US11848197B2 (en) 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing
DE112021006667T5 (de) * 2021-01-25 2023-11-02 Rohm Co., Ltd. Halbleitersubstrat und verfahren zur herstellung des halbleitersubstrates und halbleitervorrichtung
TWI780901B (zh) * 2021-09-09 2022-10-11 合晶科技股份有限公司 複合基板及其製造方法
CN114075699B (zh) * 2021-11-21 2024-04-12 苏州晶瓴半导体有限公司 一种双层复合碳化硅衬底及其制备方法
FR3132381A1 (fr) * 2022-01-28 2023-08-04 Soitec Procédé de fabrication d’une plaquette de p-SiC non déformable

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471946A (en) * 1992-10-13 1995-12-05 Cs Halbleiter-Und Solartechnologie Gmbh Method for producing a wafer with a monocrystalline silicon carbide layer
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
US6524385B1 (en) * 1999-08-24 2003-02-25 Nippon Pillar Packing Co., Ltd. Single crystal SiC composite material for producing a semiconductor device, and a method of producing the same
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
CN104798176A (zh) * 2012-11-22 2015-07-22 信越化学工业株式会社 复合基板的制造方法和复合基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
TWI229897B (en) * 2002-07-11 2005-03-21 Mitsui Shipbuilding Eng Large-diameter sic wafer and manufacturing method thereof
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP5554126B2 (ja) * 2010-04-06 2014-07-23 三菱電機株式会社 ＳｉＣ半導体素子の製造方法
RU2521142C2 (ru) * 2012-09-21 2014-06-27 Общество с ограниченной ответственностью "СИКЛАБ" Способ получения гетероэпитаксиальных пленок карбида кремния на кремниевой подложке
JP6061251B2 (ja) 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471946A (en) * 1992-10-13 1995-12-05 Cs Halbleiter-Und Solartechnologie Gmbh Method for producing a wafer with a monocrystalline silicon carbide layer
US6524385B1 (en) * 1999-08-24 2003-02-25 Nippon Pillar Packing Co., Ltd. Single crystal SiC composite material for producing a semiconductor device, and a method of producing the same
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
CN104798176A (zh) * 2012-11-22 2015-07-22 信越化学工业株式会社 复合基板的制造方法和复合基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109678106A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
WO2023221570A1 (zh) * 2022-05-18 2023-11-23 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
CN115188695A (zh) * 2022-09-09 2022-10-14 苏州华太电子技术股份有限公司 半导体器件的制作方法以及半导体器件
CN117418309A (zh) * 2023-12-18 2024-01-19 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Also Published As

Publication number Publication date
RU2018112510A3 (zh) 2019-12-04
WO2017043528A1 (ja) 2017-03-16
TWI698908B (zh) 2020-07-11
TW201724177A (zh) 2017-07-01
EP3349237A4 (en) 2019-04-10
US10612157B2 (en) 2020-04-07
EP3349237B1 (en) 2021-10-27
CN108140540B (zh) 2022-09-06
US20180334757A1 (en) 2018-11-22
JP6572694B2 (ja) 2019-09-11
EP3349237A1 (en) 2018-07-18
RU2018112510A (ru) 2019-10-14
RU2720397C2 (ru) 2020-04-29
JP2017055022A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
CN108140540A (zh) SiC复合基板的制造方法和半导体基板的制造方法
EP3352198B1 (en) Sic composite substrate and method for manufacturing same
RU2728484C2 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ СОСТАВНОЙ ПОДЛОЖКИ ИЗ SiC
CN108140541A (zh) SiC复合基板的制造方法
US7605055B2 (en) Wafer with diamond layer
KR20160041840A (ko) 단결정 재료 사용의 개선된 효율을 갖는 유사 기판
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
US11373857B2 (en) Semiconductor surface smoothing and semiconductor arrangement
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
JP2023528784A (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
KR20240065325A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant