CN104798176A - 复合基板的制造方法和复合基板 - Google Patents

复合基板的制造方法和复合基板 Download PDF

Info

Publication number
CN104798176A
CN104798176A CN201380061023.7A CN201380061023A CN104798176A CN 104798176 A CN104798176 A CN 104798176A CN 201380061023 A CN201380061023 A CN 201380061023A CN 104798176 A CN104798176 A CN 104798176A
Authority
CN
China
Prior art keywords
film
base plate
support substrate
substrate
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380061023.7A
Other languages
English (en)
Other versions
CN104798176B (zh
Inventor
小西繁
白井省三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN104798176A publication Critical patent/CN104798176A/zh
Application granted granted Critical
Publication of CN104798176B publication Critical patent/CN104798176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

复合基板的制造方法，是通过将半导体基板1与支持基板3贴合后，对上述半导体基板1进行薄化，得到在支持基板3上具有半导体层6的复合基板8的复合基板的制造方法，其中,在支持基板3的进行贴合的面形成含有聚硅氮烷的涂膜4a，进行将该涂膜4a加热到600℃以上1200℃以下的烧成处理而形成含硅绝缘膜4，然后经由该绝缘膜4将上述半导体基板1与支持基板3贴合，抑制支持基板的面粗糙度、缺陷引起的贴合不良，简便地得到复合基板。

Description

复合基板的制造方法和复合基板
技术领域
本发明涉及采用了经由绝缘膜的支持基板与半导体基板的贴合法的复合基板的制造方法和采用该制造方法得到的复合基板。
背景技术
GaN等III-V族半导体、SiC等宽带隙半导体，由于材料自身的物性，对其在发光元件、高耐压器件、RF器件中的应用进行了研究，但实用化时这些半导体中存在的缺陷成为了问题。为了减少材料中的缺陷，与采用异质外延等使薄膜生长相比，使用单晶的块体材料在缺陷数方面有利。但是，这些单晶材料的价格高，因此例如在绝缘体上硅薄膜(SOI)、蓝宝石上硅薄膜(SOS)的制造中采用那样，根据采用如下的离子注入剥离法的制造方法，能够期待转印后的晶片的再利用引起的成本降低：将注入了氢、稀有气体的离子的硅晶片(Si晶片)与硅晶片、蓝宝石晶片的支持基板贴合而接合后，通过进行热处理，在Si晶片的离子注入区域使其脆化后，通过热、机械手段在离子注入区域使其剥离，将Si薄膜转印于支持基板。
但是，该SOI、SOS的贴合中，由于硅晶片、蓝宝石晶片表面平滑，因此没有问题，但将例如GaN晶片、SiC晶片的表面平滑化到能够贴合的水平是非常困难的，平滑化需要成本。此外，不限于GaN晶片、SiC晶片的贴合，例如将多晶材料或将多晶材料在适当的基板表面成膜的基板与和这些不同种的基板贴合的情形下，由于多晶材料表面的凹凸大，因此不能原样地进行贴合。
因此，为了将不平滑的具有凹凸的材料基板用于上述贴合，研究了将SiO2、无定形Si等的非晶材料在基板表面成膜，采用化学机械研磨(CMP)等将成膜的面平滑化到能够直接接合的水平(O.Moutanabbir等，Journal of Electronic Materials 39(5)，482-488(2010)(非专利文献1))。但是，对于SiO2、无定形Si的成膜，一般使用了PECVD(等离子体增强化学气相沉积)、LPCVD(低压化学气相沉积)等气相生长法，但为了成膜，使用了价格高的装置，存在花费成本的问题。此外，由于成膜后的表面粗糙度大，因此在进行贴合前必须进行研磨处理，还存在工序增加的问题。
作为不需要成本而成膜的方法，考虑在表面粗糙的面或具有凹凸的面设置玻璃上旋涂(SOG)层的方法。作为玻璃上旋涂层，能够列举例如BPSG(Boron Phosphorus Silicon Glass)、水玻璃等，但这些由于含有B、P、Na等杂质，因此难以作为SOI、SOS、或者使用了SiC、GaN等的电子器件用途的接合层使用。
作为不含杂质的SOG层的候补，可列举通过涂布聚硅氮烷的溶液，进行热处理(烧成处理)而转化为SiO2的方法。从聚硅氮烷转化为SiO2的膜的杂质少，而且对凹凸图案的填埋性良好，因此研究了例如在器件的层间绝缘膜中的应用(特开2005-45230号公报(专利文献1))、在有机TFT的栅极绝缘层的应用(国际公开第2006/019157号(专利文献2))。但是，这些用途中在最高450℃左右的低温下形成SiO2膜，担心作为电子器件的接合层使用的情形的膜中所含的SiO2以外的成分、官能团的影响。
作为将聚硅氮烷烧成膜用于基板的贴合的实例，有在具有凹凸图案的面对聚硅氮烷进行狭缝涂布并烧成而SiO2化、与Si晶片贴合的实例(专利第4728030号公报(专利文献3))。该实例中，使用具有高500nm的台阶高差的基板进行贴合时，在该基板进行狭缝涂布后，通过350℃加热使其转化为SiO2，用CMP平滑化后，进行与注入了氢离子的Si基板的贴合，通过离子注入区域中的剥离将Si薄膜转印，形成所需的晶片结构。即，将用于平滑化的研磨处理作为必要的工序。
如以上所述，作为在表面粗糙度大的基板面设置平滑的接合层的手段，有采用CVD法形成了无定形材料的例子，但对于成膜，需要价格高的装置，成膜后也必须进行用于平滑化的研磨，因此存在耗费成本的问题。此外，几乎没有进行CVD法以外的简便的方法，例如将SOG用于半导体器件层的接合面的研究。使用聚硅氮烷作为SOG的方法，几乎全部为在低温下SiO2化的用途中的研究，例如几乎没有研究在成为SOI的填埋氧化膜层的接合面中的应用。此外，作为消除贴合面的台阶高差的手段，有涂布聚硅氮烷而SiO2转化的实例，由于在进行了研磨后进行贴合，因此SiO2膜使贴合面的粗糙度减小，没有进行在不需要研磨的情况下能否贴合或者形成的SiO2膜是否为能够作为绝缘膜在电子器件接合面使用的膜质水平等的研究。
现有技术文献
专利文献
专利文献1：特开2005-45230号公报
专利文献2：国际公开第2006/019157号
专利文献3：专利第4728030号公报
非专利文献
非专利文献1：O.Moutanabbir等，Journal of ElectronicMaterials 39(5)，482-488(2010)
发明内容
发明要解决的课题
本发明鉴于上述实际情况而完成，目的在于提供抑制支持基板的面粗糙度、缺陷引起的贴合不良，可简便地得到复合基板的复合基板的制造方法和复合基板。
用于解决课题的手段
本发明人为了解决上述课题而深入研究，结果发现：通过形成包含聚硅氮烷的涂膜，在含氧的气氛下进行加热温度600℃以上1200℃以下的烧成处理，得到了具有与硅热氧化膜同等程度的绝缘耐压的SiO2绝缘膜(SOG)。还发现：使用了聚硅氮烷的SiO2膜由于台阶高差填埋性等平滑化优异，因此通过使用在上述温度下转化的SiO2膜，能够在不对表面进行研磨的情况下以烧成处理时的厚度原样地贴合，是与CVD法相比简单的方法，绝缘性优异，能够在不需要研磨的情况下接合。此外，作为烧成处理的气氛，通过形成含氮的非活性气氛或真空下，能够形成SiN绝缘膜，确认了在这种情况下也无需进行绝缘膜的研磨，能够以烧成处理时的厚度原样地贴合。本发明人基于这些见识进行深入研究，完成了本发明。
即，本发明提供下述的复合基板的制造方法和复合基板。
[1]复合基板的制造方法，是将半导体基板与支持基板贴合后，对上述半导体基板进行薄化，得到在支持基板上具有半导体层的复合基板的复合基板的制造方法，其特征在于，在上述半导体基板与支持基板的进行贴合的面中的至少任一个形成含有聚硅氮烷的涂膜，进行将该涂膜加热到600℃以上1200℃以下的烧成处理，形成含硅绝缘膜，然后经由该绝缘膜将上述半导体基板与支持基板贴合。
[2][1]所述的复合基板的制造方法，其中，上述聚硅氮烷为全氢聚硅氮烷。
[3][1]或[2]所述的复合基板的制造方法，其中，上述烧成处理在含氧和/或水蒸汽的气氛下进行。
[4][1]或[2]所述的复合基板的制造方法，其中，上述烧成处理在含氮的非活性气氛下或减压下进行。
[5][1]～[4]的任一项所述的复合基板的制造方法，其中，使上述绝缘膜为烧成处理时的厚度的原样，进行上述半导体基板与支持基板的贴合。
[6][1]～[5]的任一项所述的复合基板的制造方法，其中，从上述半导体基板的表面注入离子，形成离子注入区域，同时在上述支持基板的进行贴合的面形成上述含硅绝缘膜，将上述半导体基板的经离子注入的表面与支持基板的表面经由该绝缘膜贴合后，在上述离子注入区域使半导体基板剥离而在支持基板上形成半导体层。
[7]采用[1]～[6]的任一项所述的复合基板的制造方法制造而成的复合基板。
发明的效果
根据本发明，通过形成含有聚硅氮烷的涂膜，能够简易地形成绝缘特性良好、能够贴合的绝缘膜，能够制造在支持基板上将绝缘膜和半导体层层叠的适于电子器件用途的复合基板。此外，即使是表面粗糙的基板，利用绝缘膜能够使其表面的粗糙度减小，在对于绝缘膜无需进行研磨处理等的情况下能够以烧成处理时的厚度原样地贴合。
附图说明
图1为表示本发明涉及的复合基板的制造方法中的制造工序的一例的简要图，(a)为经离子注入的半导体基板的断面图，(b)为形成了含全氢聚硅氮烷的涂膜的支持基板的断面图，(c)为通过烧成处理形成了绝缘膜的支持基板的断面图，(d)为表示将半导体基板与支持基板贴合的状态的断面图，(e)为表示在离子注入区域使半导体基板剥离的状态的断面图，(f)为复合基板的断面图。
图2为表示实施例1～3、比较例1中的支持基板上的SiO2膜的红外吸收光谱分析结果的图。
图3为表示进行晶片上的耐绝缘性评价的位置的正面图。
图4为表示实施例1的耐绝缘性的评价结果的图。
图5为表示比较例1的耐绝缘性的评价结果的图。
图6为表示比较例2的耐绝缘性的评价结果的图。
具体实施方式
以下基于图1对本发明涉及的复合基板的制造方法，以SOI基板的制造为例进行说明，但本发明并不限定于此。
本发明涉及的复合基板的制造方法，如图1中所示，以对半导体基板的氢离子(稀有气体离子)注入工序(工序1)、绝缘膜形成工序(工序2)、半导体基板和/或支持基板的表面活性化处理工序(工序3)、半导体基板与支持基板的贴合工序(工序4)、剥离处理工序(工序5)、损伤层除去工序(工序6)的顺序进行处理。
(工序1：向半导体基板的氢离子(稀有气体离子)注入工序)
首先，从半导体基板1的表面注入氢离子或稀有气体(即，氦、氖、氩、氪、氙、氡)离子，在基板中形成离子注入区域2(图1(a))。
应予说明，在此示出了作为用于通过转印形成半导体层的基板(半导体基板)使用了硅基板的例子，但本发明并不限定于此，作为半导体基板，能够使用由选自硅-锗(SiGe)、碳化硅(SiC)、氮化铝(AlN)、锗(Ge)、氮化镓(GaN)、氧化锌(ZnO)、镓砷(GaAs)中的任一种材料制成的半导体基板。或者，能够使用SOI基板那样地在贴合面具有单晶半导体层的基板。
在此，作为半导体基板1即单晶硅基板(以下也称为硅基板)，并无特别限定，可列举例如将采用佐克拉斯基(CZ)法生成的单晶切割而得到的产物，例如直径为100～300mm、导电型为P型或N型、电阻率为10Ω·cm左右的硅基板。
对离子注入区域2的形成方法并无特别限定，例如，用能够从半导体基板1的表面到所需的深度形成离子注入区域2的注入能量注入规定的线量的氢离子或稀有气体离子。作为此时的条件，例如注入能量能够为50～100keV，注入线量能够为2×1016～5×1017/cm2。作为注入的氢离子，优选2×1016～5×1017(原子/cm2)的剂量的氢离子(H+)、或1×1016～2.5×1017(原子/cm2)的剂量的氢分子离子(H2 +)。特别优选为6×1016～3×1017(原子/cm2)的剂量的氢离子(H+)、或3×1016～1.5×1017(原子/cm2)的剂量的氢分子离子(H2 +)。
从经离子注入的基板表面到离子注入区域2的深度(即，离子穿透深度)对应于支持基板3上设置的半导体层(硅薄膜)的所需的厚度，优选为300～500nm，更优选为400nm左右。此外，离子注入区域2的厚度(即，离子分布厚度)可为通过机械冲击等能够容易地剥离的厚度，优选为200～400nm，更优选为300nm左右。
(工序2：绝缘膜形成工序)
接下来，在进行后述的半导体基板1与支持基板3的贴合的面的任一个或两者形成含硅绝缘膜4。在此，对在支持基板3的贴合面形成绝缘膜4的情形进行说明(图1(b)、(c))。
首先，在支持基板3上形成含聚硅氮烷的涂膜4a(图1(b))。
作为支持基板3，能够使用硅、蓝宝石、SiC、GaAs、GaN、ZnO等的单晶基板、合成石英、多成分玻璃等的无定形基板、以及p-Si、SiC、Si3N4、Al2O3、AlN等的多晶基板。
用于形成含聚硅氮烷的涂膜4a的涂布组合物包含聚硅氮烷和溶剂。
作为聚硅氮烷，由于转化后的绝缘膜中残存的杂质少，因此优选由通式-(SiH2NH)n-所示的全氢聚硅氮烷。再有，全氢聚硅氮烷是以-(SiH2NH)-作为基本单元、其侧链全部为氢、可溶于有机溶剂的无机聚合物。
此外，作为溶剂，只要是与全氢聚硅氮烷混溶而不反应的溶剂即可，能够使用甲苯、二甲苯、二丁基醚、二乙基醚、THF(四氢呋喃)、PGME(丙二醇甲氧基醚)、PGMEA(丙二醇单甲基醚乙酸酯)、己烷这样的芳香族溶剂、脂肪族溶剂、醚系溶剂。
溶剂中的聚硅氮烷的浓度优选1～30质量％，更优选3～20质量％。如果不到1质量％，涂布后的膜厚变薄，有可能改善支持基板3的表面粗糙度的效果不足，如果超过30质量％，有时溶液的稳定性降低。
作为上述涂布组合物的涂布方法，能够使用喷涂、旋涂、浸涂、辊涂、丝网印刷、狭缝涂布等公知的方法。
涂布的厚度由进行涂布的基板表面的粗糙度、阶梯高差的程度、作为半导体器件所要求的埋入层的厚度决定，优选作为烧成后的绝缘膜4的厚度成为10nm～10μm的程度的厚度。通过1次的涂布没有形成的情况下，可反复涂布进行层叠。
涂布后为了将溶剂除去，在50～200℃左右干燥1分钟～2小时，成为涂膜4a。
接下来，进行将涂膜4a在600℃以上1200℃以下加热的烧成处理，使涂膜4a的聚硅氮烷转化为SiO2或SiN，制成绝缘膜4(图1(c))。
将聚硅氮烷转化为SiO2的情况下，在含氧和/或水蒸汽的气氛下在600℃以上1200℃以下的加热温度、优选地800℃以上1000℃以下的加热温度下进行烧成处理。如果加热温度不到600℃，例如在450℃下处理，则聚硅氮烷骨架转化为硅氧烷骨架，硅烷醇基残存，与硅的热氧化膜相比，作为耐绝缘性，漏电流升高。此外，加热温度越高，绝缘膜4的表面粗糙度越倾向于得以改善，如果超过1200℃，SiO2分解。
将聚硅氮烷转化为SiN的情形下，在含氮的非活性气氛或减压真空下在600℃以上1200℃以下的加热温度、优选地减压真空下800℃以上1000℃以下的加热温度下进行烧成处理。如果加热温度不到600℃，向SiN的转化不进行。此外，加热温度越高，绝缘膜4的表面粗糙度越倾向于得以改善，如果超过1200℃，SiN分解。
烧成处理时间优选为10秒～12小时，更优选为1分～1小时。如果处理时间比10秒短，从聚硅氮烷的转化反应有可能变得不充分，如果比12小时长，有时烧成处理成本增加。
通过以上的烧成处理，能够在支持基板3的进行贴合的面形成绝缘膜4(图1(c))。
绝缘膜4的厚度优选10nm～10μm，更优选20nm～5μm。如果厚度不到10nm，有可能支持基板3的表面粗糙度改善效果变得不足，如果超过10μm，有时变得不适合作为半导体器件中的埋入层。
该绝缘膜4具有与以往的硅热氧化膜同等程度的耐绝缘性。而且由此，在无需对绝缘膜4表面进行研磨的情况下，以能够以烧成处理时的厚度原样贴合的程度成为平滑的表面。特别地，即使支持基板3由GaN晶片、SiC晶片或多晶材料制成，在原样地下一工序的贴合困难的程度上表面粗糙，通过形成该绝缘膜4，将其表面粗糙度改善，在无需对绝缘膜4表面进行研磨的情况下，在能够以烧成处理时的厚度原样贴合的程度上成为平滑的表面。应予说明，烧成处理时的厚度的原样的绝缘膜4，是没有进行研磨、蚀刻等使表面的粗糙度变化的处理的含义，容许后述的表面活性化处理。
这种情况下，烧成处理时的厚度的原样的绝缘膜4的表面粗糙度Rms优选为1.0nm以下，更优选0.8nm以下。如果该表面粗糙度Rms超过1.0nm，有可能不能进行与半导体基板1的贴合。
再有，Rms(Root-mean-square)，是作为对于基准长度中的断面轮廓的算术平均值的偏差的2次方值的平均的平方根得到的2次方平均平方根粗糙度，是指JIS B0601：2013中规定的二次方平均平方根粗糙度Rq(下同)。
(工序3：半导体基板和/或支持基板的表面活性化处理工序)
贴合前，对半导体基板1的离子注入的表面和支持基板3上的绝缘膜4表面的两者或一者实施表面活性化处理。
表面活性化处理，通过在基板表面使反应性高的未键合端(悬空键)露出或者对该未键合端给予OH基而实现活性化，例如通过等离子体处理或利用离子束照射的处理而进行。
用等离子体进行处理的情况下，例如，在真空室中放置半导体基板1和/或支持基板3，导入等离子体用气体后，暴露于100W左右的高频等离子体5～10秒左右，对表面进行等离子体处理。作为等离子体用气体，对半导体基板1进行处理的情形下，将表面氧化的情形下可列举氧气的等离子体，不氧化的情形下可列举氢气、氩气、或者这些的混合气体或者氢气和氦气的混合气体等。对支持基板3上的绝缘膜4进行处理的情况下，使用氢气、氩气、或者这些的混合气体或者氢气和氦气的混合气体等。通过该处理，将半导体基板1的表面的有机物氧化而除去，而且表面的OH基增加，活性化。此外，将支持基板3(绝缘膜4)的表面的杂质除去，活性化。
此外，采用离子束照射的处理是将使用了等离子体处理中使用的气体的离子束照射半导体基板1和/或支持基板3(绝缘膜4)而对表面进行溅射的处理，能够使表面的未键合端露出，增加结合力。
(工序4：半导体基板与支持基板的贴合工序)
接下来，使支持基板1的离子注入的表面与支持基板3的绝缘膜4的表面贴合(图1(d))。此时，可边加热到150～200℃左右边贴合。以下将该接合体称为贴合基板5。如果对半导体基板1的离子注入面与绝缘膜4的表面的至少一方进行活性化处理，则能够更强地接合。
贴合后，对贴合基板5加热进行热处理(第2热处理)。通过该热处理，使半导体基板1与支持基板的经由绝缘膜4的结合增强。对于此时的热处理，选择贴合基板5不因半导体基板1与支持基板3的热膨率之差的影响(热应力)而破损的温度。该热处理温度优选为300℃以下，更优选为150～250℃，进一步优选为150～200℃。此外，热处理的时间例如为1～24小时。
(工序5：剥离处理工序)
接下来，对贴合基板5中的离子注入的部分给予热能、机械能或光能，沿离子注入区域2使其剥离，使半导体基板1的一部分作为半导体层6，转印于支持基板3侧，制成晶片7(图1(e))。即，使在支持基板3经由绝缘膜4结合的半导体的薄膜从半导体基板1剥离而制成半导体层(硅层)6。再有，剥离优选采用沿离子注入区域2从贴合基板5的一端向另一端的裂开。
作为剥离处理，可采用从例如通过进行优选地200℃以上、更优选地250～350℃的加热，对离子注入的部分施加热能，使离子注入的部分产生微小的起泡体而进行剥离的方法；由于通过上述热处理使离子注入的部分脆化，因此在该脆化部分适当选择例如1MPa以上5MPa以下的不使晶片破损的压力，施加喷射气体、液体等流体的射流的冲击力这样的机械能而进行剥离的方法；由于离子注入的部分成为无定形状态，照射被无定形部分吸收的波长的光而使其吸收光能，从离子注入界面进行剥离的方法等中选择的1个方法或将2个以上的方法组合进行剥离。
(工序6：离子注入损伤层除去工序)
接下来，在晶片7的支持基板3上的半导体层6表层中，将由于上述离子注入而受到损伤产生结晶缺陷的层除去。
在此，离子注入损伤层的除去优选采用湿式蚀刻或干式蚀刻进行。作为湿式蚀刻，可使用例如由KOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、氨水(28质量％)、过氧化氢水(30～35质量％)、水(余量)组成的SC-l溶液、EDP(乙二胺邻苯二酚)溶液、TMAH(四甲基氢氧化铵)溶液、肼溶液中的至少1个蚀刻溶液进行。此外，作为干式蚀刻，可列举例如将支持基板3上的半导体层6暴露于氟系气体中进行蚀刻的反应性气体蚀刻、利用等离子体将氟系气体离子化、自由基化而将半导体层6蚀刻的反应性离子蚀刻等。
此外，本工序中成为除去对象的区域是至少涉及结晶缺陷的半导体层6的离子注入损伤层全部，是半导体层6表层的优选地120nm以上的厚度部分、更优选地150nm以上的厚度部分。支持基板3上的半导体层6的厚度为100～400nm。
最后，对支持基板3上的半导体层6表面进行镜面精加工。具体地，对半导体层6实施化学机械研磨(CMP研磨)而精加工为镜面。在此，可以是用于硅晶片的平坦化等的以往公知的CMP研磨。再有，可采用该CMP研磨兼具上述离子注入损伤层的除去。
经过以上的工序，能够制造在支持基板3上将绝缘膜4和半导体层6层叠而成的适合电子器件用途的复合基板8(图1(f))。
应予说明，在此，作为将半导体基板1薄化而得到半导体层6的方法，对使用了离子注入剥离法的情形进行了说明，但并不限定于此，可采用例如研削、抛光加工、研磨等机械方法、蚀刻等化学方法、或者将它们组合的方法，将半导体基板1薄化。
实施例
以下列举实施例和比较例，对本发明更具体地说明，但本发明并不限定于这些。
[实施例1]
按照以下的顺序进行评价用样品的制作和评价。
首先，在Si晶片的支持基板上形成从全氢聚硅氮烷转化为SiO2的膜。具体地，将在溶剂二正丁基醚中含有20质量％全氢聚硅氮烷的溶液(サンワ化学制トレスマイル、型号ANN120-20)2mL，在外径150mm的Si晶片上旋涂，在150℃下加热3分钟，将溶剂除去。然后，进行在大气中在600℃下加热3分钟的烧成处理，使涂膜转化为SiO2膜。烧成处理后的膜厚为200nm。通过红外吸收光谱确认此时的烧成处理前后的膜质的变化，用原子间力显微镜(AFM)测定烧成处理后的SiO2膜形成面的表面粗糙度(Rms)。此外，采用瞬时绝缘破坏法(Time Zero Dielectric Breakdown)评价晶片面内10点的SiO2膜的绝缘耐压。
接下来，将上述支持基板的SiO2膜形成面和对氢离子进行了离子注入的Si晶片的离子注入面贴合，进行接合用的热处理。详细地说，对于Si晶片以57keV、剂量6.0×1016原子/cm2将氢离子注入，对于其离子注入面侧和上述支持基板的SiO2膜形成面进行了离子束活性化处理后，将两者贴合，进而在300℃下进行了10小时的接合用的热处理。用超声波显微镜观察确认该300℃加热的热处理后的接合界面的有无剥离的、有无孔隙产生。
接下来，通过对于上述贴合基板，在离子注入区域进行剥离，进行了Si单晶薄膜向支持基板的转印。对于该将Si单晶薄膜转印的基板，在N2气氛下进行1000℃的加热处理，用超声波显微镜观察确认从接合界面的剥离、孔隙产生的有无。
[实施例2]
在实施例1中，将烧成温度变为800℃，除此以外与实施例1同样地，进行了Si单晶薄膜向支持基板的转印。此外，进行了与实施例1同样的评价。
[实施例3]
在实施例1中，将烧成温度变为1000℃，除此以外与实施例1同样地，进行了Si单晶薄膜向支持基板的转印。此外，进行了与实施例1同样的评价。
[比较例1]
在实施例1中，将烧成温度变为450℃，除此以外与实施例1同样地，进行了Si单晶薄膜向支持基板的转印。此外，进行了与实施例1同样的评价。
[比较例2]
在实施例1中，通过在含氧的气氛下对支持基板进行1000℃加热的热氧化，制成形成了厚200nm的SiO2膜的Si晶片，除此以外与实施例1同样地，进行了Si单晶薄膜向支持基板的转印。此外，进行了与实施例1同样的评价。
＜热处理温度引起的红外吸收光谱的变化＞
在图2中示出实施例1～3、比较例1中的支持基板上的SiO2膜的红外吸收光谱分析结果。此外，对于150℃干燥后、烧成处理前的全氢聚硅氮烷膜(涂布后)的红外吸收光谱也示于图2中。再有，红外吸收光谱的测定使用傅立叶变换红外分光分析装置(Spectrum One、パーキンエルマー社制造)采用透射法测定。
如图2中所示，将实施例1～3和比较例1和涂布后进行比较，通过450℃以上的烧成处理，起因于Si-H、N-H、Si-N的吸收峰消失，起因于Si-O的峰出现，因此可知进行了向SiO2的转化。不过，比较例1(烧成温度450℃)中，由于在波数3000～3800cm-1处发现OH基引起的吸收，因此可知涂膜的SiO2化进行，但存在硅烷醇基。如果使烧成温度为600℃以上，则看不到起因于硅烷醇基团的峰，推测进行了硅烷醇的缩合。
＜绝缘耐压的评价＞
对于实施例1、比较例1和比较例2中制作的SiO2膜，如图3中所示，在晶片上的1～10所示的位置的10点，采用TZDB(Time ZeroDielectric Breakdown)法进行了绝缘耐压评价。再有，采用TZDB法的测定是使栅极面积为8mm2，进行1V步阶的电压施加，测定漏电流。此时，将用施加电压除以SiO2膜的膜厚所得的值作为电场强度(MV/cm)。
将其结果示于图4～图6。图4为实施例1(600℃下烧成处理的SiO2膜)的评价结果，图5为比较例1(450℃下烧成处理的SiO2膜)的评价结果，图6为比较例2(热氧化膜)的评价结果。再有，图4～图6的图中的数字对应于图3中所示的评价位置。
如图4中所示，对于实施例1的烧成温度600℃的硅烷醇基缩合的SiO2膜，显示与比较例2的热氧化膜(图6)同样的I-V特性。通过在600℃以上进行烧成处理，推测膜中的硅烷醇基团缩合，漏电流减小。另一方面，如图5中所示，对于比较例1的450℃下烧成的硅烷醇基团残留的SiO2膜，绝缘破坏电场强度与实施例1(图4)、比较例2(图6)为同等程度，但漏电流值比其他的漏电流高。
这样，通过对含全氢聚硅氮烷的涂膜在600℃以上进行烧成处理，使膜中的硅烷醇基团缩合，能够使SiO2膜的膜质与热氧化膜为同等程度。
＜接合性和热处理后的剥离-孔隙产生有无的确认＞
实施例1～3和比较例1、2中，将SiO2膜的表面粗糙度测定结果、以及支持基板与Si晶片的能否贴合的考察结果示于表1。
实施例1～3和比较例1的由全氢聚硅氮烷得到的SiO2膜的表面粗糙度Rms与比较例2中所示的热氧化膜的表面粗糙度Rms相比，显示略大的值。因此，为了考察在没有进行支持基板的SiO2膜的表面研磨的情况下是否能够与Si晶片贴合，使用注入了氢离子的Si晶片，考察了能否贴合。详细地说，采用超声波显微镜观察贴合的晶片，通过观察贴合的界面的气泡的有无，从而判断能够贴合。其结果，实施例1～3、比较例1的全部能够贴合。
此外，在300℃加热的接合用的热处理后，对于剥离处理前的贴合基板，用超声波显微镜考察接合界面的有无剥离、孔隙产生。其结果，对于比较例1、即烧成温度450℃的SiO2膜，在接合界面发现了显著的孔隙的产生。另一方面，对于实施例1～3，在接合界面没有发现剥离、孔隙的产生。比较例1中，SiO2膜中的硅烷醇基团的缩合或膜中的水分通过接合用的热处理而成为气体，由于扩散到接合界面，因此认为生成了孔隙。
接下来，在离子注入区域使其剥离，将Si膜转印后，热处理到1000℃进行热处理，确认在接合界面是否新发生了剥离、孔隙的产生，结果对于在600℃以上SiO2转化的膜(实施例1～3)和热氧化膜(比较例2)，没有发现变化。
[表1]
[实施例4]
在表面粗糙的基板涂布聚硅氮烷、进行SiO2转化，进行了能否与Si晶片的贴合的确认。作为基板，使用了直径2英寸的GaN晶片。用AFM确认了其的表面粗糙度Rms，结果为2.14nm，原样地未能与外径为2英寸的离子注入的Si晶片贴合。
在GaN晶片表面，将在二正丁基醚中包含5质量％的全氢聚硅氮烷的溶液1mL旋涂，在150℃下加热3分钟，将溶剂除去。然后，进行在大气中在600℃下加热3分钟的处理，使涂膜转化为SiO2膜。烧成处理后的膜厚为50nm，用AFM确认的表面粗糙度Rms为0.39nm，表面粗糙度减小到能够贴合的水平。考察能够与离子注入的Si晶片贴合，结果能够在没有界面的孔隙下接合。
[比较例3]
对于GaN表面的粗糙度改善，不是全氢聚硅氮烷的旋涂而是采用PECVD法将SiO2成膜而考察。SiO2膜的厚度为50nm，用AFM考察成膜后的表面粗糙度Rms，结果为1.38nm，与聚硅氮烷的SiO2转化膜相比大。用该表面粗糙度尝试与Si晶片的贴合，未能贴合。确认为了能够贴合，还需要在SiO2成膜后进行研磨的工艺。
由以上可知，涂布全氢聚硅氮烷膜，在600℃以上的温度下SiO2转化的膜，即使没有进行转化后的研磨，即以烧成处理时的厚度原样，也能够接合。可知通过在600℃以上进行处理，通过接合后的加热处理，没有接合界面的剥离、孔隙的产生，对于器件制造工艺的最高温度附近的1000℃左右的处理也稳定。此外，确认通过600℃以上的烧成处理，SiO2膜的绝缘耐压、电压施加时的漏电流也是与热氧化膜同等的程度，能够足以作为形成器件的单晶半导体薄膜正下方的接合层使用。
本实施例中，示出了作为支持基板的Si基板上的涂布与离子注入的Si基板的接合的例子，但对于表面粗糙度Rms比Si晶片高1个数量级的SiC、GaN单晶晶片，通过涂布全氢聚硅氮烷，通过600℃以上的烧成处理而转化为SiO2绝缘膜，也能够使表面的粗糙度减小，在无剥离、孔隙的产生下接合。这种情况下，与采用CVD法成膜的方法不同，能够采用旋涂等简便地成膜，能够在不进行研磨的情况下接合。此外，由于使转化为SiO2膜的温度为硅烷醇基没有残留的烧成温度，因此能够得到绝缘特性良好的接合层。
应予说明，目前为止用实施方案对本发明进行了说明，但本发明并不限定于该实施方案，其他的实施方案、追加、变形、删除等，能够在本领域技术人员能想到的范围内变形，只要在任何方案中都产生本发明的作用效果，则都包含在本发明的范围内。
附图标记的说明
1   半导体基板
2   离子注入区域
3   支持基板
4   绝缘膜(硅氧化膜)
4a  涂膜
5   贴合基板(接合体)
6   半导体层
7   晶片
8   复合基板

Claims (7)

1.复合基板的制造方法，是将半导体基板与支持基板贴合后，对上述半导体基板进行薄化，得到在支持基板上具有半导体层的复合基板的复合基板的制造方法，其特征在于，将含有聚硅氮烷的涂膜形成于上述半导体基板与支持基板进行贴合的面的至少任一个，进行将该涂膜加热到600℃以上1200℃以下的烧成处理而形成含硅绝缘膜，然后经由该绝缘膜将上述半导体基板与支持基板贴合。
2.权利要求1所述的复合基板的制造方法，其中，上述聚硅氮烷是全氢聚硅氮烷。
3.权利要求1或2所述的复合基板的制造方法，其中，上述烧成处理在包含氧和/或水蒸汽的气氛下进行。
4.权利要求1或2所述的复合基板的制造方法，其中，上述烧成处理在包含氮的非活性气氛下或减压下进行。
5.权利要求1～4的任一项所述的复合基板的制造方法，其中，使上述绝缘膜为烧成处理时的厚度的原样，进行上述半导体基板与支持基板的贴合。
6.权利要求1～5的任一项所述的复合基板的制造方法，其中，从上述半导体基板的表面注入离子而形成离子注入区域，同时在上述支持基板的进行贴合的面形成上述含硅绝缘膜，经由该绝缘膜将上述半导体基板的经离子注入的表面与支持基板的表面贴合后，在上述离子注入区域将半导体基板剥离，在支持基板上形成半导体层。
7.采用权利要求1～6的任一项所述的复合基板的制造方法制造的复合基板。
CN201380061023.7A 2012-11-22 2013-11-19 复合基板的制造方法和复合基板 Active CN104798176B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-255865 2012-11-22
JP2012255865 2012-11-22
PCT/JP2013/081091 WO2014080874A1 (ja) 2012-11-22 2013-11-19 複合基板の製造方法及び複合基板

Publications (2)

Publication Number Publication Date
CN104798176A true CN104798176A (zh) 2015-07-22
CN104798176B CN104798176B (zh) 2018-01-02

Family

ID=50776056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061023.7A Active CN104798176B (zh) 2012-11-22 2013-11-19 复合基板的制造方法和复合基板

Country Status (8)

Country Link
US (1) US9613849B2 (zh)
EP (1) EP2924715A4 (zh)
JP (1) JP6265130B2 (zh)
KR (1) KR102120509B1 (zh)
CN (1) CN104798176B (zh)
SG (1) SG11201504015SA (zh)
TW (1) TWI627657B (zh)
WO (1) WO2014080874A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140540A (zh) * 2015-09-11 2018-06-08 信越化学工业株式会社 SiC复合基板的制造方法和半导体基板的制造方法
CN108367973A (zh) * 2015-12-17 2018-08-03 信越化学工业株式会社 蓝宝石复合基材及其制造方法
CN109678106A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN111864054A (zh) * 2020-07-07 2020-10-30 中国科学院上海微系统与信息技术研究所 一种异质集成压电单晶薄膜衬底的表面优化方法
CN111883647A (zh) * 2020-07-23 2020-11-03 中国科学院上海微系统与信息技术研究所 一种压电薄膜的制备方法、压电薄膜及声表面波滤波器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570542B2 (en) * 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
US20150364550A1 (en) * 2014-06-16 2015-12-17 Infineon Technologies Ag Optimized layer for semiconductor
JP6313189B2 (ja) * 2014-11-04 2018-04-18 東芝メモリ株式会社 半導体装置の製造方法
CN111403265A (zh) 2014-12-22 2020-07-10 信越化学工业株式会社 复合基板、纳米碳膜的制作方法和纳米碳膜
JP6524862B2 (ja) 2015-08-27 2019-06-05 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
DE102015121056A1 (de) 2015-12-03 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
US10593748B2 (en) * 2016-03-07 2020-03-17 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155808A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
JP6443394B2 (ja) * 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN108022934A (zh) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 一种薄膜的制备方法
KR102192462B1 (ko) * 2017-12-14 2020-12-17 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
WO2020027075A1 (ja) 2018-08-01 2020-02-06 京セラ株式会社 複合基板、圧電素子および複合基板の製造方法
US11232974B2 (en) 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN111489969A (zh) * 2019-01-29 2020-08-04 东莞新科技术研究开发有限公司 半导体硅片的热处理方法
JP6680378B2 (ja) * 2019-03-13 2020-04-15 株式会社Sumco Ｓｏｉウェーハ
JP2022191901A (ja) 2021-06-16 2022-12-28 キオクシア株式会社 半導体装置およびその製造方法
US20240304493A1 (en) * 2023-03-10 2024-09-12 Atomera Incorporated Method for making radio frequency silicon-on-insulator (rfsoi) structure including a superlattice

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10194873A (ja) * 1996-12-27 1998-07-28 Tonen Corp 窒化珪素薄膜の形成方法
JP2006295037A (ja) * 2005-04-14 2006-10-26 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
CN101366103A (zh) * 2006-01-18 2009-02-11 Az电子材料（日本）株式会社 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
CN102024742A (zh) * 2009-09-16 2011-04-20 株式会社日立国际电气 衬底处理方法及衬底处理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4728030Y1 (zh) 1967-08-03 1972-08-25
JPH08148559A (ja) * 1994-11-15 1996-06-07 Fujitsu Ltd 絶縁膜を有する半導体装置の製造方法
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
JP4185341B2 (ja) * 2002-09-25 2008-11-26 パイオニア株式会社 多層バリア膜構造、有機エレクトロルミネッセンス表示パネル及び製造方法
JP4018596B2 (ja) * 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
KR100499171B1 (ko) 2003-07-21 2005-07-01 삼성전자주식회사 스핀온글래스에 의한 산화실리콘막의 형성방법
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JPWO2006019157A1 (ja) 2004-08-20 2008-05-08 独立行政法人産業技術総合研究所 半導体素子及びその製造方法
JP5057981B2 (ja) * 2005-09-05 2012-10-24 シャープ株式会社 半導体装置及びその製造方法並びに表示装置
KR101335713B1 (ko) * 2007-02-28 2013-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조방법 및 접합 기판
US7972938B2 (en) * 2008-06-05 2011-07-05 Ues, Inc. Methods of splitting CdZnTe layers from CdZnTe substrates for the growth of HgCdTe
KR101854851B1 (ko) * 2011-08-26 2018-06-14 엘지이노텍 주식회사 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10194873A (ja) * 1996-12-27 1998-07-28 Tonen Corp 窒化珪素薄膜の形成方法
JP2006295037A (ja) * 2005-04-14 2006-10-26 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
CN101366103A (zh) * 2006-01-18 2009-02-11 Az电子材料（日本）株式会社 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
CN102024742A (zh) * 2009-09-16 2011-04-20 株式会社日立国际电气 衬底处理方法及衬底处理装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140540A (zh) * 2015-09-11 2018-06-08 信越化学工业株式会社 SiC复合基板的制造方法和半导体基板的制造方法
CN108140540B (zh) * 2015-09-11 2022-09-06 信越化学工业株式会社 SiC复合基板的制造方法和半导体基板的制造方法
CN108367973A (zh) * 2015-12-17 2018-08-03 信越化学工业株式会社 蓝宝石复合基材及其制造方法
CN109678106A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN111864054A (zh) * 2020-07-07 2020-10-30 中国科学院上海微系统与信息技术研究所 一种异质集成压电单晶薄膜衬底的表面优化方法
CN111864054B (zh) * 2020-07-07 2021-12-24 中国科学院上海微系统与信息技术研究所 一种异质集成压电单晶薄膜衬底的表面优化方法
CN111883647A (zh) * 2020-07-23 2020-11-03 中国科学院上海微系统与信息技术研究所 一种压电薄膜的制备方法、压电薄膜及声表面波滤波器

Also Published As

Publication number Publication date
TW201440116A (zh) 2014-10-16
KR102120509B1 (ko) 2020-06-08
TWI627657B (zh) 2018-06-21
US9613849B2 (en) 2017-04-04
KR20150087229A (ko) 2015-07-29
JPWO2014080874A1 (ja) 2017-01-05
CN104798176B (zh) 2018-01-02
SG11201504015SA (en) 2015-06-29
EP2924715A4 (en) 2016-07-27
EP2924715A1 (en) 2015-09-30
US20150303097A1 (en) 2015-10-22
JP6265130B2 (ja) 2018-01-24
WO2014080874A1 (ja) 2014-05-30

Similar Documents

Publication Publication Date Title
CN104798176A (zh) 复合基板的制造方法和复合基板
US11984348B2 (en) Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US7462552B2 (en) Method of detachable direct bonding at low temperatures
CN102017070B (zh) 转印有硅薄膜的绝缘性晶片的制造方法
KR100709689B1 (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
US10573550B2 (en) Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
CN101188190B (zh) Soq基板以及soq基板的制造方法
US11848227B2 (en) Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
EP3427293B1 (en) Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US20220223467A1 (en) Method for direct hydrophilic bonding of substrates
WO2010147081A1 (ja) Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant