CN101366103A - 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底 - Google Patents

制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底 Download PDF

Info

Publication number
CN101366103A
CN101366103A CNA2007800018889A CN200780001888A CN101366103A CN 101366103 A CN101366103 A CN 101366103A CN A2007800018889 A CNA2007800018889 A CN A2007800018889A CN 200780001888 A CN200780001888 A CN 200780001888A CN 101366103 A CN101366103 A CN 101366103A
Authority
CN
China
Prior art keywords
film
substrate
temperature
polysilazane
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800018889A
Other languages
English (en)
Other versions
CN101366103B (zh
Inventor
石川智规
中熊映乃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Patent GmbH
Original Assignee
Az电子材料（日本）株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Az电子材料（日本）株式会社 filed Critical Az电子材料（日本）株式会社
Publication of CN101366103A publication Critical patent/CN101366103A/zh
Application granted granted Critical
Publication of CN101366103B publication Critical patent/CN101366103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Silicon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的在于提供一种制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底。该硅质膜的品质均匀，无关位置并无关在凹槽的内部还是外部，并且在凹槽内部无孔隙和裂纹。通过在具有凹凸的硅衬底表面上形成含氢量高的绝缘膜，然后在该衬底上涂覆含聚硅氮烷化合物的组合物，然后加热涂覆的衬底以将聚硅氮烷化合物转化成二氧化硅膜，可以制备带有硅质膜的衬底。

Description

制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
技术领域
本发明涉及制备应用于电子器件的硅质膜的方法，以及带有由该方法制备的硅质膜的衬底。本发明还涉及在制备电子器件例如半导体元件时使用聚硅氮烷化合物形成用于使电子器件绝缘的浅沟隔离结构(shallow trench isolation structure)的方法。
背景技术
通常，电子器件例如半导体器件、半导体元件如晶体管、电阻器等配置于衬底上。它们应该是电绝缘的。因此在元件之间应设置元件隔离区域。该区域称作隔离区域。通常，迄今该隔离区域是通过有选择地在半导体衬底表面上形成绝缘膜而形成的。
另一方面，最近在电子器件领域，增加密集化和更高水平的集成化是趋势。提高密度和加强集成化水平的进度使得难以形成适用于必要水平集成化的精密隔离结构。这需要开发能够满足需求的新型隔离结构。沟式隔离结构可以用来作为满足需求的结构。在该结构中，在半导体衬底表面上形成细小的槽，将绝缘材料填充至槽中以使设置在槽两侧的元件电绝缘。在该元件隔离结构中，隔离区域比现有技术中的更窄，因此上述的元件隔离结构被用来实现现今需要的更高水平的集成化。
述及CVD和高密度等离子体CVD可以作为形成沟式隔离结构(见例如专利文献1)的方法。但是，根据该方法，当尺寸例如不超过近来所需的100nm的精密槽的内部被填充时，在一些情况下，在凹槽内形成孔隙。这些结构缺陷是衬底物理强度和绝缘性能变差的原因。
另一方面，为了提高沟槽的埋置性，对于将氢氧化硅溶液涂覆形成涂覆膜而后将其热处理将氢氧化硅转化成二氧化硅的方法进行了研究(见例如专利文献1)。该方法的缺点在于：将氢氧化硅转化成二氧化硅时，发生体积收缩产生裂纹。
为了防止这种裂纹的产生，对于使用聚硅氮烷代替氢氧化硅的方法进行了研究(例如专利文献1和2)。在这些方法中，对使用转变成二氧化硅时体积收缩较小的聚硅氮烷来防止由于体积收缩导致的裂纹进行了尝试。涂覆含聚硅氮烷的组合物以填充凹槽，接着在氧化气氛中处理形成高纯度的致密二氧化硅，从而形成沟式隔离结构的方法的优点在于：由于组合物的渗透性极佳，产生孔隙的可能性较小。但是，根据本发明人的研究发现，在该沟式隔离结构中，聚硅氮烷转化成二氧化硅形成硅质膜时，涂覆膜表面部分和沟内部之间的反应条件有些微差异，因此在沟内部的硅质膜的品质不同于沟外部硅质膜的品质，或者是硅质膜的品质根据槽的内部深度而变化，导致蚀刻速率不均匀的问题产生。当进行由于设备设计和工艺设计限制所需的低温处理时，该问题很明显。特别是不均匀的蚀刻速率产生如在纵横比较高的沟部分蚀刻速率较高的现象。
[专利文献1]日本第3178412号专利(0005～0016段)
[专利文献2]日本第308090/2001号专利未审公开
[专利文献3]日本第88156/2002号专利未审公开
发明内容
鉴于现有技术中的上述问题，本发明的目的是提供一种制备硅质膜的方法，它能够在形成沟式隔离结构时通过使用聚硅氮烷化合物在具有凹凸的硅衬底表面上形成硅质膜或者是用均匀硅质膜覆盖表面而形成在整个区域品质均匀的硅质膜，并且提供含由该方法制备的硅质膜的电子器件。
根据本发明，提供一种制备硅质膜的方法，特征在于包括：
在具有凹凸的硅衬底表面上形成绝缘膜的绝缘膜形成步骤，该绝缘膜的含氢量不小于9×1020atms/cm3，由二次离子质谱法测量。
在该衬底上涂覆含聚硅氮烷化合物的组合物的涂覆步骤；和
加热涂覆的衬底将该聚硅氮烷化合物转化成二氧化硅膜的固化步骤。
根据本发明，提供一种带有硅质膜的衬底，其特征在于包含由上述方法形成的硅质膜。
根据本发明的硅质膜制备方法可以生产带有硅质膜的衬底，在较低温度热处理时，硅质膜的品质均匀，无论衬底上是否有凹凸，不论在凹槽的内部还是外部，更是无关于凹槽部分的深度，并在蚀刻处理时能够实现均匀的蚀刻速率。同时，该硅质膜在凹槽内无孔隙和裂纹。即，当该硅质膜应用于半导体元件时，不会导致性能变差，并具有优异的机械强度。而且在该硅质膜中，可以在较低温度下进行热处理，因此该硅质膜还适用于制备近年来受高温处理问题(例如由于硅衬底的氧化或晶体结构中的变化，该高温处理损害了器件的性能)困扰的电子器件。
附图说明
图1是根据本发明制造的沟式隔离结构的截面图。
图2所示为实施例中沟式隔离结构的截面图(蚀刻前)。
图3所示为实施例中沟式隔离结构的截面图(蚀刻后)。
图4所示为实施例中沟式隔离结构的截面图(蚀刻后)。
参考标记的说明
1：硅衬底；2：氮化硅膜；3：绝缘膜；4：聚硅氮烷涂覆膜5：带有包括绝缘膜的凹槽的衬底；6：硅质膜
具体实施方式
硅质膜的制备方法
本发明硅质膜的制备方法能够在具有凹凸的硅衬底上形成无孔隙的膜质均匀的薄膜。因此该硅质膜可以被形成为平坦化绝缘膜(镀金属前(premetal)绝缘膜)，用于电子器件中的晶体管元件或电容器元件。另外，硅质膜可以形成在有槽的硅衬底上以填充该槽，从而形成沟式隔离结构。本发明将基于形成沟式隔离结构的方法作详细说明。
本发明的制备硅质膜的方法中，根据如下步骤进行处理以形成沟式隔离结构：
在具有凹凸的硅衬底表面上形成绝缘膜的绝缘膜形成步骤，该绝缘膜的含氢量不小于9×1020atms/cm3，由二次离子质谱法测量(下称＂SIMS分析＂)。
在该衬底上涂覆含聚硅氮烷化合物的组合物的涂覆步骤；和
加热涂覆的衬底将该聚硅氮烷化合物转化成二氧化硅膜的固化步骤。
(A)绝缘膜形成步骤
在本发明的方法中，在绝缘膜形成步骤之前，提供具有凹凸的硅衬底。特别地，当形成沟式隔离结构时，提供具有所需凹槽图形的硅衬底。在形成凹槽时，可以使用任何所需方法，其例子也在专利文献1或2中有所描述。更具体的方法如下。
首先在硅衬底表面上形成二氧化硅膜，例如通过热氧化法。二氧化硅膜的厚度通常为5～30nm。
如果需要的话，在形成的二氧化硅膜上形成氮化硅膜，例如通过低压CVD法。该氮化硅膜在蚀刻步骤中用作掩模，这将在后面描述，或者是在抛光步骤中作为终止层，这将在后面描述。氮化硅的厚度通常为100～400nm。
在形成的二氧化硅膜或氮化硅膜上涂覆光致抗蚀剂。如果需要的话，在光致抗蚀剂膜干燥或固化后，将光致抗蚀剂膜以所需的图形曝光，显影形成图形。可以任何所需的方法进行曝光，例如掩模曝光或扫描曝光。光致抗蚀剂也可以是所需的任何一种，例如从图形分辨率的角度。
使用形成的光致抗蚀剂膜作为掩模依次蚀刻氮化硅膜和氮化硅膜下面的二氧化硅膜。根据该方法，在氮化硅膜和二氧化硅膜中形成所需的图形。
通过使用有图形的氮化硅膜和二氧化硅膜作为掩模将硅衬底干蚀刻形成沟式隔离槽。
沟式隔离槽的宽度由光致抗蚀剂膜曝光的图形确定。半导体元件中沟式隔离槽的宽度通常为0.02～10μm，优选0.05～5μm，深度为200～1000nm，优选300～700nm，虽然宽度和深度可以根据设计的半导体元件变化。与传统形成沟式隔离结构的方法相比，本发明的方法能够实现以较窄的方式均匀埋置于较深的部分，因此适于形成较窄和较深的沟式隔离结构。
在其上形成有凹槽的衬底表面上再形成绝缘膜。该绝缘膜连续覆盖包括凹槽内部的衬底表面。本发明中，绝缘膜的氢含量不小于9×1020atms/cm3，优选不小于1×1021atms/cm3，由SIMS分析测量。当含氢量低于上述范围的下限时，如下所述，氢原子不会迁移至聚硅氮烷涂覆膜中，因此得不到本发明的效果。含氢量高的绝缘膜可以通过所需的任何方法形成，优选通过等离子体化学气相沉积形成绝缘膜。特别地，优选使用有机硅烷化合物例如四乙氧基硅烷(下称＂TEOS＂)通过等离子体化学气相沉积形成的二氧化硅膜和通过等离子体化学气相沉积形成的氮化硅膜。特别地，由等离子体化学气相沉积形成的绝缘膜包含非化学计量(即过量)的氢，因此含氢量不可能达到0。另一方面，例如通过涂覆水溶液状的含硅组合物或类似物并将涂层加热形成的绝缘膜由于高温处理而含氢量极低，因此该方法中难以制备本发明所述含氢量的绝缘膜。当本发明绝缘膜的含氢量在上述范围时，可以达到本发明的效果，因此绝缘膜的形成方法没有特别限定。即使形成的绝缘膜具有令人满意的高含氢量，在绝缘膜之上的聚硅氮烷涂覆膜形成之后固化之前，氢的释放也不可能达到本发明的效果。在后面将作详细说明。例如当使用TEOS由等离子体化学气相沉积法形成的二氧化硅膜在高温下进行退火时，多数情况下氢从绝缘膜中不利地释放出来。因此在形成聚硅氮烷涂覆膜之前将绝缘膜热处理是不可取的。如果退火处理是必需的话，退火处理温度的上限通常比绝缘膜形成的温度要高100℃。
测量绝缘膜中含氢量的SIMS分析在如下条件下进行。
测量装置：6600，Physical Electronics，Inc.制造
初级离子种类：Cs
初级加速电压：5.0kV
检测区域：120μm×192μm
只要不影响本发明的效果，绝缘膜可以是任何所需厚度。通常，绝缘膜的厚度为1～100nm，优选2～20nm。
(B)涂覆步骤
在上述绝缘膜形成步骤的绝缘膜中形成有凹槽的硅衬底上形成含聚硅氮烷化合物的组合物的涂覆膜，该组合物是用于硅质膜的原料。
本发明方法中使用的聚硅氮烷化合物没有特别限制，在上述专利文献1或2中所述的聚硅氮烷化合物都可以使用。以下将描述一种用于制备本发明所用聚硅氮烷组合物的方法的一个例子。
向调节至-20～20℃范围的脱水吡啶中，边搅拌边加入纯度不小于99％的二氯硅烷。
然后将温度调节至-20～20℃，边搅拌边向该体系中加入纯度不小于99％的氨。在反应溶液中产生粗聚硅氮烷和副产物氯化铵。
通过过滤除去反应产生的氯化铵。
将滤液加热到30～150℃，同时除去残余的氨，聚硅氮烷的分子量调节至重均分子量为1500～15000。
将有机溶剂加热到30～50℃，在不超过50mmHg的压力下进行真空蒸馏以除去残余的吡啶。在此所用的有机溶剂包括：(i)芳香化合物，例如苯、甲苯、二甲苯、乙苯、二乙苯、三甲苯、三乙苯和十氢化萘，(ii)链饱和烃，例如正戊烷、异戊烷、正己烷、异己烷、正庚烷、异庚烷、正辛烷、异辛烷、正壬烷、异壬烷、正癸烷和异癸烷，(iii)环状饱和烃，例如环己烷、乙基环己烷、甲基环己烷和对薄荷烷，(iv)环状不饱和烃，例如环己烯和二戊烯(柠檬烯)，(v)醚类，例如二丙基醚、二丁基醚和苯甲醚，(vi)酯类，例如乙酸正丁酯、乙酸异丁酯、乙酸正戊酯和乙酸异戊酯，以及(vii)酮类，例如甲基异丁基酮。
通过真空蒸馏除去吡啶，同时除去有机溶剂以将聚硅氮烷的浓度调节至通常为5～30wt％的范围内。
将聚硅氮烷组合物循环并用孔径不超过0.1μm的过滤器过滤，以将粒径不小于0.2μm的粗颗粒数量降低到不超过50/cc。
上述制备聚硅氮烷组合物的方法是本发明使用的一种制备方法，但制备方法不仅仅局限于此方法。还可以采用如下的方法：得到固体聚硅氮烷，使用时将其溶解或分散于上述适当溶剂中，浓度一般为5～30wt％。根据例如最后形成的聚硅氮烷涂覆膜的厚度，可以适当调节溶液的浓度。
制备的聚硅氮烷组合物可以用所需的任何方法涂覆在衬底上，该方法的具体例子包括旋涂、帘膜式涂布、蘸涂以及其它涂覆方法。其中例如从提供均匀涂覆膜面的角度，特别优选旋涂。
同时从实现沟槽埋置性能和涂覆聚硅氮烷组合物之后聚硅氮烷涂覆膜表面的平整性的角度，聚硅氮烷涂覆膜的厚度通常为10～1000nm，优选50～800nm。
涂覆条件可以根据例如聚硅氮烷组合物的浓度、溶剂或涂覆方法而变化。旋涂的条件将作为涂覆条件的例子在下面进行说明。
近年来为了提高生产率，在许多情况下，元件形成在大的衬底上。当欲在尺寸不小于8英寸的硅衬底上形成均匀的聚硅氮烷涂覆膜时，组合使用多个步骤的旋涂是有效的。
将聚硅氮烷组合物滴在硅衬底的中心部位或者是包括中心部位的几个位置上，从而在整个衬底表面形成均匀的涂覆膜，滴加量一般为0.5～20cc每个硅衬底片。
然后以较低旋转速度旋转该衬底一段较短时间，例如旋转速度为50～500rpm，时间是0.5～10秒，以将滴加的聚硅氮烷溶液分布在硅衬底的整个表面上(预旋转)。
然后将该衬底以较高的旋转速度旋转，例如旋转速度为500～4500rpm，时间为0.5～800秒，以使涂覆膜达到所需厚度(主旋转)。
再将衬底以比主旋转速度高至少500rpm的速度进行旋转，例如旋转速度为1000～5000rpm，时间为5～300秒，以减少聚硅氮烷涂覆膜在硅衬底周边部上的突起，并通过尽可能地干燥以除去聚硅氮烷涂覆膜中的溶剂(终旋转)。
这些涂覆条件可以适当地被调节，例如根据所用衬底尺寸和半导体元件的预期性能。
(C)固化步骤
涂覆聚硅氮烷组合物之后，如果需要的话，将涂覆的衬底进行预烘干步骤(这将在后面描述)，并将整个衬底加热以将聚硅氮烷涂覆膜转化成硅质膜，从而固化涂层。例如在固化箱中加热整个衬底是常用手段。
固化优选在含水汽的不活泼气体或氧气氛中使用固化箱或电热板进行。水汽对于将聚硅氮烷令人满意地转化成硅质膜(即二氧化硅)很重要。水汽浓度优选不小于30％，更优选不小于50％，优选不小于70％。特别地，水汽浓度不小于80％的优点在于：聚硅氮烷向硅质膜的转化容易进行，减少了缺陷例如孔隙，从而改善了硅质膜的性能。当环境气体是不活泼气体时，例如氮、氩或氦是有用的。
固化温度根据所用聚硅氮烷化合物的类型和步骤的组合而变化(这将在后面说明)。但有一种趋势是：聚硅氮烷化合物向硅质膜的转化速度随着温度的提高而升高。还有一种趋势是：由硅衬底氧化或晶体结构变化对设备性能产生的不利影响随着温度的降低而减少。从上述观点来看，本发明的方法中，在一个步骤中进行加热，例如在温度为400℃～1200℃，优选500℃～1000℃。本发明中，由于能够释放氢的绝缘膜的存在，该涂层可以在较低温度下通过热处理被令人满意的固化。从对设备性能影响的角度来看，优选在较低的温度下进行固化。在此情形中，通常以1～100℃/min的升温速度将温度升高到目标温度，达到目标温度后的固化时间通常为1分钟～10小时，优选15分钟～3小时。如果需要的话，固化温度或固化环境的组成也可以逐步变化。本发明中，由于能够释放氢的绝缘膜的存在，在较低温度下通过热处理可以实现令人满意的固化。从对设备性能影响的角度来看，在较低温度下的固化是优选的。
加热时，聚硅氮烷化合物转化成构成硅质膜的二氧化硅。在本发明的方法中，发现氢从含氢绝缘膜迁移到聚硅氮烷涂覆膜。我们认为：氢向聚硅氮烷膜迁移时，聚硅氮烷化合物转化成二氧化硅的反应均匀进行。因此当使用含氢量为0或基本为0的绝缘膜时，不可能达到本发明的效果。
本发明形成沟式隔离结构的方法应包括上述步骤(A)～(C)。如果需要的话，也可以有其它步骤与上述步骤组合实施。下面将说明可以与步骤(A)～(C)组合实施的步骤。
(a)预烘烤步骤
固化步骤前，预烘烤涂覆有聚硅氮烷溶液的衬底。该步骤用来完全除去聚硅氮烷涂覆膜中包含的溶剂，并预固化聚硅氮烷涂覆膜。特别地，在使用聚硅氮烷形成沟式隔离结构的本发明方法中，预烘烤处理能够提高硅质膜的致密性，因此优选预烘烤步骤是附加的与上述步骤组合使用的步骤。
在传统的预烘烤步骤中，采用基本在恒温进行加热的方法。在该方法中，涂覆膜在固化时收缩，不利的是，沟式隔离结构的凹槽部分凹陷下去，或者在凹槽内产生孔隙。
在本发明的方法中，当进行预烘烤处理时，优选调节预烘烤步骤中的温度，并且在随时间变化升高温度时进行预烘烤。该情形中，预烘烤步骤中的温度通常为50℃～400℃，优选100℃～300℃。预烘烤步骤所需的时间通常为10秒～30分钟，优选30秒～10分钟。
预烘烤步骤中随时间变化升高温度的方法包括：放置衬底的环境温度逐步升高的方法，或者是单调升温的方法。从在膜中除去溶剂的角度考虑，预烘烤步骤中最高预烘烤温度通常高于聚硅氮烷溶液中所用溶剂的沸点。
在预烘烤步骤逐步升温的方法中，例如重复如下流程：将衬底温度在特定的给定温度保持一定的时间，然后将衬底在比该特定的给定温度高的给定温度下保持一定的时间，例如该流程的组成为：将衬底在温度T1下保持几分钟，然后将衬底在比温度T1高的温度T2下保持几分钟。温度保持阶段之间的温度差异通常为30～150℃，对于衬底在每个给定温度的保持时间通常为10秒～3分钟。在该条件下进行的预烘烤可以显著提高本发明的效果。
例如，当以两段温度进行预烘烤时，第一段的预烘烤温度优选在(1/4)A～(3/4)A(℃)的范围内，其中A(℃)是第二段的预烘烤温度(最高预烘烤温度)。
例如，当以三段温度进行预烘烤时，第一段预烘烤温度和第二段预烘烤温度优选分别在(1/4)A～(5/8)A(℃)和(5/8)A～(7/8)A(℃)的范围内，其中A(℃)是第三段的预烘烤温度(最高预烘烤温度)。
例如当在聚硅氮烷溶液中使用沸点为约150℃的溶剂如二甲苯时，最高预烘烤温度为200℃，(a)在以两段温度进行预烘烤的情形中，第一段预烘烤的温度优选为50～150℃，(b)在以三段温度进行预烘烤的情形中，优选第一段的预烘烤温度为50～125℃，第二段的预烘烤温度为125～175℃。
具体地，同样在逐步升温的方法中，从整个预烘烤步骤来看，进行多段的温度设定，使得温度逐渐上升达到目标温度。
在单调升温的方法中，一个时间点的温度应至少比前一时间点高0℃。某一时间点与该时间点之前的任何时间点的温度差可以是0，但不应该是负数。换句话说，当预烘烤温度相对时间作图时，温度曲线的斜率不应是负数。将衬底温度升高，使加热速率一般为0～500℃/min，优选10～300℃/min。加热速率越高，缩短流程时间的程度越高。从凹槽结构内除去存在的溶剂和使聚硅氮烷令人满意地聚合的角度考虑，优选低的加热速率。
本发明中，表述“调节温度，使得预烘烤步骤中的温度随时间变化而升高”不包括的情形是，例如低温衬底被传递到高温条件下，温度快速升高使得衬底温度与环境温度相同，接着进行衬底的预烘烤步骤，同时保持该温度。在此种情形中，衬底的温度随时间变化而升高，但温度的升高不是受控制的。在上述情形中，多数情况下不可能达到本发明的效果。
预烘烤步骤中调节温度的目的在于防止预烘烤步骤中涂覆膜的快速升温，从而以比预烘烤常用的一步加热法更低的升温速率提高衬底温度。还不能够说明由本发明方法导致凹槽内孔隙减少的原因，但认为在于：衬底快速升温时，在从沟式隔离槽内完全除去溶剂之前，衬底表面被不利地过度固化，溶剂蒸气保留在凹槽内。本发明通过调节预烘烤步骤中的温度而解决了上述问题。
在本发明的方法中，当预烘烤步骤与上述步骤组合实施时，在衬底温度下降前，通过预烘烤已升温到高温的衬底优选进行固化步骤，优选进行固化的衬底温度为50℃或更高至最高的预烘烤温度或更低。当在衬底温度下降前进行固化步骤时，再次升温所需的能量和时间都可以节省。
(b)抛光步骤
固化之后，优选除去固化的二氧化硅膜的不必要部分。为此目的，首先通过抛光除去衬底表面上的聚硅氮烷涂覆膜。该步是抛光步骤。抛光步骤可以在固化处理之后进行。另外，当与上述步骤组合实施附加的预烘烤步骤时，抛光步骤可以在预烘烤之后立即进行。
通过化学机械抛光法(下称“CMP”)进行抛光。通过CMP的抛光可以用传统抛光剂和抛光装置进行。具体地，市售常规CMP装置可以用作抛光装置，它可以使用例如含如二氧化硅、氧化铝或二氧化铈的研磨剂和分散于其中的非强制性选择的其它添加剂的水溶液。
(c)蚀刻步骤
在上述抛光步骤中，衬底表面上的大多数聚硅氮烷衍生的硅质膜被除去。为了除去残留的硅质膜，优选进一步进行蚀刻处理。蚀刻处理中常用蚀刻液。对蚀刻液没有特别限定，只要能够除去硅质膜即可。通常，使用含氟化铵的氢氟酸水溶液。水溶液中氟化铵的浓度优选不小于5％，更优选不小于30％。
由传统方法形成的沟式隔离结构中，在一些情况下，凹槽内硅质膜的品质与凹槽外硅质膜的品质不同。由于该缺点，在一些情况中，通过抛光或蚀刻对衬底进行处理时，例如凹槽部分凹陷导致最后产品质量变差。与之对比，在本发明方法形成的沟式隔离结构中，膜质是均匀的，因此可以制备具有所需性能的制品。
带有硅质膜的衬底
以沟式隔离结构形成方法为例，通过上述硅质膜的制备方法制备出了本发明带有硅质膜的衬底。在该带有硅质膜的衬底中，整个硅质膜上的品质都是均匀的，因此机械强度也是均匀的。而且，即使进行蚀刻或抛光，也能够保持均匀性和平整性，因此可以制得极好的成品。
实施例1
参考如下实施例连同附图1更详细地说明本发明，该实施例揭示了用于埋置元件隔离槽STI(浅沟隔离)结构的预期技术。
首先提供用于评价图1所示构造的带槽样品。通过在硅衬底1的上表面沉积厚度达150nm的氮化硅(SiN)膜2，然后通过光刻法和干蚀刻而形成带槽样品(图中示出了五个凹槽)。在该例子中，对于所有的这五个凹槽，宽度例如为80nm～400nm，深度例如为450nm(硅衬底部分的深度为300nm)。
使用TEOS作为硅源，通过等离子体化学气相沉积(等离子体TEOS)将20nm厚的二氧化硅膜3沉积在具有上述结构的带槽样品上。
使用上述等离子体TEOS技术在如下成膜条件下形成二氧化硅膜3。TEOS/O2气流速度和源功率/偏置功率：TEOS/O2＝55/110sccm，SRF/BRF＝4400/2600W，衬底温度＝350℃。
SIMS分析和TDS测量显示等离子体TEOS膜包含过量的氢。具体地，根据SIMS分析，膜的含氢量约为2×1021atms/cm3，根据TDS分析，确认氢在温度约350℃时从真空中的膜释放，表明该膜含有氢。
然后制备聚硅氮烷溶液。将气体输入管、机械搅拌器和杜瓦冷凝器安装在内部容积为2升的四颈烧瓶上作为反应器。反应器中的空气用干燥的氮取代。然后向四颈烧瓶中加入干燥的吡啶(1500ml)，烧瓶在油浴上保持在20℃。随后加入二氯硅烷(100g)时，产生白色固体加合物(SiH2Cl2·2C5H5N)。用冰冷却反应混合物，边搅拌边向反应混合物中逐渐吹入70g的氨。随后，向液相中吹入30分钟的干燥氮以除去过量的氨。在干燥氮气氛中通过布式漏斗在减压下过滤制得的产物，得到1200ml的过滤液。通过用蒸发器蒸发除去吡啶，得到45g的全氢聚硅氮烷。
将该全氢聚硅氮烷溶解于二丁基醚中，经分子筛完全干燥，得到浓度为20％的溶液。然后通过孔径为50nm的PTFE过滤器过滤溶液，得到聚硅氮烷溶液。
将得到的聚硅氮烷溶液旋涂以形成聚硅氮烷涂覆膜4。以2000rpm/30秒的主旋转速度进行旋涂。
将形成的聚硅氮烷涂覆膜4置于含水汽的氧化气氛中用于热处理。具体地，该聚硅氮烷涂覆膜4在400℃的H2O气氛(H2O浓度：50％，载气：氧气)中进行热处理30分钟，然后在700℃的N2气氛中热处理30分钟。热处理在氧化炉VF-1000(由KOYOTHERMO SYSTEMS CO.，LTD.制造)中进行。
于是形成具有如图1所示构造的样品。
实施例2
以与实施例1相同的方法制备样品，不同之处在于用等离子体化学气相沉积(PE-CVD)沉积20nm厚的氮化硅膜来代替图1所示的等离子体TEOS膜。
通过上述PE-CVD在如下成膜条件下形成氮化硅膜3。SiH4/NH3气体流速和源功率/偏置功率：SiH4/NH3＝55/110sccm，SRF/BRF＝4400/2600W，衬底温度＝400℃。
SIMS分析和TDS测量显示等离子体PE-CVD膜包含过量的氢。具体地，根据SIMS分析，膜的含氢量约为1×1021atms/cm3，根据TDS分析，确认氢在温度约350℃时从真空中的膜释放，表明该膜含有氢。
使用聚硅氮烷溶液的成膜和热处理以与实施例1相同的方式进行。
对比例1
以与实施例1相同的方式制备样品，不同之处在于用低压CVD(LP-CVD氮化硅膜)沉积20nm厚的氮化硅膜代替图1所示的等离子体TEOS膜。
使用上述LP-CVD技术在如下成膜条件下形成氮化硅膜3(绝缘膜)。SiH4/NH3气体流速：SiH4/NH3＝55/110sccm，衬底温度＝700℃。
通过将固体等离子体TEOS膜进行SIMS分析和TDS分析，发现LP-CVD氮化硅膜的品质良好，含氢量低。SIMS分析表明膜的含氢量约为1×1020atms/cm3，TDS分析表明：除了释放吸附的水外，甚至在温度高达700℃的真空中都没有观察到气体释放，表明该膜不含有任何可释放的氢。
使用聚硅氮烷溶液的成膜和热处理以与实施例1相同的条件进行。
对比例2
以与实施例1相同的方式通过等离子体TEOS沉积20nm厚的二氧化硅膜3。将所得到的样品在700℃的氮气氛中进行一次退火处理。通过将该固体等离子体TEOS膜进行SIMS分析和TDS分析发现，该退火处理过的等离子体TEOS膜的含氢量低。SIMS分析显示膜的含氢量约为8×1020atms/cm3，TDS分析显示：除了释放吸附的水外，即使在温度高达700℃的真空中也没有观察到气体释放，表明该膜不含有任何可释放的氢。
我们认为：在等离子体TEOS膜形成过程中膜包含的大量氢通过退火处理被释放。在与实施例1相同的条件下使用聚硅氮烷溶液成膜并进行热处理。
随后对于上述的四个样品，测量折射率，结果如下：
实施例     11.447
实施例     21.448
对比例     11.445
参考例     11.444
上述结果显示，对于所有样品，聚硅氮烷涂覆膜4是二氧化硅膜。
实施例3
以与实施例1相同的方法制备样品，不同之处在于使用SiH4和O2作为气体源通过等离子体化学气相沉积法沉积20nm厚的二氧化硅膜来代替图1所示的等离子体TEOS膜。
在如下成膜条件下形成二氧化硅膜3。SiH4/O2气体流速和源功率/偏置功率：SiH4/O2＝50/100sccm，SRF/BRF＝4500/3000W，衬底温度＝250℃。
SIMS分析和TDS测量显示二氧化硅膜包含过量的氢。具体地，根据SIMS分析，膜的含氢量约为1.5×1021atms/cm3。
使用聚硅氮烷溶液的成膜和热处理以与实施例1相同的方式进行。
实施例4
以与实施例1相同的方式制备样品，不同之处在于使用SiH4和O2作为气体源通过低压化学气相沉积法沉积20nm厚的二氧化硅膜来代替图1所示的等离子体TEOS膜。
在如下成膜条件下形成二氧化硅膜3。SiH4/O2气体流速：SiH4/O2＝50/100sccm，衬底温度＝700℃，压力＝1Torr。
SIMS分析和TDS测量显示二氧化硅膜包含过量的氢。具体地，根据SIMS分析，膜的含氢量约为1.1×1021atms/cm3。
使用聚硅氮烷溶液的成膜和热处理以与实施例1相同的方式进行。
实施例5
以与实施例1相同的方式制备样品，不同之处在于使用TEOS和O2作为气体源通过低压化学气相沉积法沉积20nm厚的二氧化硅膜来代替实施例1所述的等离子体TEOS膜。
在如下成膜条件下形成二氧化硅膜3。TEOS/O2气体流速：TEOS/O2＝50/100sccm，衬底温度＝700℃，压力＝1Torr。
SIMS分析和TDS测量显示二氧化硅膜包含过量的氢。具体地，根据SIMS分析，膜的含氢量约为1.2×1021atms/cm3。
使用聚硅氮烷溶液的成膜和热处理以与实施例1相同的方式进行。
实施例6
以与实施例1相同的方式制备样品，不同之处在于使用SiH4和N2O作为气体源通过快速热沉积法沉积20nm厚的二氧化硅膜来代替实施例1所示的等离子体TEOS膜。
在如下成膜条件下形成二氧化硅膜3。SiH4/N2O气体流速：SiH4/N2O＝10/250sccm，衬底温度＝800℃。
SIMS分析和TDS测量显示二氧化硅膜包含过量的氢。具体地，根据SIMS分析，膜的含氢量约为1.2×1021atms/cm3。
使用聚硅氮烷溶液的成膜和热处理以与实施例1相同的方式进行。
(测量沟深处的膜品质)
首先，沿垂直于凹槽长度方向的方向切割衬底，在SEM(型号S-4600，Hitachi，Ltd.制造)下以100,000倍的放大倍数从垂直于截面的方向观察凹槽部分的截面，来测量从包括绝缘膜的带槽衬底5到硅质膜6表面的长度(a)，如图2所示(蚀刻前)。
接着，将在垂直于凹槽长度方向的方向进行切割的衬底浸入20℃的含0.5wt％氢氟酸和5wt％氟化铵的水溶液中1分钟，用纯净水彻底洗涤，然后干燥。首先用上述SEM以100,000倍的放大倍数从垂直于截面的方向观察凹槽的截面，测量图3所示(蚀刻1之后)的长度(b)，即从包括绝缘膜的带槽衬底5到硅质膜6表面的厚度。
随后同样地，在截面的槽部分，从垂直于截面的方向并以与样品呈30度的仰角用上述SEM以200,000倍的放大倍数观察凹槽最深处并拍照，从相片中的长度通过三角学计算蚀刻长度(c)。见图4(蚀刻2之后)
凹槽最深处的蚀刻长度(c)根据凹槽的宽度(纵横比)而变化。由此，测量四种宽度(80nm、100nm、200nm和400nm)凹槽的蚀刻长度(c)。
使用得到的数据(a)、(b)和(c)，通过如下计算确定细小凹槽内部的蚀刻速率(A)和凹槽外部的蚀刻速率(B)。
(A)＝(c)
(B)＝(a)-(b)
关于蚀刻后界面的状态，使用SEM相片评价图4所示的凹槽内部和斜线部分(蚀刻2之后)是否平滑。由于蚀刻界面的状态根据凹槽的宽度(纵横比)而变化，评价四种宽度(80nm、100nm、200nm和400nm)的凹槽中每一种的界面状态。
上述方法得到的测量结果如下表1所示。
进而，对于实施例1和2以及对比例1和2的样品，在聚硅氮烷成膜和热处理之后，用SIMS再次检测元件厚度方向的形状。结果确认：在实施例1和2中(包含过量的氢)，氢从绝缘膜3迁移至聚硅氮烷涂覆膜4。例如，对于实施例1的样品，含氢量从2×1021atms/cm3变为6×1020atms/cm3。还发现氮从聚硅氮烷涂覆膜4迁移到绝缘膜3(包含过量的氢)。例如含氮量从1×1018atms/cm3变为1×1020atms/cm3。
另一方面，对比例1和2中，既没有发生氢的迁移也没发生氮的迁移。而且在深度方向的蚀刻性能分布大。因此认为：在热处理聚硅氮烷过程中，过量氢从P-TEOS或PE-CVD氮化硅膜的释放和迁移，和/或氮从聚硅氮烷向P-TEOS或PE-CVD的释放和迁移，对于聚硅氮烷涂覆膜4向均匀的氧化膜转化都是有用的。
[表1]
表1-1：蚀刻速率的评价
Figure A200780001888D00221
*B：凹槽外部的蚀刻速率
A/B：凹槽内部的蚀刻速率/凹槽外部的蚀刻速率
表1-2：蚀刻界面的评价
 
80nm 100nm 200nm 400nm
实施例1 平滑 平滑 平滑 平滑
实施例2 平滑 平滑 平滑 平滑
对比例1 有孔隙 有孔隙 平滑 平滑
对比例2 有孔隙 有孔隙 平滑 平滑
实施例3 平滑 平滑 平滑 平滑
实施例4 平滑 平滑 平滑 平滑
实施例5 平滑 平滑 平滑 平滑
实施例6 平滑 平滑 平滑 平滑

Claims (8)

1.一种制备硅质膜的方法，包括：
在具有凹凸的硅衬底表面上形成绝缘膜的绝缘膜形成步骤，该绝缘膜的含氢量不小于9×1020atms/cm3，由二级离子质谱法测量；
在该衬底上涂覆含聚硅氮烷化合物的组合物的涂覆步骤；和
加热涂覆的衬底以将该聚硅氮烷化合物转化成二氧化硅膜的固化步骤。
2.根据权利要求1的方法，其中该绝缘膜是使用四乙氧基硅烷由等离子体化学气相沉积形成的二氧化硅膜。
3.根据权利要求1的方法，其中该绝缘膜是由等离子体化学气相沉积形成的氮化硅膜。
4.根据权利要求1～3中任一项的方法，其中该加热处理在水汽浓度不小于1％的不活泼气体或氧气氛中进行。
5.根据权利要求1～4中任一项的方法，其中加热处理时的加热温度为400℃或更高且为1200℃或更低。
6.根据权利要求1～5中任一项的方法，其中该绝缘膜的厚度为1～100nm。
7.一种形成沟式隔离结构的方法，包括：提供具有凹凸的硅衬底作为用于形成沟式隔离结构的有槽衬底，并且使用权利要求1～6中任一项的方法将该槽埋置。
8.一种带有硅质膜的衬底，包含由权利要求1的方法形成的硅质膜。
CN2007800018889A 2006-01-18 2007-01-17 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底 Active CN101366103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP010328/2006 2006-01-18
JP2006010328 2006-01-18
PCT/JP2007/050577 WO2007083654A1 (ja) 2006-01-18 2007-01-17 シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板

Publications (2)

Publication Number Publication Date
CN101366103A true CN101366103A (zh) 2009-02-11
CN101366103B CN101366103B (zh) 2010-06-02

Family

ID=38287605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800018889A Active CN101366103B (zh) 2006-01-18 2007-01-17 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底

Country Status (7)

Country Link
US (1) US20090278223A1 (zh)
EP (1) EP1978548B1 (zh)
JP (1) JP4982659B2 (zh)
KR (1) KR101352816B1 (zh)
CN (1) CN101366103B (zh)
TW (1) TWI389250B (zh)
WO (1) WO2007083654A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531522A (zh) * 2013-10-30 2014-01-22 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN104798176A (zh) * 2012-11-22 2015-07-22 信越化学工业株式会社 复合基板的制造方法和复合基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
JP2012142528A (ja) * 2011-01-06 2012-07-26 Elpida Memory Inc 半導体装置の製造方法
US8445078B2 (en) * 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
JP2012137778A (ja) * 2012-03-19 2012-07-19 Az Electronic Materials Ip Ltd ケイ素含有微細パターン形成用組成物
KR101361454B1 (ko) * 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
KR101825546B1 (ko) 2014-05-26 2018-02-05 제일모직 주식회사 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
CN104393119A (zh) * 2014-12-12 2015-03-04 广东生益科技股份有限公司 一种在太阳能光伏背板表面设置二氧化硅涂层的方法
CN104451611B (zh) * 2014-12-12 2017-11-03 广东生益科技股份有限公司 一种具有二氧化硅膜层的离型膜及其制备方法
JP6671864B2 (ja) 2015-05-18 2020-03-25 キヤノン株式会社 撮像装置の製造方法および撮像装置
JP2016219550A (ja) 2015-05-18 2016-12-22 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
EP3113224B1 (en) 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
KR102066271B1 (ko) * 2017-04-18 2020-01-14 단국대학교 천안캠퍼스 산학협력단 정전척 실링방법
KR102255103B1 (ko) * 2017-12-26 2021-05-21 삼성에스디아이 주식회사 실리카 막 제조방법, 실리카 막 및 전자소자
KR102021571B1 (ko) * 2018-05-14 2019-09-16 재단법인대구경북과학기술원 산소 제거를 위한 전처리를 수행한 유연 기판을 포함하는 유연 박막 태양전지 및 이의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3696939B2 (ja) * 1995-08-11 2005-09-21 東京応化工業株式会社 シリカ系被膜の形成方法
JPH1079382A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd Ｓｉ−Ｆ結合を有するＳｉＯ２膜の成膜方法および半導体装置
JP3226021B2 (ja) * 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP4594648B2 (ja) * 2004-05-26 2010-12-08 株式会社東芝 半導体装置およびその製造方法
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
JP4607613B2 (ja) * 2005-02-09 2011-01-05 株式会社東芝 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798176A (zh) * 2012-11-22 2015-07-22 信越化学工业株式会社 复合基板的制造方法和复合基板
US9613849B2 (en) 2012-11-22 2017-04-04 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method, and composite substrate
TWI627657B (zh) * 2012-11-22 2018-06-21 信越化學工業股份有限公司 Composite substrate manufacturing method and composite substrate
CN103531522A (zh) * 2013-10-30 2014-01-22 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN103531522B (zh) * 2013-10-30 2016-08-17 上海华力微电子有限公司 浅沟槽隔离结构制备方法

Also Published As

Publication number Publication date
WO2007083654A1 (ja) 2007-07-26
EP1978548A4 (en) 2011-11-23
TWI389250B (zh) 2013-03-11
EP1978548A1 (en) 2008-10-08
CN101366103B (zh) 2010-06-02
KR20080094055A (ko) 2008-10-22
JP4982659B2 (ja) 2012-07-25
US20090278223A1 (en) 2009-11-12
EP1978548B1 (en) 2013-09-11
KR101352816B1 (ko) 2014-01-20
WO2007083654A8 (ja) 2008-03-27
TW200739804A (en) 2007-10-16
JPWO2007083654A1 (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
CN101366103B (zh) 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
EP1292973B1 (en) Method to restore hydrophobicity in dielectric films and materials
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
TWI601764B (zh) 全氫聚矽氮烷、及含其之組成物、以及使用其之矽石質膜之形成方法
KR101412453B1 (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
KR102388290B1 (ko) 패턴 형성 방법
CN1965402A (zh) 用于形成沟槽隔离结构的方法
CN103189972B (zh) 隔离结构的形成方法
KR101825546B1 (ko) 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
JP2004292304A (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
EP1652890B1 (en) Phosphorus-containing silazane composition, phosphorus-containing siliceous film, phosphorus-containing siliceous filler, method for producing phosphorus-containing siliceous film, and semiconductor device
EP4222192A1 (en) Polysilazane, siliceous film-forming composition comprising the same, and method for producing siliceous film using the same
TWI723234B (zh) 矽氧氮烷化合物、及含其之組成物、以及使用其之二氧化矽質膜之形成方法
CN115989281A (zh) 聚硅氮烷、含有它的硅质膜形成用组合物以及使用它制造硅质膜的方法
CN101512737A (zh) 硅质薄膜形成用组合物及应用所述组合物的硅质薄膜的形成方法
TW308709B (en) Electron-beam processed films for microelectronics structures
JP2002246383A (ja) 絶縁膜の形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Publication of corrected invention patent application

Correction item: Application Date

Correct: 20070117

False: 20060117

Number: 22

Volume: 26

CI03 Correction of invention patent

Correction item: Application Date

Correct: 20070117

False: 20060117

Number: 22

Page: The title page

Volume: 26

ERR Gazette correction

Free format text: CORRECT: APPLICATION DATE; FROM: 2006.01.17 TO: 2007.01.17

ASS Succession or assignment of patent right

Owner name: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIAL (JAPAN) CO., LTD.

Effective date: 20120517

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120517

Address after: Tokyo, Japan

Patentee after: AZ Electronic Materials (Japan) K. K.

Address before: Tokyo, Japan

Patentee before: AZ electronic materials (Japan) Co., Ltd.

ASS Succession or assignment of patent right

Owner name: MERCK PATENT GMBH

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Effective date: 20150408

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150408

Address after: Darmstadt

Patentee after: Merck Patent GmbH

Address before: Tokyo, Japan

Patentee before: AZ Electronic Materials (Japan) K. K.