KR102066271B1 - 정전척 실링방법 - Google Patents

정전척 실링방법 Download PDF

Info

Publication number
KR102066271B1
KR102066271B1 KR1020170049667A KR20170049667A KR102066271B1 KR 102066271 B1 KR102066271 B1 KR 102066271B1 KR 1020170049667 A KR1020170049667 A KR 1020170049667A KR 20170049667 A KR20170049667 A KR 20170049667A KR 102066271 B1 KR102066271 B1 KR 102066271B1
Authority
KR
South Korea
Prior art keywords
sealant
electrostatic chuck
sealing
curing
hexane
Prior art date
Application number
KR1020170049667A
Other languages
English (en)
Other versions
KR20180116857A (ko
Inventor
김우병
최재영
박현수
Original Assignee
단국대학교 천안캠퍼스 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 천안캠퍼스 산학협력단 filed Critical 단국대학교 천안캠퍼스 산학협력단
Priority to KR1020170049667A priority Critical patent/KR102066271B1/ko
Priority to PCT/KR2018/004491 priority patent/WO2018194366A1/ko
Publication of KR20180116857A publication Critical patent/KR20180116857A/ko
Application granted granted Critical
Publication of KR102066271B1 publication Critical patent/KR102066271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/10—Materials in mouldable or extrudable form for sealing or packing joints or covers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/10—Materials in mouldable or extrudable form for sealing or packing joints or covers
    • C09K3/1006—Materials in mouldable or extrudable form for sealing or packing joints or covers characterised by the chemical nature of one of its constituents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2200/00—Chemical nature of materials in mouldable or extrudable form for sealing or packing joints or covers
    • C09K2200/04—Non-macromolecular organic compounds
    • C09K2200/0494—Silicon-containing compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

실란트로 실링된 정전척 및 이의 제조방법을 제공한다. 상기 실란트는 폴리실라잔계를 함유하고 정전척의 용사층을 실링하기 위한 것이다. 또한, 상기 실란트는 저온에서도 정전척의 용사층을 실링함과 동시에 순수한 SiO2를 형성할 수 있다. 따라서, 상기 실란트로 실링된 정전척은 내산성이 우수하여 정전척의 수명연장과 더불어 내전압 및 절연저항을 포함하는 전기적 특성을 향상시킬 수 있다.

Description

정전척 실링방법{Sealing method of electrostatic chuck}
본 발명은 정전척 실링방법에 관한 것으로, 더욱 상세하게는 폴리실라잔계 실란트로 정전척 내 용사층의 기공을 실링하여 전기화학적 특성이 향상된 정전척 및 이의 제조방법에 관한 것이다.
반도체소자는 화학기상증착, 스퍼터링, 포토리소그라피, 에칭, 이온주입 등 수 많은 단위 공정들이 순차적으로 또는 반복적으로 수행되며 가공되는데, 이러한 공정을 진행하기 위해서는 웨이퍼를 챔버 내부의 웨이퍼 지지대에 고정 또는 척킹시켜서 웨이퍼를 가공한 후, 다음 단계의 가공을 위해 디척킹하는 과정을 여러 번 반복하게 된다.
정전척(ESC)은 유전물질에 따라 쿨롱힘(Coulomb Force)를 이용하는 고저항 정전척과 존슨-라벡효과(A. Jehnson & K. Rahbek's Force)에 의하여 웨이퍼를 고정시키는 저저항 정전척으로 나눌 수 있다.
특히, 반도체 제조 장치 중 웨이퍼의 정밀한 위치 고정을 위하여 정전척(Electrostatic chuck)을 사용하는 경우가 증가하고 있으며 이는 기존에 진공 흡착하거나 또는 클램프를 이용하여 이송하는 방법은 웨이퍼에 물리적인 힘을 가하게 되어 손상되거나 이물질에 의하여 오염되는 것을 방지하기 위하여 정전기력을 이용하도록 한 것이다. 이러한 정전척은 세라믹 용사코팅 타입과 세라믹 내부에 전극을 삽입하여 소결한 세라믹 플레이트 타입이 주류를 이루고 있다.
이중 세라믹 용사코팅 타입의 정전척은 알루미늄 베이스의 상부에 형성되는 세라믹 코팅층을 용사의 방법에 의하여 코팅하는 방법이다. 하지만, 어느 정도 기공이 존재하게 되며 이러한 기공을 통하여 플라즈마상의 전하들이 알루미늄 베이스나 전극층에 침투하여 세라믹 코팅층에 아킹(Acring)을 일으키게 되며 이는 세라믹 코팅층에 손상을 가져오게 되어 평탄도가 떨어지거나 가스홀이 막히는 경우가 발생하는 것이다.
따라서, 정전척의 내구성을 떨어뜨리게 되고 정전척의 수명저하를 발생시키는 점은 해결해야 할 문제점이다.
본 발명이 해결하고자 하는 제1과제는 실란트로 실링된 정전척을 제공하는데 있다.
본 발명이 해결하고자 하는 제2과제는 제1과제를 포함하는 정전척 실링방법을 제공하는데 있다.
발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 측면은, 정전척 및 상기 정전척의 용사층을 실링하기 위한 실란트, 상기 실란트는 하기 화학식 1을 포함하고, 탄소를 포함하지 않는 폴리실라잔을 함유하는 실란트로 실링된 정전척을 제공할 수 있다.
<화학식 1>
Figure 112019093000837-pat00031
상기 정전척의 용사층을 실링하기 위한 실란트는 유기용매와 화학적으로 혼합되어 정전척을 실링하면서 SiO2를 형성하는 것을 특징으로 하는 실란트로 실링된 정전척을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 일 측면은, 정전척을 실링하기 위한 실란트를 준비하는 단계, 상기 실란트는 하기 화학식 1을 포함하고, 탄소를 포함하지 않는 폴리실라잔을 함유하는 실란트이며,
<화학식 1>
Figure 112019093000837-pat00032
상기 정전척은 용사층에 기공을 갖는 정전척이고 용사층에 기공을 갖는 정전척을 테이프로 둘러 테이프 댐을 형성하는 단계, 상기 테이프 댐에 실란트를 도포하여 정전척을 실링하는 단계 및 상기 실란트를 제거하고 열처리를 통해 정전척 용사층에 실링된 실란트를 경화시켜 SiO2를 형성하는 단계를 포함하는 정전척 실링방법을 제공할 수 있다.
삭제
삭제
상기 정전척을 실링하기 위한 실란트를 준비하는 단계에서 상기 실란트는 무게비 5% 내지 30%로 유기용매와 화학적으로 혼합하여 사용하는 것을 특징으로 하는 정전척 실링방법을 포함할 수 있다.
상기 유기용매는 헥산 및 디-부틸 에테르를 포함하는 것을 특징으로 하는 정전척 실링방법을 제공할 수 있다.
상기 테이프 댐에 실란트를 도포하여 정전척을 실링하는 단계에서 상기 실란트는 8시간 이상 도포하는 것을 특징으로 하는 정전척 실링방법을 포함할 수있다.
상기 실란트를 제거하고 열처리를 통해 정전척 용사층에 실링된 실란트을 경화시켜 SiO2를 형성하는 단계에서 상기 형성된 SiO2는 유전율이 3.9인 것을 특징으로 하는 정전척 실링방법을 제공할 수 있다.
상기 실란트는 아세톤 또는 헥산으로 희석하여 경화속도를 제어할 수 있는 것을 특징으로 하는 정전척 실링방법을 포함할 수 있다.
상술한 바와 같이 본 발명에 따르면, 정전척 실링을 위해 사용된 폴리실라잔계 실란트는 경화 후 유기결합물이 잔류하지 않기 때문에 유전율 3.9인 SiO2를 형성할 수 있다.
또한, 본 발명의 정전척 실링을 위해 사용된 폴리실라잔계 실란트는 저하되는 쿨롱 힘을 방지하여 정전척의 전기적 특성을 향상시킬 수 있다.
따라서, 본 발명의 실란트는 반도체 공정의 에찬트 공정 중에 사용되는 물질에 대하여 우수한 내산성을 갖기 때문에 정전척 수명을 향상시킬 수 있다.
다만, 발명의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예 1에 따른 실란트로 정전척을 실링하는 과정을 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예 1에 따른 경화온도에 따라 변화되는 경화특성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프이다.
도 3은 본 발명의 비교예 1에 따른 경화온도에 따라 변화되는 경화특성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프이다.
도 4는 본 발명의 비교예 2에 따른 경화온도에 따라 변화되는 경화특성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프이다.
도 5는 본 발명의 실시예 1에 따른 경화 박막의 내산성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프 및 박막의 단면을 SEM 분석한 이미지이다.
도 6은 본 발명의 비교예 1에 따른 경화 박막의 내산성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프 및 박막의 단면을 SEM 분석한 이미지이다.
도 7는 본 발명의 비교예 2의 따른 경화 박막의 내산성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프 및 박막의 단면을 SEM 분석한 이미지이다.
도 8은 본 발명의 실시예 1 및 비교예들에 따른 경화 박막의 내산성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프들이다.
도 9는 본 발명의 실시예 1에 따른 실란트 도포 전에 알루미나 용사층을 분석한 SEM 이미지들이다.
도 10은 본 발명의 실시예 1 및 비교예들에 따른 실란트 도포 후 시간이 경과함에 따른 실링특성을 분석하기 위해 용사층 단면을 EDX를 통해 실리콘 원소를 맵핑한 이미지들이다.
도 11은 본 발명의 실시예 1 및 비교예들에 따른 용사층 실링 후 37wt% 염산을 이용하여 산 처리한 후 전기물성평가를 분석한 그래프들이다.
도 12는 본 발명의 실시예 1에 따른 실란트의 경화 전과 8시간 경화 후의 물질의 상태를 비교하기 위한 이미지들이다.
도 13은 본 발명의 실시예 1에 따른 실란트를 유기용매에 희석하여 도포한 후에 용사층 표면에 실링여부를 확인하기 위해 분석한 EDX이미지들이다.
도 14는 본 발명의 실시예 2에 따라 희석비율을 달리한 실란트의 박막특성을 확인하기 위해 분석한 FT-IR 그래프이다.
도 15 내지 도 20은 본 발명의 실시예 2에 따라 헥산에 희석한 실란트의내산성을 분석하기 위해 부피비 0.5% 불산용액에서 30초, 60초 및 180초동안 에칭한 후에 분석한 FT-IR 그래프이다.
도 21은 본 발명의 실시예 2에 따라 헥산에 희석한 실란트의 경화속도를관찰하기 위한 이미지들이다.
도 22는 본 발명의 실시예 2에 따라 헥산을 이용하여 16 wt%로 희석한 실란트를 도포한 시간에 따른 실링특성을 확인하기 위해 EDX를 분석하여 실리콘 원소를 맵핑 이미지들이다.
이하 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등을 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명은 실란트로 실링된 정전척 및 이의 제조방법을 제공한다. 예컨대, 정전척 실링방법은 실란트를 준비하는 단계, 용사층에 기공을 갖는 정전척을 테이프로 둘러 테이프 댐을 형성하는 단계, 상기 테이프 댐에 실란트를 도포하여 정전척을 실링하는 단계 및 상기 실란트를 제거하고 열처리를 통해 정전척 용사층에 실링된 실란트을 경화시켜 SiO2를 형성하는 단계를 포함할 수 있다.
또한, 상기 정전척을 실링하기 위한 상기 실란트는 폴리실라잔계를 함유하고 정전척의 용사층에 생긴 기공을 실링할 수 있다. 또한, 상기 실란트는 추가적인 가열 공정 없이 정전척에 실란트를 도포하는 것만으로 용사층을 실링할 수 있다. 또한, 상기 실란트는 정전척의 용사층에 기공을 실링함과 동시에 순수한 SiO2를 형성할 수 있다.
또한, 상기 실란트는 아세톤 또는 헥산으로 희석하여 경화속도를 제어하여 실링특성을 향상시킬 수 있다.
실시예 1
도 1은 본 발명의 실시예 1에 따른 실란트로 정전척을 실링하는 과정을 설명하기 위한 단면도이다.
도 1을 참조하면, 실란트에 의해 용사층에 기공을 갖는 정전척을 실링하는 과정이 개시된다.
도 1의 (a)는 용사층에 기공을 갖는 정전척을 도시화한 것이다. 도 1의 (a)의 정전척(100)은 기판(10), 용사층(20), 전극층(30), 전기커넥트(40) 및 가스 유입구로 구성될 수 있다. 또한, 상기 용사층(20)은 반복되는 정전척 사용에 따라 기공을 갖는다. 상기 용사층(20)에 발생된 기공은 정전척의 진공을 방해하고 오염을 유발할 수 있다.
따라서, 정전척(100) 내 용사층(20)에 발생된 기공을 실링하기 위한 실란트를 준비한다. 상기 실란트는 하기 화학식 1을 포함하고, 탄소를 포함하지 않는 폴리실라잔을 함유하는 실란트이다.
<화학식 1>
Figure 112019093000837-pat00033
또한, 상기 실란트는 유기용매와 혼합하여 사용할 수 있다. 예컨대, 상기 유기용매는 헥산(hexane) 및 디-부틸 에테르(di-butyl ether)를 포함할 수 있으며, 상기 실란트는 무게비 5% 내지 30%로 유기용매와 화학적으로 혼합하여 사용할 수 있다.
도 1의 (b)는 정전척(100)은 기판(10), 용사층(20), 전극층(30), 전기커넥트(40), 테이프 댐(50), 실란트(60) 및 가스 유입구로 구성될 수 있다.
또한, 상기 용사층(20)은 반복되는 정전척(100) 사용에 따라 기공을 갖는다. 상기 용사층(20)에 발생된 기공을 실링하기 위해 실란트(60)를 준비하고 정전척(100)을 테이프로 둘러 테이프 댐(50)을 형성할 수 있다. 이어서, 테이프 댐(50)이 형성된 정전척(100)에 실란트(60)를 도포하여 정전척(100)의 용사층(20)에 발생된 기공을 실링할 수 있다. 예컨대, 상기 실란트(60)는 하기 화학식 1을 포함하고, 탄소를 포함하지 않는 폴리실라잔을 함유하는 실란트(60)이다.
<화학식 1>
Figure 112019093000837-pat00034
또한, 상기 실란트(60)는 8시간 이상 도포하여 정전척(100)의 용사층(20)에 발생된 기공을 실링할 수 있다.
도 1의 (c)는 정전척(100)은 기판(10), 용사층(20), 전극층(30), 전기커넥트(40), 테이프 댐(50), 실란트(60) 및 가스 유입구로 구성될 수 있다.
또한, 상기 정전척(100)의 용사층(20)에 발생된 기공이 상기 실란트(60)에 의해 실링된 후에는 상기 정전척(100)을 열처리 하면 정전척(100)의 용사층(20)에 실링된 실란트(60)는 경화되어 SiO2를 형성할 수 있다.
도 2 내지 도 4는 본 발명의 실시예 1, 비교예 1 및 비교예 2에 따른 경화온도에 따라 변화되는 경화특성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프들이다.
도 2를 참조하면, 본 발명의 실시예 1에 따른 경화온도에 따라 변화되는 경화특성을 분석하기 위해서 도 2의 (a)는 FT-IR 분석한 그래프이며, 도 2의 (b)는 표면사진이 개시된다.
도 2의 FT-IR 분석결과 실리콘과 산소가 결합된 피크를 확인할 수 있다. 또한, 경화온도가 상승하여도 실리콘과 산소가 결합된 피크가 유지되는 것으로 보아 실링 후에 SiO2가 정전척 용사층 표면에 존재한다는 것을 확인할 수 있다.
도 3 내지 도 4를 참조하면, 본 발명의 비교예 1 내지 비교예 2에 따른 경화온도에 따라 변화되는 경화특성을 분석하기 위해서 도 3 내지 도 4의 (a)는 FT-IR 분석한 그래프이며, 도 3 내지 도 4의 (b)는 표면사진이 개시된다.
비교예 1
열경화제를 포함하며 C=O 결합을 갖으며, 하기 화학식 2를 포함하는 폴리실록산이다.
<화학식 2>
Figure 112017037793113-pat00005
비교예 2
H2O를 포함하며 -CH3 결합을 갖으며, 하기 화학식 3를 포함하는 폴리실록산이다.
<화학식 3>
Figure 112017037793113-pat00006
도 5 내지 도 7은 본 발명의 실시예 1, 비교예 1 및 비교예 2에 따른 경화 박막의 내산성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프 및 박막의 단면을 SEM 분석한 이미지들이다.
도 5 내지 도 7을 참조하면, 도 5의 실시예 1, 도 6의 비교예 1 및 도 7의 비교예 2의 박막의 내산성을 분석한 결과가 개시된다.
도 5 내지 도 7에 개시된 (a) 80 경화 후, (b) 68 wt% 질산 용액에서 20 시간 도포 후, (c) 37 wt% 염산 용액에서 20 시간 도포 후 박막의 FT-IR 스펙트럼, (e) 80 경화 후, (f) 68 wt% 질산 용액에서 20 시간 도포 후, (g) 37 wt% 염산 용액에서 20 시간 도포 후 박막의 단면 SEM 이미지들이다.
실시예 1의 경우, 처음 (a)의 Si-O 결합은 질산 (b) 및 염산 (c) 처리 후 산화가 진행되어 더 명확한 피크를 형성하는 것을 확인할 수 있다. 또한, 비교예 1 내지 비교예 2와 비교하여 본 발명의 실시예 1의 박막의 두께는 1.5 내지 2.0 배 증가하는 것을 확인할 수 있다. 아울러, 비교예 1, 비교예 2 및 실시예 1은 모두 경화 후 유리화를 통해 SiO2를 형성하나, 비교예들의 경우 Si-O 결합뿐만 아니라 유기결합이 혼재되어 있어 완전한 SiO2를 형성하지 못해 산 분위기에서 빠르게 에칭되는 것이다. 반면, 실시예 1의 경우 순수한 SiO2로 이루어져 있어 두께가 두꺼운 박막을 형성할 수 있다. 따라서, 실시예 1의 경우, 우수한 내산성을 갖는 것을 확인할 수 있다.
도 8은 본 발명의 실시예 1 및 비교예들에 따른 경화 박막의 내산성을 분석하기 위해 나타낸 FT-IR 스펙트럼 그래프들이다.
도 8을 참조하면, 80 에서 경화시킨 실란트 박막에 내산성을 분석하기에 대위한 것으로 상기 실란트 박막이 부피비 0.5% 불산 용액에서 시간이 경과함에 따른 FT-IR 스펙트럼 그래프들이 개시된다.
도 8의 (a) 비교예 1, (b) B-비교예 2, (c) C-실시예 1의 FT-IR 스펙트럼 그래프이다.
비교예 1은 Si-O-Si의 LO 및 TO phonon 피크는 30초만에 모두 에칭되어 사라지는 것을 확인할 수 있다. 또한, 비교예 2는 30초까지는 Si-O-Si의 결합을 유지하지만, 60초 이후 급격히 에칭된다. 반면, 실시예 1은 완전한 SiO2를 형성하기 때문에 원자간 결합이 강해 에칭 시간이 180초 경과 후에도 SiO2가 존재하는 것을 확인할 수 있다.
도 9는 본 발명의 실시예 1에 따른 실란트 도포 전에 알루미나 용사층을 분석한 SEM 이미지들이다.
도 9를 참조하면, (a) 150 배, (b) 500 배, (c) 1000 배 및 (d) 2000 배로 알루미나 용사층을 분석한 SEM 이미지들이며, 알루미나 분말과 분말 사이의 틈이 지름 1 내지 10 ㎛인 기공을 갖는 것을 확인할 수 있다.
도 10은 본 발명의 실시예 1 및 비교예들에 따른 실란트 도포 후 시간이 경과함에 따른 실링특성을 분석하기 위해 용사층 단면을 EDX를 통해 실리콘 원소를 맵핑한 이미지들이다.
도 10을 참조하면, (a) 비교예 1, (b) 비교예 2, (c) 실시예 1이며, 실란트 도입 후 시간이 경과함에 따른 실링특성을 평가하기 위해 용사층 단면을 EDX를 통해 실리콘 원소를 맵핑한 이미지들이 개시된다.
비교예 1은 실란트 도포 후 8 시간 경과 후에도 용사층 내부까지 실링되지 않는 것을 확인할 수 있다. 비교예 2와 실시예 1은 실란트 도포 4시간 경과 후부터 용사층 하단부까지 실리콘 원소의 양이 많이 검출된 것을 확인할 수 있다. 특히, 실시예 1의 실란트는 도포 후 시간이 경과함에 따라 용사층 내부를 실링하는 것을 확인할 수 있다.
도 11은 본 발명의 실시예 1 및 비교예들에 따른 용사층 실링 후 37wt% 염산을 이용하여 산 처리한 후 전기물성평가를 분석한 그래프들이다.
도 11을 참조하면, (a) 비교예 1, (b) 비교예 2, (c) 실시예 1이며, 용사층 실링 후 37wt% 염산을 이용하여 산 처리한 후 전기물성평가를 분석한 그래프들이 개시된다.
비교예 1은 단락전압이 3,950 V이고 비교예 2는 2,800 V이다. 반면, 실시예 1은 단락전압이 6,000 V로 산처리 후에도 전기적 물성 특성이 유지되는 것을 확인할 수 있다. 또한, 저항 분석 결과, 실시예 1은 17,500 내지 19,000 M을 나타내므로 3000 M 이상의 양산제품 검수 기준을 상회한다. 반면, 비교예 1 내지 비교예 2는 k 대 이하의 수치로 고저항계로 측정 한계선 아래에 있어 측정이 되지 않는다.
도 12는 본 발명의 실시예 1에 따른 실란트의 경화 전과 8시간 경화 후의 물질의 상태를 비교하여 위한 이미지들이다.
도 12를 참조하면, (a)는 경화 전 실란트이고 (b)는 8시간 경화 후 실란트가 개시된다. 상기 실란트는 상온에서도 공기 중 수분 및 산소와 결합하여 표면에서 경화가 시작된다. 아울러, (b) 8시간 경화 후에는 실란트 내부에서도 경화되어 실란트가 겔(gel)화되는 것을 확인할 수 있다.
하기 표 1은 다른 용매를 이용하여 실란트에 혼합하기 전과 후의 경화속도를 비교하여 나타낸 것이다.
혼합 물질명 혼합 후 상온경화 시간 (min) 혼합 전 상온경화 대비 경화속도
NaOH ≤ 1

빠름
30 vol.% Hydrogen ≤ 1
Ammonia ≤ 1
Acetonitrile ≤ 5
Citric acid ≤ 1

혼합 물질명
혼합 후 상온경화 시간 (h)
혼합 전 상온경화 대비 경화속도
99.5 vol.% Acetone ≥ 15
느림
99.5 vol.% Hexane ≥ 15
표 1을 참조하면, 용매들 중에 pH의 값이 변화하는 용매 및 H2O가 포함된 용매는 실란트와 혼합 후 평균 적으로 1분 이내에 경화가 시작되는 것을 확인할 수 있다. 또한, 유기용매와 실란트를 혼합하면, 상온에서 15 시간 이후부터 경화가 진행되는 것을 확인할 수 있다. 따라서, 정전척 용사층 내부에 깊숙한 곳에 작은 기공까지 실링하기 위해서는 경화속도를 제어하기 위한 방법이 필요할 수 있다. 또한, 경화속도를 제어 하기 위한 유기용매는 인체에 유해한 용매가 함유되어 취급 시에 위험성이 있기 때문에 독성을 최소화하기 위한 유기용매를 선정하는 바람직하다.
따라서, 본 발명에서는 정전척 용사층 내부에 깊숙한 곳에 작은 기공까지 실링하기 위해서는 경화속도를 제어하기 위한 방법으로 아세톤 및 헥산을 이용하여 실란트를 희석한다.
실시예 2
실시예 2는 실시예 1의 실란트를 아세톤 또는 헥산으로 희석하여 제조한 실란트이다.
도 13은 본 발명의 실시예 1에 따른 실란트를 유기용매에 희석하여 도포한 후에 용사층 표면에 실링여부를 확인하기 위해 분석한 EDX이미지들이다.
도 13을 참조하면, (a) 아세톤 또는 (b) 헥산을 이용하여 실란트와 1:1 부피비로 희석해 제조한 실란트이며 상기 실란트로 정전척을 9시간동안안 도포한 후에 80 에서 3 시간 열처리하여 정전척의 용사층 단면을 EDX분석하여 실리콘을 맵핑한 이미지가 개시된다.
(a) 실란트를 아세톤에 희석한 경우, 용사층 표면에서 100 μm 깊이까지 실리콘 원소가 침투하나, 200 μm 이상의 깊이까지는 실리콘 원소가 발견되지 않는 것으로 보아 실란트가 침투하지 못한 것을 확인할 수 있다. 이처럼, 실란트를 아세톤으로 희석한 (a)는 용액 표면에서는 빠르게 경화되지 않으나, 용액 내부에서부터 경화가 시작되어 용사층 표면에 먼저 SiO2 막을 형성하게 되어 용사층 200 μm 이상의 내부까지 실란트가 침투하지 못하여 용사층 200 μm 이상의 깊이에서는 실리콘 원소가 발견되지 않는 것이다.
반면, (b) 실란트를 헥산에 희석한 경우, 실란트를 도포한지 9시간 경과후 용사층 표면에서 400 μm 깊이의 bottom까지 실리콘 원소가 침투하여 실링된 것을 확인할 수 있다.
따라서, 정전척 용사층의 실링특성을 향상시키기 위하여 이하, 실란트 희석에 사용되는 용매는 헥산으로 고정한다.
도 14는 본 발명의 실시예 2에 따라 희석비율을 달리한 실란트의 박막특성을 확인하기 위해 분석한 FT-IR 그래프이다.
도 14를 참조하면, 실란트를 기준으로 헥산 비율을 (a) 7.6 wt%, (b) 15.0 wt%, (c) 15.7 wt%, (e) 17.3 wt%, (e) 18.5 wt% 및 (f) 19.2 wt%로 희석한 실란트의 박막특성을 확인하기 위한 분석한 FT-IR 그래프가 개시된다.
(a) 내지 (f)는 헥산으로 희석된 실란트이며, 상기 실란트는 80 에서 3 시간의 열경화를 통해 박막을 형성시킨 후에 Si-O 결합을 확인하기 위한 FT-IR 스펙트럼이 측정된다. 따라서, (a) 내지 (f)는 Si-O 결합을 가지며 희석비율에 따라 결합력의 차이를 확인할 수 있다.
도 15 내지 도 20은 본 발명의 실시예 2에 따라 헥산에 희석한 실란트의내산성을 분석하기 위해 부피비 0.5% 불산용액에서 30초, 60초 및 180초동안 에칭한 후에 분석한 FT-IR 그래프이다.
도 15를 참조하면, 헥산을 이용하여 7.6 wt%로 희석한 실란트이며, 상기 실란트를 부피비 0.5% 불산에 30초, 60초 및 180초로 에칭한 후 FT-IR 그래프가 개시된다.
아울러, 헥산을 이용하여 7.6 wt%로 희석한 실란트의 경우, 에칭 60초 이후 800 cm-1에서 관찰되던 Si-O 결합이 급격하게 사라지므로 내산성이 감소되는 것을 확인할 수 있다.
도 16을 참조하면, 헥산을 이용하여 15 wt%로 희석한 실란트이며, 상기 실란트를 부피비 0.5% 불산에 30초, 60초 및 180초로 에칭한 후 FT-IR 그래프가 개시된다.
아울러, 헥산을 이용하여 15 wt%로 희석한 실란트의 경우, 에칭이 되면서 800 cm-1의 Si-O 결합은 줄어들면서, 701 cm-1의 Si-O 결합이 관찰된다. 또한, 180초 에칭한 후에는 Si-O 결합이 존재하나 줄어든 것을 확인할 수 있다.
도 17를 참조하면, 헥산을 이용하여 16 wt%로 희석한 실란트이며, 상기 실란트를 부피비 0.5% 불산에 30초, 60초 및 180초로 에칭한 후 FT-IR 그래프가 개시된다.
아울러, 헥산을 이용하여 16 wt%로 희석한 실란트의 경우, 180초 에칭한 후에도 Si-O 결합이 남아있는 것을 확인할 수 있다.
도 18를 참조하면, 헥산을 이용하여 17.3 wt%로 희석한 실란트이며, 상기 실란트를 부피비 0.5% 불산에 30초, 60초 및 180초로 에칭한 후 FT-IR 그래프가 개시된다.
아울러, 헥산을 이용하여 17.3 wt%로 희석한 실란트의 경우, 에칭이 되면서 800 cm-1의 Si-O 결합은 줄어드나, 701 cm-1의 Si-O 결합이 관찰되어 180초 에칭한 후에도 남아있으므로 내산성을 기대할 수 있다.
도 19를 참조하면, 헥산을 이용하여 18.5 wt%로 희석한 실란트이며, 상기 실란트를 부피비 0.5% 불산에 30초, 60초 및 180초로 에칭한 후 FT-IR 그래프가 개시된다.
아울러, 헥산을 이용하여 18.5 wt%로 희석한 실란트의 경우, 에칭이 되면서 800 cm-1의 Si-O 결합은 줄어드나, 701 cm-1의 Si-O 결합이 관찰되어 180초 에칭한 후에도 남아있으므로 내산성을 기대할 수 있다.
도 20을 참조하면, 헥산을 이용하여 19.2 wt%로 희석한 실란트이며, 상기 실란트를 부피비 0.5% 불산에 30초, 60초 및 180초로 에칭한 후 FT-IR 그래프가 개시된다.
헥산을 이용하여 19.2 wt%로 희석한 실란트의 경우, 에칭이 되면서 800 cm-1의 Si-O 결합은 줄어드나, 701 cm-1의 Si-O 결합이 관찰되어 180초 에칭한 후에도 남아있으므로 내산성을 기대할 수 있다.
도 21은 본 발명의 실시예 2에 따라 헥산에 희석한 실란트의 경화속도를 관찰하기 위한 이미지들이다.
도 21을 참조하면, 헥산을 이용하여 16 wt%로 희석한 실란트이며, 상기 실란트가 경화 시간이 경과함에 따라 경화되는 것을 관찰한 이미지들이 개시된다.
헥산을 이용하여 16 wt%로 희석한 실란트의 경화 전과 10 시간 및 18시간 경화 후의 실란트 이미지들이다. 이처럼, 헥산을 이용하여 16 wt%로 희석한 실란트는 경화 10 시간 후에도 표면에서 경화가 진행이 되지 않는 것을 확인할 수 있다. 또한, 상기 실란트는 경화 18 시간 후에 완전히 경화되어 유리화된 것을 확인 할 수 있다.
도 22는 본 발명의 실시예 2에 따라 헥산을 이용하여 16 wt%로 희석한 실란트의 도포한 시간에 따른 실링특성을 확인하기 위해 EDX를 분석하여 실리콘 원소를 맵핑 이미지들이다.
도 22를 참조하면, 16 wt%로 희석한 실란트의 실링특성을 알아보기 위해 4시간, 6시간, 8시간 및 10시간 도포한 후 용사층을 EDX로 분석하여 실리콘 원소만 맵핑한 이미지들이 개시된다.
도포시간이 길어짐에 따라 용사층 내부로 침투되는 실리콘 원소의 양이 증가하는 것을 확인할 수 있다. 아울러, 도포한 후 4시간 및 6시간 보다 8시간 이상으로 도포하였을 때 실리콘 원소가 많이 검출된 것으로 보아 실링특성이 향상되는 것을 확인할 수 있다. 또한, 8시간 도포한 것과 10시간 도포한 것은 용사층 내 실리콘 원소에 크게 차이가 나지 않는다. 아울러, 도포 시간은 8시간 이상인 것이 바람직하다.
따라서, 실란트를 이용한 정전척 실링방법을 통해 저온경화에서도 순수한 SiO2를 이루어 뛰어난 유전특성 및 내산성을 향상시킬 수 있다. 또한, 종래의 폴리실록산계 실란트의 단점을 보완하여 정전척의 수명 연장뿐만 아니라 우수한 내전압특성 및 고저항을 포함하는 전기적 특성을 향상시킬 수 있다.
아울러, 본 발명의 실란트의 경화속도를 제어를 위해 헥산을 이용하여 실란트를 희석함으로써, 정전척 용사층의 실링특성을 향상시킬 수 있다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 정전척을 실링하기 위해, 하기 화학식 1로 표시된, 탄소를 포함하지 않는 폴리실라잔을 함유하는 실란트를 준비하는 단계;
    <화학식 1>
    Figure 112019093000837-pat00035

    용사층에 기공을 갖는 정전척을 테이프로 둘러 테이프 댐을 형성하는 단계;
    상기 테이프 댐 내 용사층에 폴리실라잔을 함유하는 실란트를 도포하여 용사층 내부에 침투시킴으로써 용사층의 내부 기공을 폴리실라잔을 함유하는 실란트로 실링하는 단계; 및
    실링 후 남은 실란트를 제거하고, 열처리를 통해 정전척 용사층 내부 기공에 실링된 실란트를 경화시켜 SiO2를 형성하는 단계를 포함하는 정전척 실링방법.
  4. 제3 항에 있어서, 상기 정전척을 실링하기 위한 실란트를 준비하는 단계에서
    상기 실란트는 무게비 5% 내지 30%로 유기용매와 화학적으로 혼합하여 사용하는 것을 특징으로 하는 정전척 실링방법.
  5. 제4 항에 있어서, 상기 유기용매는 헥산 및 디-부틸 에테르를 포함하는 것을 특징으로 하는 정전척 실링방법.
  6. 제3 항에 있어서,
    상기 폴리실라잔을 함유하는 실란트는 8시간 이상 도포하는 것을 특징으로 하는 정전척 실링방법.
  7. 제3 항에 있어서,
    상기 형성된 SiO2는 유전율이 3.9인 것을 특징으로 하는 정전척 실링방법.
  8. 제3 항에 있어서, 상기 폴리실라잔을 함유하는 실란트는 아세톤 또는 헥산으로 희석하여 경화속도를 제어할 수 있는 것을 특징으로 하는 정전척 실링방법.
KR1020170049667A 2017-04-18 2017-04-18 정전척 실링방법 KR102066271B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170049667A KR102066271B1 (ko) 2017-04-18 2017-04-18 정전척 실링방법
PCT/KR2018/004491 WO2018194366A1 (ko) 2017-04-18 2018-04-18 실란트로 실링된 정전척 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170049667A KR102066271B1 (ko) 2017-04-18 2017-04-18 정전척 실링방법

Publications (2)

Publication Number Publication Date
KR20180116857A KR20180116857A (ko) 2018-10-26
KR102066271B1 true KR102066271B1 (ko) 2020-01-14

Family

ID=63857139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170049667A KR102066271B1 (ko) 2017-04-18 2017-04-18 정전척 실링방법

Country Status (2)

Country Link
KR (1) KR102066271B1 (ko)
WO (1) WO2018194366A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220168743A (ko) 2021-06-17 2022-12-26 주식회사 투피엘 정전척용 절연 함침액 조성물 및 이의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210052647A (ko) 2019-10-29 2021-05-11 (주)제니스월드 세라믹 용사 코팅층의 절연 특성 향상을 위한 무용제 저점도 에폭시계 실란트 조성물 및 이를 이용한 세라믹 코팅 부품
KR20210062480A (ko) 2019-11-21 2021-05-31 (주)제니스월드 유무기 하이브리드 조성물을 이용한 바이폴라 정전척의 제조방법
KR102387231B1 (ko) * 2020-07-17 2022-04-15 와이엠씨 주식회사 정전척의 유전체 층의 봉공처리방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997374B1 (ko) * 2009-08-21 2010-11-30 주식회사 코미코 정전척 및 이의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541586B (en) * 2001-05-25 2003-07-11 Tokyo Electron Ltd Substrate table, production method therefor and plasma treating device
US7799384B2 (en) * 2005-11-02 2010-09-21 Praxair Technology, Inc. Method of reducing porosity in thermal spray coated and sintered articles
TWI389250B (zh) * 2006-01-18 2013-03-11 Az Electronic Mat Ip Japan Kk 矽石質膜之製法及附有由它製造的矽石質膜之基板
JP5172867B2 (ja) * 2010-01-07 2013-03-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ポリシラザンを含むコーティング組成物
KR101115527B1 (ko) * 2010-02-01 2012-02-27 (주)포인트엔지니어링 정전척

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997374B1 (ko) * 2009-08-21 2010-11-30 주식회사 코미코 정전척 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220168743A (ko) 2021-06-17 2022-12-26 주식회사 투피엘 정전척용 절연 함침액 조성물 및 이의 제조방법

Also Published As

Publication number Publication date
KR20180116857A (ko) 2018-10-26
WO2018194366A1 (ko) 2018-10-25

Similar Documents

Publication Publication Date Title
KR102066271B1 (ko) 정전척 실링방법
KR101482504B1 (ko) 플라즈마 챔버 재료로서의 산화이트륨의 수명 연장
US20140030533A1 (en) Innovative top-coat approach for advanced device on-wafer particle performance
US10385459B2 (en) Advanced layered bulk ceramics via field assisted sintering technology
CN1294636C (zh) 基板台及其制造方法以及等离子体处理装置
TWI373798B (ko)
JP2004260159A (ja) プラズマ処理装置、リング部材およびプラズマ処理方法
TW201534407A (zh) 靜電夾頭清洗夾具
US20070212567A1 (en) Aluminum Nitride Junction Body And Method Of Producing The Same
JP2001189378A (ja) ウエハー吸着加熱装置
JPH0513558A (ja) ウエハー加熱装置及びその製造方法
JP3586034B2 (ja) 静電チャック
KR20100090559A (ko) 에어로졸 코팅층을 갖는 정전척 및 그 제조방법
KR20210062480A (ko) 유무기 하이브리드 조성물을 이용한 바이폴라 정전척의 제조방법
US20220130705A1 (en) Electrostatic chuck with powder coating
JP2008244147A (ja) 静電チャック、その製造方法およびガラス基板の吸着方法
JP3662909B2 (ja) ウエハー吸着加熱装置及びウエハー吸着装置
JP2004200620A (ja) 静電チャックおよびその製造方法
CN1278389C (zh) 等离子体处理装置及静电吸盘的制造方法
KR102155512B1 (ko) 반도체 제조용 정전척의 아킹 현상 개선방법
JP4658086B2 (ja) 静電チャック及びその製造方法
JP3486833B2 (ja) 静電チャック及びその製造方法
KR20210052647A (ko) 세라믹 용사 코팅층의 절연 특성 향상을 위한 무용제 저점도 에폭시계 실란트 조성물 및 이를 이용한 세라믹 코팅 부품
CN106356281B (zh) 二氧化硅介电薄膜制备方法
KR100294572B1 (ko) 플라즈마 처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant