CN1965402A - 用于形成沟槽隔离结构的方法 - Google Patents

用于形成沟槽隔离结构的方法 Download PDF

Info

Publication number
CN1965402A
CN1965402A CNA200580017325XA CN200580017325A CN1965402A CN 1965402 A CN1965402 A CN 1965402A CN A200580017325X A CNA200580017325X A CN A200580017325XA CN 200580017325 A CN200580017325 A CN 200580017325A CN 1965402 A CN1965402 A CN 1965402A
Authority
CN
China
Prior art keywords
film
silicon nitride
silicon
nitride liner
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200580017325XA
Other languages
English (en)
Inventor
名仓映乃
清水泰雄
一山昌章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AZ Electronic Materials Japan Co Ltd
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Publication of CN1965402A publication Critical patent/CN1965402A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种具有硅质膜的基础材料，它在沟槽隔离结构的沟内部没有空隙和破裂，并且在基片和硅质膜之间具有优良的粘着性，还提供了一种制备具有硅质膜的基础材料的方法。沟槽隔离结构是通过这样一种方法形成的，该方法包括涂敷含硅聚合物溶液到有沟槽隔离槽的基片上(其表面已经被氮化硅内衬膜连续覆盖)，和在900℃～1200℃的温度下加热处理涂敷后的基片。具有硅质膜的基础材料是通过采用这种方法提供的。

Description

用于形成沟槽隔离结构的方法
技术领域
本发明涉及一种在电子器件中形成沟槽隔离结构(trenchisolation structure)的方法，和一种具有由所述方法形成的沟槽隔离结构的电子装置。更具体地说，本发明涉及一种在诸如半导体器件之类电子器件生产过程中在电子器件中使用的用来隔离含硅聚合物形成沟槽隔离结构的方法，其中，氮化硅内衬膜在高温下被氧化。
背景技术
一般地，在诸如半导体器件、半导体元件之类的电子器件中，例如，晶体管、电阻器、和其它元件，是布置在基片上的。这些半导体元件相互应当是电子绝缘的。因此，在相互邻近元件之间应当提供用于元件相互隔离的区域。该区域称作隔离区。一般地，该隔离区迄今是通过在半导体基片表面上选择性地形成绝缘膜而实现的。
另一方面，在电子器件领域，在最近几年，密度和集成度日益提高。提高的密度和集成度使得形成具有能与所需集成度相匹配精度的隔离结构变得很困难，从而导致对于能符合要求的新型隔离结构的需求。沟槽隔离结构就是这类结构中的一种。这种结构是这样的，在半导体基片上提供有精细槽(groove)，绝缘材料填充到所述槽内部以分别在槽两侧元件之间的每个部分产生电子隔离。这种元件隔离结构能实现较传统方法获得的更狭窄的隔离区，因而它是一种有效的实现近来需要的高集成度的元件隔离结构。
用于形成这类沟槽隔离结构的方法包括CVD(化学汽相沉积)和高密度等离子体CVD(高密度等离子体CVD)(例如，见专利文献1)。但是，这些方法存在着缺点，因为在槽之中会有空隙形成，并且在基片中形成的槽的形状会发生变化。这些结构缺陷会使得基片的物理强度和绝缘性能劣化。
另一方面，为了改善沟槽的填充性能，已经研究了一种方法，其中，在涂敷作为溶液的氢氧化硅之后，通过热处理(例如，见专利文献1)将形成的涂膜转化为二氧化硅。可是在这种方法中，从氢氧化硅到二氧化硅转化过程中，有时会发生体积收缩从而导致破裂。
为了抑制这种破裂，已经提出了一种方法，其使用聚硅氮烷替代氢氧化硅(例如，专利文献1和2)。在这些方法中，由于体积收缩造成的破裂可通过使用在转化为二氧化硅时体积收缩很小的聚硅氮烷而得到防止。尽管如此，根据本发明人进行的研究，这些方法仍存在着改进的余地。
鉴于上述背景，本发明人发现，在使用聚硅氮烷形成沟槽隔离结构过程中调节预焙温度能降低二氧化硅的体积收缩，从而能形成良好的沟槽隔离结构(专利文献4)。这种方法是一种能防止结构缺陷发生的方法。
专利文献1：日本专利号3178412(0005～0016段)
专利文献2：日本专利公开号308090/2001
专利文献3：日本专利公开号88156/2002
专利文献4：日本专利公开号273519/2004
发明内容
本发明是鉴于现有技术的上述问题而产生的，本发明提供了一种形成沟槽隔离结构的方法，它包括采用氮化硅内衬膜覆盖具有沟槽形成于其中的基片表面，涂敷含硅聚合物溶液到该氮化硅内衬膜之上，于高温下加热该涂敷基片以氧化至少一部分氮化硅内衬膜，从而使由于含硅聚合物转化为二氧化硅(即硅质膜)引起的体积收缩得以由于氧化膜而减轻，并且还提供了一种带有由该方法形成的硅质膜的基础材料(base material)。
根据本发明，提供了一种用于形成沟槽隔离结构的方法，包括以下步骤：
在硅基片上形成具有连续涂敷有氮化硅内衬膜的表面的沟槽隔离槽；
采用一种溶于有机溶剂中的含硅聚合物的溶液涂敷基片以形成含硅聚合物膜，该含硅聚合物选自由聚硅氮烷、硅倍半氧烷氢化物、和其混合物组成的组；和
在900℃～1200℃的温度下通过热处理涂敷基片进行固化将含硅聚合物膜转化为二氧化硅膜。
另外，根据本发明，提供了一种具有硅质膜的基础材料，包括：
具有至少一个槽的基片；
用于填充槽的硅质膜；和
位于基片和硅质膜之间的连续氮化硅内衬膜，
其中，至少一部分氮化硅内衬膜已经被氧化。
另外，根据本发明，提供了一种半导体器件，其特征在于含有具有硅质膜的基础材料。
在沟槽隔离结构的形成方法中，可以制备得到具有硅质膜的基础材料，在其槽中没有空隙或裂纹，并且在基片和形成于基片上的硅质膜之间有优良的粘着性，即，半导体元件的性能不会劣化，且具有优良的机械强度。
具体实施方式
用于形成沟槽隔离结构的方法
在沟槽隔离结构的形成方法中，沟槽隔离结构是通过按序进行下述步骤而形成的：
(A)槽形成步骤
(B)涂敷步骤
(C)固化步骤
下面将对每个步骤作详细说明。
(A)槽形成步骤
在本发明所述方法中，首先在硅基片上形成沟槽隔离槽。所述槽可采用任意方法形成，例如，如专利文献1或2所述方法。下面将对一种槽形成方法作详细说明。
在开始时，在硅基片的表面上形成二氧化硅膜，例如采用热氧化法。如果这样，则二氧化硅膜的厚度通常为5～30nm。
如果需要的话，在形成的二氧化硅膜上形成氮化硅膜，例如采用真空CVD法。这种氮化硅膜在蚀刻步骤(后面将对其作说明)起着掩模的作用。如果这样，则氮化硅膜通常形成达100～400nm的厚度。
将光致抗蚀剂涂敷到形成的二氧化硅膜或氮化硅膜上。如果需要的话，对光致抗蚀剂膜进行干燥或固化，接着以想要的图案进行曝光和显影，以形成图案。曝光可采用任意方法进行，诸如掩模曝光或扫描曝光。光致抗蚀剂也可为任意想要的一种抗蚀剂，从分辨率等方面进行选择。
通过使用光致抗蚀剂作为掩模，对所述氮化硅膜和下方的二氧化硅膜相继进行蚀刻。通过这种蚀刻方法，在氮化硅膜和二氧化硅膜中形成想要的图案。
用图案化的氮化硅膜和二氧化硅膜作为掩模，对硅基片进行干法蚀刻，以形成沟槽隔离槽。
沟槽隔离槽宽度是由光致抗蚀剂膜的曝光图案决定。半导体元件中沟槽隔离槽随着预期半导体元件而变化。但是，其宽度通常为0.02～10μm，优选为0.05～5μm，其深度可为200～1000nm，优选为300～700nm。在本发明方法中，与传统的沟槽隔离结构形成方法相比，能够均匀地获得更窄和更深的掩埋(burying)，因此，本发明该方法适合于形成更窄和更深的沟槽隔离结构。
在具有槽形成于其中的基片表面上进一步形成氮化硅内衬膜，例如采用CVD法。氮化硅内衬膜连续覆盖包括槽内侧在内的基片表面，由此，例如，构成基片的硅的氧化就可得到防止。另外，至少部分硅内衬膜表面被固化步骤(后面将对其进行说明)所氧化，并因此起着减轻槽内应力的作用，同时，起着改善基片和形成于槽内的二氧化硅(硅质膜)之间粘着性的作用。因此，氮化硅内衬膜应当连续地覆盖包括槽内部特别是包括内壁表面的整个基片表面。在固化步骤(后面将对其进行说明)中，氮化硅内衬膜不时地暴露于高温蒸汽环境之中。如果这样，氮化硅内衬膜就被氧化。因而，从防止劣化器件性能的氧化进程达到下面的硅基片的角度考虑，氮化硅内衬膜的厚度优选应是大的。另一方面，由于在基片中形成的沟槽的槽宽度是狭窄的，所以，从防止这类不利现象(即沟槽的槽被氮化硅内衬膜填满，其结果，精细沟槽隔离结构消失)的角度考虑，氮化硅内衬膜厚度优选应是小的。基于上述原因，氮化硅内衬膜通常为8～50nm，优选为10～30nm。
例如，在抛光步骤中使用氮化硅作为终止层(stop layer)，是迄今已知的。用作终止层的氮化硅膜不是提供在槽之中，特别不是提供在内壁上。氮化硅在本发明所用的温度范围内氧化，这还是未知的。另外，上述氧化的氮化硅的效果是出人意料的。
如果需要的话，例如，可采用CVD法，在具有氮化硅内衬膜形成于其中的基片表面上形成多晶硅膜。这种多晶硅膜具有下述作用：(i)多晶硅膜在固化步骤转化为二氧化硅膜，且在此种情形产生的体积膨胀能够减轻在聚硅氮烷转化为二氧化硅时在沟槽之间产生的应力；和(ii)聚硅氮烷膜和基片之间的粘着性得到改善。多晶硅膜厚度通常为1～50nm，优选为3～20nm。当使用这种多晶硅膜时，就会存在这样一种趋势，即除了氮化硅内衬膜体积膨胀之外，多晶硅膜的体积膨胀有助于明显改善应力松弛和粘着性。
(B)涂敷步骤
之后，在其表面具有在槽形成步骤中形成的槽的硅基片上，形成作为硅质膜原料的含硅聚合物的涂膜。这种含硅聚合物选自由聚硅氮烷、硅倍半氧烷氢化物、和其混合物组成的组。
可用于本发明方法中的聚硅氮烷没有特别限制，专利文献1或2中的聚硅氮烷都可使用。下面将对一种制备聚硅氮烷溶液方法的一个实例进行说明。
在搅拌作用下，将纯度不低于99％的二氯硅烷倒入其温度已调到-20至20℃的脱水吡啶之中。
随后，调节溶液温度到-20至20℃，在搅拌作用下，将纯度不低于99％的氨倒入该溶液之中。这样，就得到粗聚硅氮烷和副产物氯化铵。
通过过滤除去由反应产生的氯化铵。
滤出物加热到30～150℃，在除去残余氨的同时，调节聚硅氮烷分子量(按照重均分子量)达到1500～15000的范围。
有机溶剂加热到30～50℃，在不超过50mmHg的减压条件下，通过蒸馏除去残余的吡啶。可用于本发明的有机溶剂包括：(i)芳族化合物，例如苯、甲苯、二甲苯、乙苯、二乙苯、三甲苯、三乙苯、和十氢化萘，(ii)链状饱和烃，例如正戊烷、异戊烷、正己烷、异己烷、正庚烷、异庚烷、正辛烷、异辛烷、正壬烷、异壬烷、正癸烷、和异癸烷，(iii)环状饱和烃，例如环己烷、乙基环己烷、甲基环己烷、和对-薄荷烷，(iv)环状不饱和烃，例如，环己烯和二聚戊烯(柠檬烯)，(v)醚类，例如二丙醚、二丁醚、和苯甲醚，(vi)酯类，例如乙酸正丁酯、乙酸异丁酯、乙酸正戊酯、乙酸异戊酯，和(vii)酮类，例如甲基异丁基酮。
在减压条件下，通过蒸馏除去吡啶。同时，除去有机溶剂以调节聚硅氮烷浓度至通常5～30wt％范围。
对聚硅氮烷溶液进行循环过滤，流过具有过滤精度不大于0.1μm的过滤器，以减少颗粒直径不小于0.2μm的粗颗粒，直到50粒/cc或更低。
上述方法是制备聚硅氮烷溶液的一个示例，用于聚硅氮烷溶液制备的方法不特别地限定于此方法。也可采用这样一种方法，其中，获得一种固体聚硅氮烷，在使用中，通常将其溶解或分散于上述合适溶剂之中，使其浓度为5～30wt％。溶液浓度可进行适当调节，例如，可根据最终形成的聚硅氮烷涂膜厚度进行调节。
可用于本发明的硅倍半氧烷氢化物也无特别限制，例如，专利文献3中的硅倍半氧烷氢化物就可被采用。至于聚硅氮烷溶液，可将硅倍半氧烷氢化物溶于一种有机溶剂中，制备得到浓度5～30wt％的溶液，其在使用之前需除去粗颗粒。
经此制得的含硅聚合物溶液，可采用任意希望的方法将其涂敷到基片之上。涂敷方法的具体实例包括旋涂、帘式淋涂、浸涂等。其中，例如，从涂膜表面均匀性角度来说，旋涂是特别优选的。
为了实现在涂敷含硅聚合物溶液后的沟槽的槽填充性能和含硅聚合物涂膜表面的平坦度，涂敷含硅聚合物涂膜的厚度优选基于在槽形成步骤中形成的沟槽隔离槽整体(即硅基片、二氧化硅膜、和氮化硅膜的总厚度)的0.8～2倍范围之内。
涂敷条件随着例如含硅聚合物溶液浓度、溶剂、或涂敷方法的不同而改变。下面以旋涂为例，对涂敷条件进行说明。
近年来，为了提高产率，在许多情形中，元件是形成于大型基片之上。包含多段组合的旋涂，对于在尺寸为8英寸或更大的硅基片上均匀形成聚硅氮烷涂膜是有效的。
在开始时，通常在硅基片的中心部分、或包括中心在内的几个部分滴加每个硅基片0.5～20cc量的含硅聚合物溶液，使得在整个基片表面上均匀地形成涂膜。
接着，为了在整个硅基片表面上展开滴加的含硅聚合物溶液，硅基片在很短一段时间内以相对低的速度进行旋转，例如，以50～500rpm的旋转速度持续0.5～10秒(预旋转)。
接着，硅基片以相对高的速度，例如500～4500rpm的旋转速度进行旋转，持续0.5～800秒时间，使涂膜厚度达到想要的数值(主旋转)。
此外，为了降低含硅聚合物涂膜在硅基片附近部分发生的凸起，同时，为了尽可能除去含硅聚合物涂膜中的溶剂，硅基片以比主旋转的旋转速度高500rpm或更多的旋转速度进行旋转，例如，以1000～5000rpm旋转速度，持续5～300秒(终旋转)。
这些涂敷条件可根据如所用基片尺寸和预期半导体元件性能而进行调节。
(C)固化步骤
在涂敷含硅聚合物溶液之后，如果需要的话，对该涂层进行预焙步骤(后面将其进行说明)。含硅聚合物涂膜接着转化为二氧化硅膜以固化。此外，整个基片进行加热以氧化氮化硅内衬膜。如果这样，一般地，整个基片是放置在固化炉等之中并进行加热。
固化通常是在含水蒸气的惰性气体或氧环境中使用固化炉或加热板进行的。水蒸气对于令人满意地将含硅聚合物转化为二氧化硅是非常重要的，而且，水蒸气浓度优选不低于30％，更优选不低于50％，最优选不低于70％。特别地，当水蒸气浓度不低于80％时，含硅聚合物向二氧化硅的转化能够容易地进行，其结果是，诸如空隙之类缺陷就可有利地得到减少，并且二氧化硅膜的性能得到改善。当使用惰性气体作为环境气体时，例如，可以使用氮气、氩气、或氦气。
固化的温度条件根据含硅聚合物类型和步骤组合(后面将其进行说明)的不同而变化。但是，当温度较高时，氮化硅内衬膜更易于被氧化。其结果是，膜厚度的膨胀增加，改善膜质量的效果变得更好。另一方面，当温度较低时，硅基片的氧化或晶体结构变化对器件的不利作用，可能得到降低。从此观点考虑，在本发明方法中，固化是以900℃～1200℃优选1000℃～1200℃的单阶段进行。如果这样，温度达到目标数值的升温时间通常为1～100℃/min，并且，在温度达到目标数值后的固化时间通常为1分钟至10小时，优选为15分钟至3小时。如果需要的话，固化温度或固化环境的组合可以逐步地改变。
经过加热，含硅聚合物转化为二氧化硅，从而形成硅质膜，同时，至少一部分氮化硅内衬膜被氧化。一般地，氮化硅内衬膜从其与基片不接触一侧的表面开始被氧化(下文称作外表面)。当氧化进行时，更深位置的氮化硅被氧化。可以认为，作为氧化作用的结果，氮化硅内衬膜经历体积膨胀，其结果是，沟槽内部的密集度得到改善，且硅质膜与基片间的粘着性得到改善。为了获得上述效果，氮化硅优选自其外表面起的1.0nm或更多被氧化。优选地，从避免氮化硅内衬膜下面的硅基片的氧化和器件性能劣化的角度，优选地，氧化允许到达氮化硅内衬膜厚度的90％，更优选到达氮化硅内衬膜厚度的80％。当氮化硅内衬膜厚度很小时，优选地，氮化硅内衬膜在基片与距离基片不小于1nm位置之间部分的氧化要避免。
经过加热，氮化硅内衬膜厚度得到提高。加热后膜厚度较加热前膜厚度优选不小于1.3倍大，更优选不小于1.5倍大。
当在氮化硅内衬膜上提供多晶硅膜时，多晶硅膜通常与氮化硅内衬膜同时被氧化。多晶硅膜可部分地或全部地被氧化。从确保绝缘性能角度来说，多晶硅膜优选全部被氧化。
在本发明沟槽隔离结构形成方法中，上述步骤(A)～(C)是不可缺少的。如果需要的话，其它步骤也可与这些步骤组合实行。可与上述步骤组合的步骤如下：
(a)预焙步骤
在固化步骤之前，可对涂敷有含硅聚合物溶液的基片进行预焙。实施此步骤是用来完全除去存在于含硅聚合物涂膜中的溶剂，和用来初步固化含硅聚合物涂膜。特别地，在使用含硅聚合物的本发明用于形成沟槽隔离结构的方法中，预焙处理能改善硅质膜的密集度。因此，优选地，预焙步骤可与步骤(A)～(C)组合进行使用。
在现有技术的预焙步骤中，采用这样一种方法，其中，加热是在基本恒定温度下进行的。在该传统方法中，涂膜在固化过程中收缩，导致在沟槽隔离槽部分形成凹陷(recess)，并在槽的内部产生空隙。
当预焙处理是按本发明方法进行时，优选地，预焙步骤的温度可控，且预焙是在温度随着时间升高的同时进行的。如果这样，则预焙步骤温度通常是在50℃～400℃的温度范围，优选为100～300℃。预焙步骤所需时间通常为10秒至30分钟，优选为30秒至10分钟。
在预焙步骤中随着时间升高温度的方法包括：基片放置环境的温度分段升高的方法，或者是温度单调升高的方法。从除去膜中溶剂的角度考虑，预焙步骤的最高预焙温度通常设定在高于聚硅氮烷溶液中所用溶剂沸点的温度。
在预焙步骤温度是分段升高的方法中，重复进行以下一系列工序，包括使基片温度在特定的给定温度下保持一段给定的时间，并且进一步地使基片在高于上述温度的给定温度下保持一段给定的时间。例如，在温度T1保持数分钟，和在高于T1的温度T2下保持数分钟。每个状态的温差通常为30～150℃，对于每个温度来说，基片在给定温度保持的时间通常为10秒至3分钟。本发明的效果可通过在这类条件下的预焙而得以显著地显示出来。
例如，对于两段温度方式的预焙情形来说，当第二段预焙温度(最高预焙温度)为A(℃)时，则第一段预焙温度优选处于(1/4)A-(3/4)A(℃)范围之间。
例如，对于三段温度方式的预焙情形来说，当第三段预焙温度(最高预焙温度)为A(℃)时，则第一段预焙温度优选处于(1/4)A-(5/8)A(℃)范围之间，而第二段预焙温度优选处于(5/8)A-(7/8)A(℃)范围之间。
例如，当在聚硅氮烷溶液中使用诸如二甲苯之类具有约150℃沸点的溶剂，且同时选择200℃温度作为最高预焙温度时，则(a)对于二段温度方式的预焙情形来说，第一段预焙温度优选处于50～150℃范围，(b)对于三段温度方式的预焙情形来说，第一段预焙温度为50～125℃，而第二段预焙温度优选处于125～175℃范围。
特别地，仍是在分段升高温度的方法中，进行多段温度设置，使得在整个预焙步骤中，温度可通过逐步温度升高而达到目标温度。
此外，在温度单调升高的方法中，在某一点(point)，相对于该点之前的温度，温度升高应当为0℃或更高。如果这样，当前点与该当前点之前任意点之间的温差可为0，但不应为负值。换句话说，当预焙温度对时间作图，则温度曲线的斜率不应为负值。在此，基片温度通常以0～500℃/min的升温速率升高，优选为10～300℃/min。升温速率越高，则对于工艺时间缩短程度的贡献越大。尽管如此，从令人满意地除去槽结构中存在的溶剂和实现聚硅氮烷的聚合作用的角度考虑，升温速率优选是低的。
表述“控制温度使得预焙步骤中温度随着时间逐步升高”，例如，不包括这样的情形，其中低温基片被传送到高温环境中并快速地升高到与环境温度相同的温度，且在保持基片处于该温度的同时对基片进行预焙。如果这样，虽然基片温度随着时间逐步升高，但是，温升是不可控的，并且，如果这样，在许多情形中，就不能获得本发明的效果。
预焙步骤的温度控制是用于防止预焙步骤涂膜中发生快速温升和用于较传统单段加热进行预焙的更低升温速率实现温度升高。其理由，例如，为什么槽中空隙采用本发明方法就可得到减少还不能得到完全的解释，但是，可以相信是因为当基片温度快速升高时，在溶剂从沟槽隔离槽内部完全被除去之前，其表面就过分地固化，其结果是，溶剂蒸气仍停留在槽之中。本发明通过控制预焙步骤温度解决了上述问题。
当本发明方法与预焙步骤组合使用时，优选在温度降低之前，已经通过预焙处于高温的基片在这样一种状态进入固化步骤，即基片温度优选为50℃或更高且低于预焙的最高温度。当基片在基片温度降低之前进行固化步骤时，则再次升高温度所需的能量和时间就可得到节省。
(b)抛光步骤
在含硅聚合物涂膜固化之后，优选将其不需要部分中的固化二氧化硅除去。为此，先通过抛光除去基片表面上存在的聚硅氮烷涂膜。此步骤为抛光步骤。抛光步骤可在固化处理之后进行。另外，当预焙步骤与抛光步骤组合使用时，抛光步骤可在预焙步骤之后立即进行。
抛光可采用化学机械抛光(后文中称作CMP)进行。这种CMP抛光可采用传统抛光剂和抛光设备进行。具体地说，例如，通过分散诸如二氧化硅、氧化铝、或氧化铈之类抛光材料和非强制性选择的其它添加剂而制备得到的水溶液，可用作抛光剂。抛光设备可为商业可得的传统CMP设备。
(c)蚀刻步骤
在抛光步骤中，基片表面上由含硅聚合物形成的二氧化硅膜大多数已被除去。为了除去剩余的二氧化硅膜，优选地，再进行蚀刻处理。使用蚀刻溶液进行蚀刻处理是常用做法。蚀刻溶液没有特别限制，只要能除去二氧化硅膜即可。通常地，使用含氟化铵的氢氟酸水溶液。此水溶液中氟化铵浓度优选不低于5％，更优选不低于30％。
当氮化硅膜形成于紧邻基片表面的二氧化硅膜之上时，经过蚀刻步骤(c)，氮化硅膜也被蚀刻除去。形成于槽之中的氮化硅内衬膜被埋于二氧化硅之中，因而未被除去。在此蚀刻处理步骤中，使用蚀刻溶液也是常用做法。对蚀刻溶液没有特别限制，只要能除去氮化硅膜即可。但是，通常地，使用浓度不低于70％的磷酸水溶液，且温度通常被调节到约80℃。
具有硅质膜的基础材料
本发明具有硅质膜的基础材料，例如，可由沟槽隔离结构形成方法制备得到。这种具有硅质膜的基础材料的一个特征是，在硅质膜和基础材料之间至少有部分氧化的氮化硅内衬膜。
部分氧化的氮化硅内衬膜可通过在含硅聚合物转化为二氧化硅的同时氧化氮化硅内衬膜而形成。可以认为，这种氧化会引起氮化硅内衬膜膨胀，能改善沟槽中的密集度并能抑制结构缺陷的发生。优选地，部分氧化的氮化硅内衬膜的氧化程度为自外表面不小于1.0nm，并且，氧化后膜厚度优选不小于氧化前膜厚度的1.3倍，更优选不小于1.5倍。当多晶硅膜形成于氮化硅内衬膜上时，则多晶硅膜可被部分或全部氧化，从保证绝缘性能角度考虑，优选是全部被氧化。
氧化的氮化硅内衬膜由于其部分氧化状态而含有氧。当氧含量高时，则沟槽中的密集度就可能得到提高。但是，过度氧化有时会引起硅基片自身被氧化，导致劣化器件性能。为了防止这种不利的现象，应该避免氮化硅内衬膜全部氧化。具体地说，氮化硅内衬膜优选自基片有不小于1nm厚度不被氧化，更优选不小于2nm。
从防止基片氧化等的角度考虑，氮化硅内衬膜优选是厚的。但是，当氮化硅内衬膜厚度过大时，例如，则难于在槽中形成均匀的膜。因此，在氧化前氮化硅内衬膜厚度优选为8～50nm，更优选为10～30nm。
除氮化硅内衬膜结构之外，结构可以与具有硅质膜的传统基础材料相同。例如，如专利文献1和2中所述。
实施例
下述实施例将对本发明作进一步说明。
制备聚硅氮烷溶液
采用下述方法制备聚硅氮烷溶液A。
(1)在搅拌作用下，将纯度为99％或更高的二氯硅烷(48g)倒入500g处于0℃的无水吡啶中。
(2)随后，保持溶液温度为0℃的同时，在搅拌作用下，于三小时时间内，将纯度99.9％的氨(27g)倒入该溶液中。
(3)在氨全部倒入之后，通过过滤除去产生的氯化铵。
(4)除去氯化铵后的滤出液加热到50℃，除去剩余的氨。滤出液中含有所制得的重均分子量为2000的聚硅氮烷。
(5)在除去氨之后，将二甲苯混合到滤出液中，混合物于50℃在20mmHg减压条件下进行蒸馏，以除去吡啶和调节聚合物浓度为20wt％。
(6)经此得到的聚合物溶液流过过滤精度为0.1μm的过滤器，通过循环过滤进行纯化。采用颗粒计数器KS40-BF(由RION Co.，Ltd.生产)测量聚合物溶液中含有的尺寸不小于0.2μm的颗粒数目，发现为3粒/cc。
制备硅倍半氧烷氢化物溶液
如下所述，采用专利文献3所述方法制备硅倍半氧烷氢化物，并制备得到一种硅倍半氧烷氢化物溶液B。
(1)将苯磺酸水合物(50.0g)、150.0g的35％盐酸水溶液、和650.0g甲苯放入到1升的三颈烧瓶中，并将200g的含25wt％三氯硅烷的甲苯溶液，在400rpm搅拌作用下，50分钟时间内，逐滴地加入。混合物再搅拌另外两小时。
(2)将此反应产物倒入分离漏斗，分离出有机层。分离出的有机层用100ml的47％硫酸洗涤两次，接着采用100ml去离子水洗涤两次。随后，向该有机层中添加约20g碳酸钙，将混合物搅拌10分钟。之后，向其中添加约20g硫酸镁，将混合物搅拌10分钟。过滤该溶液，从滤出液中分离出溶剂。向17.4g固体中添加正己烷，以溶解树脂物质，分离出剩余结晶物质并以固体形式回收。
(3)将经此得到的硅倍半氧烷溶解于二甲苯中，制备得到聚合物浓度为20wt％的溶液，该溶液流过过滤精度为0.1μm的过滤器，通过循环过滤进行纯化。采用颗粒计数器KS40-BF(由RION Co.，Ltd.生产)测量聚合物溶液中含有的尺寸不小于0.2μm的颗粒数目，发现为3粒/cc。
沟槽隔离槽的形成
按照专利号3178412“第二实施方式”所述，沟槽隔离槽按如下方式在硅基片中形成。
(1)采用热氧化方法，在硅基片表面上形成二氧化硅膜，采用CVD方法，在二氧化硅膜上形成氮化硅膜。
(2)将光致抗蚀剂涂敷到所形成的氮化硅膜上，通过光刻法，对该组件进行曝光和显影使其图案化。形成图案，使得最终图案为1μm、0.05μm、0.1μm、0.2μm、0.5μm、和1μm的线状槽。
(3)通过使用已图案化的光致抗蚀剂膜作为掩模，对氮化硅膜和二氧化硅膜相继进行干法蚀刻。通过干法蚀刻，形成透过氮化硅膜和二氧化硅膜的小孔，硅基片线状地暴露出来。
(4)除去光致抗蚀剂，氮化硅膜暴露出来。通过使用氮化硅膜作为掩模，对硅基片进行蚀刻，在硅基片中形成槽结构。此外，通过热氧化，还在槽内形成二氧化硅膜。接着，通过CVD法，在整个基片表面上进行氮化硅内衬膜或氮化硅内衬膜和多晶硅膜的形成，以形成沟槽隔离槽。如果这样，当仅形成氮化硅内衬膜时，则氮化硅内衬膜厚度为10nm。另一方面，当形成氮化硅内衬膜和多晶硅膜时，则氮化硅内衬膜的厚度和多晶硅膜的厚度分别为10nm和5nm。
实施例1
采用下述方法，在具有由上述方法形成的沟槽隔离槽的硅基片(具有氮化硅内衬膜厚度为10nm的硅基片，没有多晶硅膜)中形成沟槽隔离结构。
(1)在旋转速度1000rpm和旋转时间20秒的涂敷条件下，通过旋涂方法将上述的聚硅氮烷溶液A涂敷到硅基片上。当在相同条件下在裸露硅基片上进行涂敷时，涂层厚度为600nm。
(2)在150℃加热3分钟，对涂敷后基片进行预焙。
(3)在预焙之后，在维持预焙最终温度同时，在纯氧环境下将预焙后基片引入到固化炉中，并以10℃/min的升温速率，加热到1050℃，接着在含水蒸气浓度80％的氧环境下加热30分钟，进行固化。
对于通过在裸露硅上涂敷聚硅氮烷溶液和在相同条件下固化涂层而形成的膜来说，用FTIR检测其化学结构。其结果是，仅观察到归因于波数1080cm-1的Si-O键的吸收，没有观察到归因于波数3380cm-1的N-H键的吸收，也没有观察到归因于波数2200cm-1的S-H键的吸收，这表明，在此状态中，作为起始原料的聚硅氮烷业已经全部转化为二氧化硅。
(4)采用CMP法，对硅基片表面上的二氧化硅膜进行抛光，直到氮化硅膜暴露出来。
(5)通过采用80℃的磷酸水溶液进行蚀刻，将暴露在表面上的氮化硅膜除去。
(6)采用含30wt％氟化铵和1％氢氟酸的水溶液对二氧化硅膜进行蚀刻，直至邻近硅基片的位置，以形成沟槽隔离结构。
实施例2
重复实施例1的步骤，不同之处在于聚硅氮烷溶液A变为硅倍半氧烷氢化物溶液B。
实施例3
重复实施例1的步骤，不同之处在于实施例1中的预焙步骤是通过在100℃、150℃和200℃对涂敷后基片相继各自加热2分钟而进行的。
实施例4
重复实施例3的步骤，不同之处在于聚硅氮烷溶液A变为硅倍半氧烷氢化物溶液B。
实施例5
重复实施例3的步骤，不同之处在于加热温度变为1100℃。
实施例6
重复实施例5的步骤，不同之处在于聚硅氮烷溶液A变为硅倍半氧烷氢化物溶液B。
实施例7
重复实施例3的步骤，不同之处在于使用一种包含在10nm厚氮化硅内衬膜上提供的5nm厚多晶硅膜的硅基片，替代实施例3的硅基片。
实施例8
重复实施例7的步骤，不同之处在于聚硅氮烷溶液A变为硅倍半氧烷氢化物溶液B。
实施例9
重复实施例7的步骤，不同之处在于加热温度变为1100℃。
实施例10
重复实施例9的步骤，不同之处在于聚硅氮烷溶液A变为硅倍半氧烷氢化物溶液B。
实施例11
重复实施例1的步骤，不同之处在于水蒸气浓度变为40wt％.
实施例12
重复实施例1的步骤，不同之处在于氮化硅内衬膜厚度变为5nm。
实施例13
重复实施例1的步骤，不同之处在于氮化硅内衬膜厚度变为2nm。
对比实施例1
重复实施例1的步骤，不同之处在于在制备具有沟槽隔离结构的硅基片过程中没有氮化硅内衬膜形成。
对比实施例2
重复对比实施例1的步骤，不同之处在于聚硅氮烷溶液A变为硅倍半氧烷氢化物溶液B。
对比实施例3
重复实施例1的步骤，不同之处在于，在制备具有沟槽隔离结构的硅基片过程中，是形成二氧化硅膜而不是氮化硅内衬膜。
对比实施例4
重复对比实施例3的步骤，不同之处在于聚硅氮烷溶液A变为硅倍半氧烷氢化物溶液B。
对比实施例5
重复实施例1的步骤，不同之处在于固化步骤的加热温度变为800℃。
对比实施例6
重复实施例2的步骤，不同之处于固化步骤的加热温度变为800℃。
评价
对每个实施例中制得的具有沟槽隔离结构的基片进行下述评价。
(1)在电子扫描显微镜下(后文中称作SEM)观察基片表面状态，目视评价沟槽部分的光洁度。
(2)沿与槽纵向的垂直方向切下基片，并将其在温度为23℃的含0.5wt％氢氟酸和5wt％氟化铵的水溶液中浸泡30秒，接着用纯水充分洗涤，并干燥。以与垂直于截面方向呈30度的仰角，50000倍放大率，在SEM下对截面中的槽部分进行观察，并照相。根据照片上的长度，通过三角法，计算出基片截面中表面部分的蚀刻速率和基片截面中表面部分和槽的最深部分的蚀刻深度之间的比值。
当槽中硅质膜均匀时，上述比值接近1。当槽最深部分硅质膜的密集度低时，则上述比值低于1。
(3)对于每个实施例中的基片，通过在SEM下的观察，测量未经氧化处理的氮化硅内衬膜的厚度。按这种测量方法，测定氮化硅内衬膜其氧化部分的厚度、在氧化后由氮化硅内衬膜得到的二氧化硅膜的厚度、和氮化硅内衬膜的热膨胀系数。
结果如下述表1-4所示。
表1基片表面的目视评价
沟槽宽度  0.05μm  0.1μm   0.2μm   0.5μm   1μm
实施例1  ◎  ◎   ◎   ◎   ◎
实施例2  ○  ○   ◎   ◎   ◎
实施例3  ◎  ◎   ◎   ◎   ◎
实施例4  ○  ○   ◎   ◎   ◎
实施例5  ◎  ◎   ◎   ◎   ◎
实施例6  ○  ○   ◎   ◎   ◎
实施例7  ◎  ◎   ◎   ◎   ◎
实施例8  ○  ○   ◎   ◎   ◎
实施例9  ◎  ◎   ◎   ◎   ◎
实施例10  ○  ○   ◎   ◎   ◎
实施例11  ○  ○   ◎   ◎   ◎
对比实施例1  xx  xx   xx   xx   xx
对比实施例2  xx  xx   xx   xx   xx
对比实施例3  xx  xx   xx   xx   xx
对比实施例4  xx  xx   xx   xx   xx
对比实施例5  x  x   △   △   △
对比实施例6  x  x   △   △   △
评价标准：
◎：光洁表面
○：保持光洁，虽然观察到轻微分离。
△：观察到轻微分离。
x：由于严重分离无法测量
xx：由于基片氧化形成变形的沟槽形状
表2基片蚀刻的评价
 蚀刻速率，nm/min         每种沟槽宽度的槽最深部分/表面蚀刻速率的比值
  0.05μm     0.1μm     0.2μm   0.5μm   1μm
实施例1  10   1.0     1.0     1.0   1.0   1.0
实施例2  12   1.2     1.1     1.1   1.0   1.0
实施例3  9   1.0     1.0     1.0   1.0   1.0
实施例4  10   1.1     1.1     1.1   1.0   1.0
实施例5  80   1.0     1.0     1.0   1.0   1.0
实施例6  10   1.1     1.1     1.1   1.0   1.0
实施例7  80   1.0     1.0     1.0   1.0   1.0
实施例8  9   1.1     1.1     1.1   1.0   1.0
实施例9  7   1.0     1.0     1.0   1.0   1.0
实施例10  9   1.1     1.0     1.0   1.0   1.0
实施例11  15   1.1     1.1     1.1   1.0   1.0
实施例12  10   1.0     1.0     1.0   1.0   1.0
实施例13  10   1.0     1.0     1.0   1.0   1.0
对比实施例1  10   1.0     1.0     1.0   1.0   1.0
对比实施例2  11   1.1     1.1     1.1   1.0   1.0
对比实施例3  10   1.0     1.0     1.0   1.0   1.0
对比实施例4  11   1.1     1.1     1.1   1.0   1.0
对比实施例5  28   无法测量     无法测量     3.5   2.8   1.3
对比实施例6  30   无法测量     无法测量     3.4   2.8   1.3
表3氧化后氮化硅内衬膜膨胀系数
                  SiN转化为SiO2的程度 膜厚度增加的程度(nm) 膨胀系数
未氧化SiN膜的厚度(nm) 氧化SiN膜的厚度(nm) 氧化SiO2膜的厚度(nm)
实施例1   3.0 7.0 13.4 6.4 1.64
实施例2   3.5 6.5 12.4 5.9 1.59
实施例3   3.5 6.5 12.4 55.9 1.59
实施例4   3.5 6.5 12.4 5.9 1.59
实施例5   2.0 8.0 15.3 7.3 1.73
实施例6   2.0 8.0 15.3 7.3 1.73
实施例11   6.0 4.0 7.6 3.6 1.36
对比实施例5   没有观察到氮化硅内衬膜的氧化
表4源自氮化硅内衬膜和多晶硅膜的氧化的膨胀系数
多晶硅转化为SiO2的转化率 多晶硅膜厚度增加的程度(nm)                    SiN转化为SiO2的程度 SiN厚度增加的程度(nm) 总的膜厚度增加的程度(nm) 膨胀系数
未氧化SiN膜的厚度(nm) 氧化SiN膜的厚度(nm) 氧化SiO2膜的厚度(nnm)
实施例7     100％     5.8     7.5     2.5     4.8     2.3     8.1   1.54
实施例8     100％     5.8     7.5     2.5     4.8     2.3     8.1   1.54
实施例9     100％     5.8     6.5     3.5     6.7     3.2     9.0   1.60
实施例10     100％     5.8     7.0     3.0     5.7     2.7     8.5   1.57
对比实施例6 氮化硅内衬膜和多晶硅膜都未观察到氧化。
多晶硅膜处于全部氧化状态，且氮化硅内衬膜也处于氧化状态。

Claims (12)

1.一种用于形成沟槽隔离结构的方法，包括以下步骤：
在硅基片上形成具有连续涂敷有氮化硅内衬膜的表面的沟槽隔离槽；
采用一种溶于有机溶剂中的含硅聚合物的溶液涂敷基片以形成含硅聚合物膜，该含硅聚合物选自由聚硅氮烷、硅倍半氧烷氢化物、和其混合物组成的组；和
在900℃～1200℃的温度下通过热处理所述涂敷基片进行固化将含硅聚合物膜转化为二氧化硅膜。
2.根据权利要求1用于形成沟槽隔离结构的方法，其中，氮化硅内衬膜厚度为8～50nm。
3.根据权利要求1或2用于形成沟槽隔离结构的方法，其中，在固化步骤中的加热温度为1000℃～1200℃。
4.根据权利要求1～3中任一项用于形成沟槽隔离结构的方法，其中，加热处理是在水蒸气浓度不低于50％的惰性气体或氧环境中进行的。
5.根据权利要求1～4中任一项用于形成沟槽隔离结构的方法，它还包括在加热处理之前在400℃或更低的温度预焙涂敷后基片的步骤。
6.根据权利要求1～5中任一项用于形成沟槽隔离结构的方法，其中，通过CVD法在氮化硅内衬膜之上形成多晶硅膜。
7.根据权利要求1～6中任一项用于形成沟槽隔离结构的方法，其中，氮化硅内衬膜厚度经过加热处理增加到1.3倍或更多。
8.一种具有硅质膜的基础材料，包括：
具有至少一个槽的基片；
用于填充槽的硅质膜；和
位于基片和硅质膜之间的连续的氮化硅内衬膜，
其中，至少一部分氮化硅内衬膜已经被氧化。
9.根据权利要求8具有硅质膜的基础材料，其中，所述氮化硅内衬膜是通过加热被氧化的。
10.根据权利要求8或9具有硅质膜的基础材料，其中，所述氮化硅内衬膜从其不与基片接触一侧的氮化硅内衬膜表面起被加热氧化达到不小于1.0nm。
11.根据权利要求8～10中任一项具有硅质膜的基础材料，其中，在硅质膜和氮化硅内衬膜之间还有多晶硅膜。
12.一种包含权利要求8～11中任一项具有硅质膜的基础材料的半导体器件。
CNA200580017325XA 2004-06-04 2005-05-30 用于形成沟槽隔离结构的方法 Pending CN1965402A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004167435A JP2005347636A (ja) 2004-06-04 2004-06-04 トレンチ・アイソレーション構造の形成方法
JP167435/2004 2004-06-04

Publications (1)

Publication Number Publication Date
CN1965402A true CN1965402A (zh) 2007-05-16

Family

ID=35463125

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200580017325XA Pending CN1965402A (zh) 2004-06-04 2005-05-30 用于形成沟槽隔离结构的方法

Country Status (7)

Country Link
US (1) US20080061398A1 (zh)
EP (1) EP1768175B1 (zh)
JP (1) JP2005347636A (zh)
KR (1) KR20070028518A (zh)
CN (1) CN1965402A (zh)
TW (1) TW200625520A (zh)
WO (1) WO2005119758A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531522A (zh) * 2013-10-30 2014-01-22 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN107393864A (zh) * 2017-08-29 2017-11-24 睿力集成电路有限公司 一种隔离结构及其制造方法
CN110739264A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 浅沟槽隔离结构及其形成方法、半导体器件的制作方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4901221B2 (ja) * 2006-01-17 2012-03-21 株式会社東芝 半導体装置の製造方法
JP2008101206A (ja) * 2006-09-21 2008-05-01 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
CN101516970B (zh) * 2006-09-21 2013-04-24 Jsr株式会社 有机硅树脂组合物和沟槽隔离的形成方法
JP2008266119A (ja) * 2006-11-24 2008-11-06 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JP4748042B2 (ja) * 2006-11-30 2011-08-17 東京エレクトロン株式会社 熱処理方法、熱処理装置及び記憶媒体
JP2009044000A (ja) 2007-08-09 2009-02-26 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JPWO2009096603A1 (ja) * 2008-02-01 2011-05-26 Jsr株式会社 トレンチアイソレーションの形成方法
US7999355B2 (en) 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
JP4886021B2 (ja) 2008-12-16 2012-02-29 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
KR101683071B1 (ko) 2010-09-08 2016-12-06 삼성전자 주식회사 반도체 소자 및 그 제조방법
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
KR101361454B1 (ko) * 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
KR101825546B1 (ko) * 2014-05-26 2018-02-05 제일모직 주식회사 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
KR101837971B1 (ko) 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
CN106356281B (zh) * 2015-07-16 2019-10-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN111095524B (zh) * 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178412A (ja) * 1989-12-07 1991-08-02 Mazda Motor Corp インモールドコート方法
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
JPH10303289A (ja) * 1997-04-30 1998-11-13 Hitachi Ltd 半導体集積回路装置の製造方法
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
JP2002043408A (ja) * 2000-07-28 2002-02-08 Nec Kansai Ltd 半導体装置の製造方法
JP2002088156A (ja) * 2000-09-07 2002-03-27 Dow Corning Corp 結晶性水素化シルセスキオキサンの製造方法
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
KR100436495B1 (ko) * 2001-06-07 2004-06-22 삼성전자주식회사 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
KR100354441B1 (en) * 2000-12-27 2002-09-28 Samsung Electronics Co Ltd Method for fabricating spin-on-glass insulation layer of semiconductor device
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
KR100512167B1 (ko) * 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
JP5121102B2 (ja) * 2001-07-11 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6767642B2 (en) * 2002-03-11 2004-07-27 E. I. Du Pont Nemours And Company Preparation and use of crosslinkable acrylosilane polymers containing vinyl silane monomers
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531522A (zh) * 2013-10-30 2014-01-22 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN103531522B (zh) * 2013-10-30 2016-08-17 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN107393864A (zh) * 2017-08-29 2017-11-24 睿力集成电路有限公司 一种隔离结构及其制造方法
CN110739264A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 浅沟槽隔离结构及其形成方法、半导体器件的制作方法
CN110739264B (zh) * 2019-10-30 2022-08-09 上海华力微电子有限公司 浅沟槽隔离结构及其形成方法、半导体器件的制作方法

Also Published As

Publication number Publication date
JP2005347636A (ja) 2005-12-15
EP1768175A1 (en) 2007-03-28
TW200625520A (en) 2006-07-16
EP1768175B1 (en) 2019-05-15
US20080061398A1 (en) 2008-03-13
EP1768175A8 (en) 2007-05-09
WO2005119758A1 (ja) 2005-12-15
KR20070028518A (ko) 2007-03-12
EP1768175A4 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
CN1965402A (zh) 用于形成沟槽隔离结构的方法
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
TWI541898B (zh) 用於半導體整合之非敏性乾式移除製程
TWI555883B (zh) 溝槽隔絕構造的形成方法
KR101412453B1 (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
TWI579916B (zh) 整合可流動氧化物及頂蓋氧化物之新穎間隙填充
CN104885204B (zh) 二氧化硅质膜的形成方法以及通过该方法形成的二氧化硅质膜
CN101366103B (zh) 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
KR20190101893A (ko) 고품질 에칭 저항성 갭필 유전체 막의 퇴적 및 리플로우를 위한 방법
KR20110116966A (ko) 실리카질 막의 제조에 사용하는 침지용 용액 및 이를 사용한 실리카질 막의 제조법
TWI504650B (zh) 增加聚矽氮烷和氮化矽間黏著性的方法和形成溝槽隔離結構的方法
CN110628435B (zh) 氮化硅膜蚀刻组合物
TWI539522B (zh) 隔離構造之形成方法
JP2005502202A (ja) 電子デバイスおよび製造方法
CN101512737A (zh) 硅质薄膜形成用组合物及应用所述组合物的硅质薄膜的形成方法
KR101776265B1 (ko) 하드마스크 층의 형성 방법, 반도체 소자의 제조방법, 및 이에 따른 반도체 소자
KR20240118671A (ko) 기판 처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication