CN103531522A - 浅沟槽隔离结构制备方法 - Google Patents

浅沟槽隔离结构制备方法 Download PDF

Info

Publication number
CN103531522A
CN103531522A CN201310530767.0A CN201310530767A CN103531522A CN 103531522 A CN103531522 A CN 103531522A CN 201310530767 A CN201310530767 A CN 201310530767A CN 103531522 A CN103531522 A CN 103531522A
Authority
CN
China
Prior art keywords
isolation structure
fleet plough
silicon dioxide
plough groove
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310530767.0A
Other languages
English (en)
Other versions
CN103531522B (zh
Inventor
江润峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310530767.0A priority Critical patent/CN103531522B/zh
Publication of CN103531522A publication Critical patent/CN103531522A/zh
Application granted granted Critical
Publication of CN103531522B publication Critical patent/CN103531522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及半导体技术领域，公开了一浅沟槽隔离结构制备方法，包括步骤：提供半导体基底，其表面覆盖有二氧化硅层；刻蚀在半导体基底中形成第一沟槽；氧化所述第一沟槽底部及侧壁形成覆盖其表面的二氧化硅薄膜；在上述沟槽结构表面形成线性氮化硅层；在所述线性氮化硅层表面形成线性二氧化硅层；涂覆聚硅氮烷对所述第一沟槽进行填充；高温固化；平坦化；刻蚀清洗，形成第二沟槽；沉积二氧化硅填充层，对第二沟槽进行填充；退火。本发明采用聚硅氮烷对第一沟槽较深的位置进行致密的填充并固化，对于较浅的第二沟槽，则采用高密度等离子体填充并退火，从而在防止硅损失的同时，有效消除二氧化硅填充层的中间孔洞。

Description

浅沟槽隔离结构制备方法
技术领域
本发明涉及半导体技术领域，特别涉及半导体工艺中的浅沟槽隔离结构制备方法。
背景技术
随着半导体技术的飞速发展，半导体器件特征尺寸显著减小，对芯片制造工艺也相应地提出了更高的要求。其中一个具有挑战性的课题就是绝缘介质在各个薄膜层之间或沟槽中均匀无孔的填充以提供充分有效地隔离保护。
在制造工艺进入深亚微米技术节点之后，改进的LOCOS结构存在严重的鸟嘴效应和场氧减薄效应，于是出现了浅沟槽隔离（STI）技术，浅沟槽隔离结构的形成首先需要在衬底中刻蚀出沟槽，再利用化学气相淀积在浅沟槽中填入介电质，例如氧化硅，再利用化学机械抛光的方法使晶片表面平坦化。与LOCOS结构相比，浅沟槽隔离表面积显著减小，与CMP技术兼容，能够适用于更小的线宽和更高的集成度要求，是一种更有效的隔离技术。因此，在0.25μm，特别是0.13μm以下工艺技术中，浅沟槽隔离技术得到了广泛应用。
现有技术中，65nm及以上器件的浅沟槽隔离结构主要采用高浓度等离子流（HDP）来淀积SiO2薄膜，这是由于高浓度等离子流具有良好的填充能力、更好的淀积薄膜特性以及更高的产量。而随着特征尺寸的进一步缩小，半导体结构深宽比不断增大，在45nm及以下技术节点，更多采用具有更高填充能力的高深宽比（HARP）工艺填充取代高浓度等离子流填充，并采用后续的退火工艺使填充致密化。
图1为现有技术中浅沟槽隔离结构制备方法步骤流程图。
图2a～图2f为现有技术中浅沟槽隔离结构制备方法各步骤结构示意图。
如图1及图2a～2f所示，现有技术中，采用高深宽比工艺实现浅沟槽隔离结构制备的方法步骤如下：
1）提供半导体基底100：该步骤中，如图2a所示，该半导体基底100表面依次覆盖有二氧化硅层110和氮化硅层120；
2）刻蚀在半导体基底100中形成沟槽200：该步骤中，如图2b所示，依次刻蚀氮化硅层120、二氧化硅层110并在半导体基底100中形成沟槽200；
3）氧化修复沟槽200刻蚀过程中的硅损伤：该步骤中，如图2c所示，氧化在沟槽200底部及侧壁形成覆盖其表面的一薄二氧化硅层130，用以修复沟槽200刻蚀过程中对半导体基底100的硅损伤，同时修复尖角，使沟槽200底面及侧壁更平滑，有利于后续填充的充分进行；
4）采用高深宽比工艺进行沟槽填充：该步骤中，如图2d所示，采用高深宽比工艺在沟槽200中填充二氧化硅140，此时，覆盖半导体基底100表面的二氧化硅层厚度为a’，半导体基底100上的沟槽200中高深宽比工艺填充二氧化硅140形成的浅沟槽隔离结构上表面宽度为b’；
5）退火：该步骤中，传统浅槽隔离制备的退火工艺中，采用湿法退火，引入蒸汽，蒸汽在高温产生氧化活性的氢氧根（-OH），氢氧根（-OH）很容易穿透二氧化硅层110/130，来氧化半导体基底100中的活性硅，生成二氧化硅：2H2O+Si→SiO2+2H2，从而导致半导体基底100中硅的损失。如图2e所示，退火工艺后，覆盖半导体基底100表面的二氧化硅层厚度变为a，半导体基底100上的沟槽200中高深宽比工艺填充二氧化硅140形成的浅沟槽隔离结构上表面宽度变为b，且a＞a’，b＞b’。
现有技术中，浅沟槽隔离结构的制备还包括后续的平坦化等过程，从而实现如图2f所示的浅沟槽隔离结构。
在上述浅沟槽隔离结构制备方法中，后续退火过程中的退火条件对高深宽比工艺填充能力有较大影响。图3为现有技术中浅沟槽隔离结构扫描电镜示意图。如图3所示，由于在干法退火后高深宽比工艺填充的二氧化硅大量收缩，会在沟槽200内部产生裂缝或粉红色的细小缝隙101。现有技术中，通常引入蒸汽退火来使高深宽比工艺填充的薄膜收缩减少，从而获得更好的填充效果。然而，蒸汽在高温产生氧化活性的氢氧根（-OH），氢氧根很容易穿透二氧化硅层（SiO2）氧化活性硅，即：蒸汽退火将会导致活性硅损耗。避免或减轻该问题可以通过降低蒸汽退火的温度或减少退火时间来实现，但同时又会影响高深宽比工艺填充的薄膜收缩和缝隙的愈合，成为现有浅沟槽隔离技术中难以调和的矛盾问题。
发明内容
本发明所要解决的技术问题是，提供一浅沟槽隔离结构制备方法，能够满足先进工艺节点下、高深宽比半导体结构中大角度、高质量浅沟槽隔离结构的制备要求，并避免活性硅损耗。
为解决上述技术问题，本发明提供了一种浅沟槽隔离结构制备方法，包括步骤：
提供半导体基底，其表面覆盖有二氧化硅层；
刻蚀在半导体基底中形成第一沟槽；
氧化所述第一沟槽底部及侧壁形成覆盖其表面的二氧化硅薄膜；
在上述沟槽结构表面形成线性氮化硅层；
在所述线性氮化硅层表面形成线性二氧化硅层；
涂覆聚硅氮烷对所述第一沟槽进行填充；
高温固化；
平坦化；
刻蚀清洗，形成第二沟槽；
沉积二氧化硅填充层，对第二沟槽进行填充；
退火。
作为可选择的技术方案，所述半导体基底表面的二氧化硅层表面，还覆盖有氮化硅层。
作为可选择的技术方案，所述第一沟槽底部及侧壁的氧化采用干氧氧化工艺，所述线性氮化硅层采用化学气相沉积方法形成，所述线性二氧化硅层采用低压自由基氧化法形成，所述二氧化硅填充层采用高深宽比工艺形成，且所述线性氮化硅层和所述线性二氧化硅层的厚度均为
Figure BDA0000404742470000041
作为可选择的技术方案，所述高温固化在水汽通入环境下进行，固化温度为300～400℃。进一步地，所述高温固化还包括N2环境下、升温至800～1000℃的固化过程。
作为可选择的技术方案，所述平坦化步骤平坦化至暴露出氮化硅层或二氧化硅层表面；所述刻蚀清洗步骤采用氢氟酸溶液进行清洗；所述第二沟槽的填充采用高密度等离子体工艺进行。
本发明的优点在于，所提供的浅沟槽隔离结构制备方法中，通过氧化所述第一沟槽底部及侧壁形成覆盖其表面的二氧化硅薄膜，对第一沟槽刻蚀过程中产生的硅损伤进行修复，同时修复沟槽尖角，使第一沟槽更平滑，有利于第一沟槽的充分填充；通过在第一沟槽结构表面形成线性氮化硅层，有效阻止退火过程中水汽或氧气分子的扩散；通过在线性氮化硅层表面进一步形成作为填充过渡层的线性二氧化硅层，防止固化后形成槽内裂缝；通过聚硅氮烷涂覆和高密度等离子体填充实现浅沟槽隔离结构填充层的沉积，在防止硅损失的同时，消除二氧化硅填充层的中间孔洞。
与现有技术相比，致密、稳定的氮化硅层的引入，能够阻止水汽或氧气分子的扩散，有效防止了高温湿法退火导致的硅损失，同时，采用聚硅氮烷对第一沟槽较深的位置进行致密的填充并固化，对于较浅的第二沟槽，则采用高密度等离子体填充并退火，从而在防止硅损失的同时，有效消除二氧化硅填充层的中间孔洞，进一步改善了高深宽比浅沟槽隔离结构填充过程中的缝隙和孔洞，得以获得高质量的浅沟槽隔离结构。
附图说明
图1为现有技术中浅沟槽隔离结构制备方法步骤流程图；
图2a～图2f为现有技术中浅沟槽隔离结构制备方法各步骤结构示意图；
图3为现有技术中浅沟槽隔离结构扫描电镜示意图；
图4为本发明提供的浅沟槽隔离结构制备方法步骤流程图；
图5a～图5k为本发明提供的浅沟槽隔离结构制备方法各步骤结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图4为本发明提供的浅沟槽隔离结构制备方法步骤流程图。
如图4所示，本具体实施方式提供的浅沟槽隔离结构制备方法，包括步骤：
步骤S1：提供半导体基底500。
该步骤中，所述半导体基底500可以为原始或外延的半导体材料晶圆，如单晶硅/锗硅/锗或其他公知的III-V族半导体材料晶圆、带有绝缘埋层的单晶硅/锗硅/应变硅/锗/或其他公知的III-V族半导体材料晶圆（SOI/SGOI/sSOI/GOI晶圆）等，且所述原始或外延的半导体材料晶圆表面还可以包括半导体掺杂的阱区或有源区。作为优选实施例，半导体基底为硅衬底或SOI衬底。
该步骤中，如图5a所示，半导体基底500表面覆盖有二氧化硅层510，在后续工艺过程中，对半导体基底500表面起到保护作用。作为最佳实施例，二氧化硅层510表面还覆盖有氮化硅层520。二氧化硅层510和氮化硅层520的制备均采用本领域技术人员熟知的氧化及化学气相沉积工艺，在此不作赘述。
步骤S2：刻蚀在半导体基底500中形成第一沟槽610。
该步骤中，如图5b所示，依次刻蚀覆盖半导体基底500表面的二氧化硅层510和氮化硅层520，直至在半导体基底500中形成第一沟槽610，用以形成浅沟槽隔离结构。
本具体实施方式中，刻蚀形成的沟槽610为V型或U型槽，当半导体基底500为SOI衬底时，刻蚀至暴露出SOI衬底绝缘埋层，在顶层硅中形成第一沟槽610。
步骤S3：氧化所述第一沟槽610底部及侧壁形成覆盖其表面的二氧化硅薄膜530。
该步骤中，第一沟槽610底部及侧壁的氧化采用干氧氧化工艺，通常在常压下通入O2或N2稀释的O2，在800～1000℃高温下进行氧化形成二氧化硅薄膜530。如图5c所示，覆盖第一沟槽610底部及侧壁的二氧化硅薄膜530用以修复步骤S2刻蚀过程中对半导体基底500的硅损伤，同时修复第一沟槽610尖角，使第一沟槽610更为平滑，有利于后续对第一沟槽610的充分填充。
步骤S4：在步骤S3形成的结构表面形成线性氮化硅层540。
该步骤中，线性氮化硅层540的形成采用化学气相沉积方法实现，在600～800℃温度下通入SiH2Cl2和NH3气体，在0.2～0.4torr腔体压力下发生反应：SiH2Cl2+NH3→Si3N4+副产物，从而在步骤S3得到的结构表面，特别是第一沟槽610的二氧化硅薄膜530表面，沉积线性氮化硅层540。
本具体实施方式中，如图5d所示，由于氮化硅结构为一个氮原子周围连接有三个硅原子，不同于一个氧原子周围连接两个硅原子的二氧化硅结构，氮化硅为一种更致密、稳定的结构，其覆盖在沟槽结构表面，能够有效阻止后续湿法退火过程中水汽或氧气分子的扩散。
作为较佳实施例，线性氮化硅层540的厚度为
Figure BDA0000404742470000071
最优地，线性氮化硅层540厚度为
Figure BDA0000404742470000072
步骤S5：在所述线性氮化硅层540表面形成线性二氧化硅层550。
该步骤中，所形成的线性二氧化硅层550结构如图5e所示。线性二氧化硅层550的形成采用低压自由基氧化法（Low Pressure Radical Oxidation，LPRO）实现，以一定配比的氧气和氢气直接通入高温、低压的炉管，经过初级反应，产生高氧化活性的自由基（O*、H*、OH*），反应过程主要包括：H2+O2→2OH*，H2+OH*→H2O+H*，O2+H*→OH+O*，H2+O*→OH+H*，氧化活性的自由基与氮化硅反应生成二氧化硅，生成1nm的二氧化硅大约消耗0.7nm氮化硅，具体反应过程为：Si3N4+O*，OH*→SiO2+副产物。
作为较佳实施例，该步骤中，低压自由基氧化法的氧化温度为900～1000℃，炉管压力为0.1～0.35Torr，氧化生成的线性二氧化硅层550厚度为
Figure BDA0000404742470000081
作为最佳实施例，该步骤生成的线性二氧化硅层550厚度为
Figure BDA0000404742470000082
本具体实施方式中，线性二氧化硅层550的引入，作为过渡层，可以防止后续高温固化后形成槽内裂缝。
步骤S6：涂覆聚硅氮烷560对所述第一沟槽610进行填充。
该步骤中，聚硅氮烷560为流动性很好的聚合物，能够充分填充第一沟槽610，特别是对于具有较大深宽比的大角度、深度较深的沟槽下部区域，能够获得更为充分的填充。
本具体实施方式中，由于聚硅氮烷560采用类似光刻胶的旋涂方式，如图5f所示，所涂覆的聚硅氮烷560充分填充第一沟槽610并覆盖氮化硅层520及步骤S5中在氮化硅层520表面覆盖的线性二氧化硅层550表面。
步骤S7：高温固化。
该步骤中，采用炉管工艺在高温下通入水汽，水汽使硅氮键和硅氢键被硅氧键取代，从而形成二氧化硅。
作为较佳实施例，高温固化的温度为300～400℃，最佳的，该水汽环境下的高温固化温度为350℃。
作为最佳实施例，该步骤中，水汽环境下的高温固化后，还进一步升温至800～1000℃，在通入N2的环境下进一步固化，得到更稳致密的二氧化硅，高温固化后的浅沟槽隔离结构如图5g所示。
步骤S8：平坦化。
该步骤中，如图5h所示，涂覆聚硅氮烷560并高温固化后的平坦化过程采用化学机械抛光工艺，平坦化至暴露出氮化硅层520或二氧化硅层510表面。作为最佳实施例，该平坦化步骤平坦化至暴露出氮化硅层520表面。
步骤S9：刻蚀清洗，形成第二沟槽620。
该步骤中，如图5i所示，采用氢氟酸溶液对步骤S8得到的浅沟槽隔离结构进行清洗，在去除平坦化过程中表面残余的研磨残渣的同时，自第一沟槽610表面对沟槽内填充的聚硅氮烷560进行化学反应的湿法刻蚀，从而在第一沟槽610上部区域形成深度较浅的第二沟槽620，第二沟槽620的深度小于第一沟槽610的深度。
作为最佳实施例，该步骤采用100:1稀释配比的氢氟酸溶液进行刻蚀清洗，刻蚀得到的第二沟槽620深度低于所述氮化硅层520与二氧化硅层510的交界面。
步骤S10：沉积二氧化硅填充层570，对第二沟槽620进行填充。
该步骤中，采用高密度等离子体工艺对第二沟槽620进行填充，如图5j所示，由于进行二次填充的第二沟槽620具有较浅的沟槽深度，能够防止在第二沟槽620的二氧化硅填充层570中产生中间空洞。
步骤S11：退火。
该步骤中，退火工艺可以为湿法退火，也可以为干法退火，或上述两种退火方式的结合。
作为最佳实施例，该过火步骤进一步包括：
步骤S111：湿法退火。
该步骤中，退火过程通入水汽，退火温度较低，为低温退火。作为较佳实施例，退火温度为400～800℃，较佳的，湿法退火过程在400℃环境下开始通入水汽，并以10℃/分钟升温至600～750℃，保持0～60分钟进行退火。
步骤S112：通入N2，以排除多余的水汽。
作为最佳实施例，N2通入时间为0～60分钟，该步骤中，退火温度保持不变。
步骤S113：干法退火。
该步骤中，干法退火的温度问1000～1200℃，退火过程中，持续通入N2。
作为较佳实施例，在步骤S112或/及步骤S113过程中，退火温度上升至1050℃，并保持30～60分钟。
本具体实施方式中，退火过程包括低温的湿法退火和高温的干法退火两步：低温的湿法退火过程中-OH的引入，可以使高密度等离子体工艺中的小缝隙得到愈合，后续含N2的高温干法退火，则使高密度等离子体工艺填充致密化。因此，退火前后，半导体基底500表面覆盖的二氧化硅层510厚度及半导体基底500上的浅沟槽结构填充后表面沟槽宽度基本保持一致，有效防止了硅损伤。
需要指出的是，本具体实施方式提供的浅沟槽隔离结构制备方法，还包括后续平坦化至氮化硅层520或二氧化硅层510的平坦化过程，及清洗等常规步骤，最终得到如图5k所示的浅沟槽隔离结构。上述工艺均为本领域技术人员所熟知的加工过程，在此不作赘述。
本具体实施方式所提供的浅沟槽隔离结构制备方法中，通过氧化所述第一沟槽610底部及侧壁形成覆盖其表面的二氧化硅薄膜530，对第一沟槽610刻蚀过程中产生的硅损伤进行修复，同时修复沟槽尖角，使第一沟槽610更平滑，有利于第一沟槽610的充分填充；通过在第一沟槽610结构表面形成线性氮化硅层540，有效阻止退火过程中水汽或氧气分子的扩散；通过在线性氮化硅层540表面进一步形成作为填充过渡层的线性二氧化硅层550，防止固化后形成槽内裂缝；通过聚硅氮烷560涂覆和高密度等离子体填充实现浅沟槽隔离结构填充层560/570的沉积，在防止硅损失的同时，消除二氧化硅填充层570的中间孔洞。
除此之外，致密、稳定的氮化硅层540的引入，能够阻止水汽或氧气分子的扩散，有效防止了高温湿法退火导致的硅损失，同时，采用聚硅氮烷560对第一沟槽610较深的位置进行致密的填充并固化，对于较浅的第二沟槽620，则采用高密度等离子体工艺进行二氧化硅填充层570的填充并退火，从而在防止硅损失的同时，有效消除二氧化硅填充层570的中间孔洞，进一步改善了高深宽比浅沟槽隔离结构填充过程中的缝隙和孔洞，得以获得高质量的浅沟槽隔离结构。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种浅沟槽隔离结构制备方法，包括步骤：
提供半导体基底，其表面覆盖有二氧化硅层；
刻蚀在半导体基底中形成第一沟槽；
氧化所述第一沟槽底部及侧壁形成覆盖其表面的二氧化硅薄膜；
在上述沟槽结构表面形成线性氮化硅层；
在所述线性氮化硅层表面形成线性二氧化硅层；
涂覆聚硅氮烷对所述第一沟槽进行填充；
高温固化；
平坦化；
刻蚀清洗，形成第二沟槽；
沉积二氧化硅填充层，对第二沟槽进行填充；
退火。
2.根据权利要求1所述的浅沟槽隔离结构制备方法，其特征在于，所述半导体基底表面的二氧化硅层表面，还覆盖有氮化硅层。
3.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述第一沟槽底部及侧壁的氧化采用干氧氧化。
4.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述线性氮化硅层采用化学气相沉积方法形成。
5.根据权利要求4所述的浅沟槽隔离结构制备方法，其特征在于，所述线性氮化硅层厚度为
Figure FDA0000404742460000011
6.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述线性二氧化硅层采用低压自由基氧化法形成。
7.根据权利要求6所述的浅沟槽隔离结构制备方法，其特征在于，所述线性二氧化硅层厚度为
Figure FDA0000404742460000021
8.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述高温固化在水汽通入环境下进行，固化温度为300～400℃。
9.根据权利要求8所述的浅沟槽隔离结构制备方法，其特征在于，所述高温固化还包括N2环境下、升温至800～1000℃的固化过程。
10.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述平坦化步骤平坦化至暴露出氮化硅层或二氧化硅层表面。
11.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述刻蚀清洗步骤采用氢氟酸溶液进行。
12.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述第二沟槽的填充采用高密度等离子体工艺进行。
CN201310530767.0A 2013-10-30 2013-10-30 浅沟槽隔离结构制备方法 Active CN103531522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310530767.0A CN103531522B (zh) 2013-10-30 2013-10-30 浅沟槽隔离结构制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310530767.0A CN103531522B (zh) 2013-10-30 2013-10-30 浅沟槽隔离结构制备方法

Publications (2)

Publication Number Publication Date
CN103531522A true CN103531522A (zh) 2014-01-22
CN103531522B CN103531522B (zh) 2016-08-17

Family

ID=49933421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310530767.0A Active CN103531522B (zh) 2013-10-30 2013-10-30 浅沟槽隔离结构制备方法

Country Status (1)

Country Link
CN (1) CN103531522B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157602A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN106856189A (zh) * 2015-12-09 2017-06-16 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN107406983A (zh) * 2014-12-22 2017-11-28 应用材料公司 通过沉积调整来解决fcvd的线条弯曲
CN107527859A (zh) * 2016-06-16 2017-12-29 三星电子株式会社 用于制造半导体装置的方法
CN109870769A (zh) * 2019-03-04 2019-06-11 南京大学 一种干法蚀刻制备二氧化硅光学微盘腔的方法
CN110517984A (zh) * 2019-08-29 2019-11-29 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN113707548A (zh) * 2021-07-08 2021-11-26 广东省大湾区集成电路与系统应用研究院 栅氧化层及其制备方法和半导体器件
CN115863252A (zh) * 2023-01-29 2023-03-28 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635240A (en) * 1995-06-19 1997-06-03 Dow Corning Corporation Electronic coating materials using mixed polymers
US20020127817A1 (en) * 2001-03-12 2002-09-12 Samsung Electronics Co., Ltd. Semiconductor device having trench isolation layer and a method of forming the same
CN1965402A (zh) * 2004-06-04 2007-05-16 Az电子材料（日本）株式会社 用于形成沟槽隔离结构的方法
CN101366103A (zh) * 2006-01-18 2009-02-11 Az电子材料（日本）株式会社 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
CN101416296A (zh) * 2006-04-07 2009-04-22 应用材料股份有限公司 使膜层紧密及改善间隙填充效果的多步骤硬化膜层方法
CN101673702A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 浅槽隔离结构的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635240A (en) * 1995-06-19 1997-06-03 Dow Corning Corporation Electronic coating materials using mixed polymers
US20020127817A1 (en) * 2001-03-12 2002-09-12 Samsung Electronics Co., Ltd. Semiconductor device having trench isolation layer and a method of forming the same
CN1965402A (zh) * 2004-06-04 2007-05-16 Az电子材料（日本）株式会社 用于形成沟槽隔离结构的方法
CN101366103A (zh) * 2006-01-18 2009-02-11 Az电子材料（日本）株式会社 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
CN101416296A (zh) * 2006-04-07 2009-04-22 应用材料股份有限公司 使膜层紧密及改善间隙填充效果的多步骤硬化膜层方法
CN101673702A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 浅槽隔离结构的制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157602A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN104157602B (zh) * 2014-08-27 2019-11-22 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN107406983A (zh) * 2014-12-22 2017-11-28 应用材料公司 通过沉积调整来解决fcvd的线条弯曲
CN107406983B (zh) * 2014-12-22 2021-03-16 应用材料公司 通过沉积调整来解决fcvd的线条弯曲
CN106856189A (zh) * 2015-12-09 2017-06-16 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN107527859A (zh) * 2016-06-16 2017-12-29 三星电子株式会社 用于制造半导体装置的方法
CN109870769A (zh) * 2019-03-04 2019-06-11 南京大学 一种干法蚀刻制备二氧化硅光学微盘腔的方法
CN110517984A (zh) * 2019-08-29 2019-11-29 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN113707548A (zh) * 2021-07-08 2021-11-26 广东省大湾区集成电路与系统应用研究院 栅氧化层及其制备方法和半导体器件
CN115863252A (zh) * 2023-01-29 2023-03-28 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Also Published As

Publication number Publication date
CN103531522B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN103531522A (zh) 浅沟槽隔离结构制备方法
US7947551B1 (en) Method of forming a shallow trench isolation structure
US8975155B2 (en) Method of forming a shallow trench isolation structure
CN105047660B (zh) 浅沟槽隔离结构
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
KR100757125B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
US6051478A (en) Method of enhancing trench edge oxide quality
CN105244269A (zh) 一种半导体器件及其制造方法
CN110867408B (zh) 沟槽的填充方法
CN103531523A (zh) 浅沟槽隔离结构制备方法
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
JP2005150500A (ja) 半導体装置および半導体装置の製造方法
JP2010263104A (ja) 半導体装置及びその製造方法
US9349814B2 (en) Gate height uniformity in semiconductor devices
US20040072400A1 (en) Method of forming a shallow trench isolation structure
US20120220130A1 (en) Method for fabricating semiconductor device
CN110364476B (zh) 一种半导体器件的制造方法
JP2010050145A (ja) 素子分離構造の製造方法および素子分離構造
KR20110024513A (ko) 반도체 소자 제조 방법
KR100226729B1 (ko) 반도체소자의 격리막 형성방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR100427717B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant