CN110867408B - 沟槽的填充方法 - Google Patents

沟槽的填充方法 Download PDF

Info

Publication number
CN110867408B
CN110867408B CN201810987735.6A CN201810987735A CN110867408B CN 110867408 B CN110867408 B CN 110867408B CN 201810987735 A CN201810987735 A CN 201810987735A CN 110867408 B CN110867408 B CN 110867408B
Authority
CN
China
Prior art keywords
oxide layer
groove
trench
sacvd
pecvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810987735.6A
Other languages
English (en)
Other versions
CN110867408A (zh
Inventor
杨军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810987735.6A priority Critical patent/CN110867408B/zh
Publication of CN110867408A publication Critical patent/CN110867408A/zh
Application granted granted Critical
Publication of CN110867408B publication Critical patent/CN110867408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种沟槽的填充方法，包括：提供一具有沟槽的衬底；采用第一PECVD工艺沉积形成第一氧化物层于所述衬底表面及所述沟槽的底部和侧壁上；采用第二PECVD工艺沉积形成第二氧化物层于所述第一氧化物层上；沿垂直于所述衬底的方向进行蚀刻以除去所述衬底表面及所述沟槽底部的第二氧化物层，保留所述沟槽侧壁的第二氧化物层；采用SACVD工艺沉积形成第三氧化物层，以填满所述沟槽；其中，SACVD工艺中第三氧化层在所述沟槽底部的沉积速率大于在所述沟槽侧壁的沉积速率。该方法利用SACVD工艺在不同基底氧化层上的沉积选择性，可以有效避免在沟槽填充过程中产生空洞，防止后续工艺易造成的缺陷问题，提高所制备的半导体器件性能。

Description

沟槽的填充方法
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体结构中沟槽的填充方法。
背景技术
随着半导体工艺技术的发展，元件尺寸不断缩减，半导体集成电路中的沟槽深宽比随之不断增加，这使得在浅沟槽隔离(STI)或层间介电层(ILD)结构中的沟槽填充工艺越来越具有挑战性。然而，由于现有沟槽填充工艺中沟槽内部的填充材料之间极易发生空洞(void)，在后续处理工艺中，例如湿法清洗(wet clean)或化学机械研磨工艺(chemicalmechanical polish)中，这些空洞极易暴露而产生缺陷，进而影响器件性能。
为此，亟需提供一种新的沟槽的填充方法，以解决现有技术存在的上述种种问题。
需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的是提供一种沟槽的填充方法，以解决在现有半导体结构形成过程中，其高深宽比沟槽在填充时易产生空洞而影响器件性能的问题。
为了实现上述目的，本发明采用如下技术方案：
本发明提供一种沟槽的填充方法，包括：
提供一具有沟槽的衬底；
采用第一等离子体增强化学气相沉积(PECVD)工艺沉积形成第一氧化物层于所述衬底表面及所述沟槽的底部和侧壁上；
采用第二等离子体增强化学气相沉积(PECVD)工艺沉积形成第二氧化物层于所述第一氧化物层上；
沿垂直于所述衬底的方向进行蚀刻以除去所述衬底表面及所述沟槽底部的第二氧化物层，保留所述沟槽侧壁的第二氧化物层；
采用次气压化学气相沉积(SACVD)工艺沉积形成第三氧化物层，以填满所述沟槽；
其中，所述SACVD工艺中，所述第三氧化层在所述沟槽底部的沉积速率大于在所述沟槽侧壁的沉积速率。
根据本发明的一个实施方式，所述第一PECVD工艺的反应原料为硅烷(SiH4)与含氧气体，所述第二PECVD工艺中的反应原料为正硅酸乙酯(TEOS)和氧气(O2)，所述SACVD工艺中的反应原料为TEOS和臭氧(O3)。
根据本发明的一个实施方式，所述SACVD工艺中，所述第三氧化物层在所述沟槽底部的沉积速率与所述沟槽侧壁的沉积速率的比例为(1.2～4):1。
根据本发明的一个实施方式，所述第一PECVD工艺中，所述含氧气体选自一氧化二氮和/或氧气，所述含氧气体与硅烷的气体体积流量比为(10～50):1。
根据本发明的一个实施方式，所述第二PECVD工艺中，所述氧气和正硅酸乙酯的气体体积流量比为(0.5～6):1。
根据本发明的一个实施方式，所述SACVD工艺中，所述臭氧和正硅酸乙酯的气体体积流量比为(4～30):1。
根据本发明的一个实施方式，所述SACVD工艺中，所述臭氧的气体流量为15000～35000sccm。
根据本发明的一个实施方式，所述第一氧化物层的台阶覆盖率为20％～50％，所述第二氧化物层的台阶覆盖率为60％～80％。
根据本发明的一个实施方式，所述保留沟槽侧壁的第二氧化层的厚度为3～30nm。
根据本发明的一个实施方式，所述第一PECVD工艺中，反应压力为5～10torr，反应温度为250～400℃，沉积速率为
Figure BDA0001780079350000021
根据本发明的一个实施方式，所述第二PECVD工艺中，反应压力为5～15torr，反应温度为250～400℃，沉积速率为
Figure BDA0001780079350000022
根据本发明的一个实施方式，所述SACVD工艺中，反应压力为500～700torr，反应温度为400～600℃。
根据本发明的一个实施方式，所述沟槽的深宽比为1～7。
根据上述技术方案的描述可知，本发明的有益效果在于：
本发明提供的沟槽填充方法，通过采用不同的化学气相沉积工艺进行分步填充，利用SACVD工艺在不同基底氧化层上的沉积选择性，可以有效避免在沟槽填充过程中产生空洞(void)，防止后续工艺易造成的缺陷问题，提高所制备的半导体器件性能。
附图说明
为了让本发明实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。
图1a-图1d示出了现有技术中的一种半导体结构的沟槽填充工艺各阶段剖面示意图；
图2示出了本发明一个实施方式的沟槽填充方法流程示意图；
图3a-图3g示出了本发明一个实施方式的沟槽填充工艺各阶段剖面结构示意图；
其中，附图标记说明如下：
100,200：衬底
101,201：沟槽
102：二氧化硅层
103：空洞
202：第一氧化层
203：第二氧化层
204：第三氧化层
A：干法蚀刻
具体实施方式
以下内容提供了许多不同实施例或范例，以实现本发明实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本发明实施例。当然，这些仅仅是范例，而非意图限制本发明实施例。本发明实施例可在各个范例中重复参考标号和/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在本发明实施例中形成一部件在另一部件上、连接至另一部件、和/或耦接至另一部件，其可包含形成此部件直接接触另一部件的实施例，并且也可包含形成额外的部件介于这些部件之间，使得这些部件不直接接触的实施例。再者，为了容易描述本发明实施例的一个部件与另一部件之间的关系，在此可以使用空间相关用语，举例而言，“较低”、“较高”、“水平”、“垂直”、“在…上方”、”之上”、“在…下方”、“在…底下”、”向上”、”向下”、”顶部”、”底部”等衍生的空间相关用语(例如“水平地”、“垂直地”、”向上地”、”向下地”等)。这些空间相关用语意欲涵盖包含这些部件的装置的不同方位。
现有半导体器件的尺寸微缩使得元件中的沟槽深宽比也随之增加，由此给沟槽填充，例如浅沟槽隔离(STI)或层间介电层(ILD)结构中的沟槽填充工艺增加了很大难度。图1a-图1d示出了现有技术中的一种半导体结构的沟槽填充工艺各阶段剖面示意图。如图1a所示，为一具有沟槽101的半导体衬底100，该沟槽101具有一高深宽比。如图1b所示，在该具有沟槽101的衬底表面100上热氧化沉积二氧化硅层102以填充沟槽101，其中沉积方法包括但不限于化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)等。然而，由于反应气体比较容易到达沟槽顶部开口，沉积速度快，而沟槽底部的沉积速度相对较慢，导致会加速沟槽封口的速度，结果，随着二氧化硅的不断填充，沟槽101的开口边缘内侧会出现如图1c所示的空洞(void)103。随着后续工艺的进行，例如湿法清洗或化学机械研磨进行平坦化处理，很容易暴露这些空洞，而引起结构缺陷，进一步影响器件性能(见图1d)。
为了解决上述问题，本发明提供一种沟槽的填充方法，图2示出了本发明一个实施方式的沟槽填充方法流程示意图，包括：
提供一具有沟槽的衬底；
采用第一等离子体增强化学气相沉积(PECVD)工艺沉积形成第一氧化物层于所述衬底表面及所述沟槽的底部和侧壁上；
采用第二等离子体增强化学气相沉积(PECVD)工艺沉积形成第二氧化物层于所述第一氧化物层上；
沿垂直于所述衬底的方向进行蚀刻以除去所述衬底表面及所述沟槽底部的第二氧化物层，保留所述沟槽侧壁的第二氧化物层；
采用次气压化学气相沉积(SACVD)工艺沉积形成第三氧化物层，以填满所述沟槽；
其中，所述SACVD工艺中，所述第三氧化层在所述沟槽底部的沉积速率大于在所述沟槽侧壁的沉积速率。
本发明通过上述方法，首先在具有沟槽的衬底表面采用第一PECVD工艺沉积上一层二氧化硅氧化层，即第一氧化物层，然后通过第二PECVD工艺沉积形成另一层二氧化硅氧化层，即第二氧化物层，接着进行蚀刻工艺，使沟槽底部保留第二氧化物层，而沟槽的侧壁露出第一氧化物层，使得当继续进行SACVD工艺时，形成的第三氧化物层在所述第二氧化层和第一氧化层上具有沉积选择性，即，第三氧化物层在第二氧化物层上的沉积速率大于在第一氧化物层上的沉积速率，也即第三氧化物层在所述沟槽底部的沉积速率大于在所述沟槽侧壁的沉积速率。由此，使得第三氧化物层自下而上生长的速度更快，避免了侧壁氧化层因生长过快而导致沟槽未被填满时即封口的问题，即在沟槽内部出现空洞(void)的现象。
在一些实施例中，所述第一PECVD工艺的反应原料为硅烷(SiH4)与含氧气体，所述第二PECVD工艺中的反应原料为正硅酸乙酯(TEOS)和氧气(O2)，所述SACVD工艺中的反应原料为TEOS和臭氧(O3)。
由于PE-SiH4层(即采用SiH4为原料以PECVD工艺生长的氧化物层)和PETEOS层(即采用TEOS为原料以PECVD工艺生长的氧化物层)作为基底再生长氧化硅层时，采用SACVD工艺进行再沉积的沉积速率在两层之间不同，具有沉积选择性。具体地，该沉积选择性是指以SACVD沉积氧化层时，通过控制原料臭氧和正硅酸乙酯的比例，可使得在PE-SiH4层和PETEOS层的生长速率不同。由此，经蚀刻后，沟槽底部露出的第一氧化物层，即PE-SiH4层的沉积速率高于保留在沟槽侧壁的第二氧化层，即PETEOS层的沉积速率，使得第三氧化物层自下而上生长的速度更快，避免了侧壁氧化层因生长过快而导致沟槽未被填满时即封口的问题，即在沟槽内部出现空洞(void)的现象。本发明正是通过构造这种具有沉积选择性的基底氧化层，进而实现了无空洞的沟槽填充工艺。
在一些实施例中，在第一PECVD工艺中，采用硅烷(SiH4)和含氧气体为反应原料在等离子体增强条件下进行化学气相沉积反应，其中所述含氧气体包括但不限于一氧化二氮(N2O)、氧气(O2)等，优选一氧化二氮(N2O)。含氧气体和硅烷(SiH4)的气体体积流量比为(10～50):1，该第一PECVD工艺反应压力为5～10torr，反应温度为250～400℃，沉积速率为
Figure BDA0001780079350000061
该第一PECVD工艺得到的第一氧化物层的台阶覆盖率为20％～50％。其中，所述台阶覆盖率是指薄膜在沟槽侧壁以及底部的沉积厚度与在沟槽顶部沉积的薄膜厚度的比值，比值越大台阶覆盖率越好。
在一些实施例中，在第二PECVD工艺中，采用正硅酸乙酯(TEOS)和氧气(O2)为反应原料，在等离子体增强条件下进行化学气相沉积反应，其中O2和TEOS的气体体积流量比为(0.5～6):1。该第二PECVD工艺反应压力为5～15torr，反应温度为250～400℃，沉积速率为
Figure BDA0001780079350000062
该第二PECVD工艺得到的第二氧化物层的台阶覆盖率为60％～80％。
在一些实施例中，在蚀刻工艺中，优选采用干法蚀刻工艺。通过控制蚀刻时间来控制蚀刻的膜厚(即by time etch)，即某一蚀刻条件下的蚀刻速率是一定的，通过控制蚀刻的时间就可以控制蚀刻的膜厚。由于第二PECVD的生长膜厚是已知的，控制蚀刻的膜厚就能控制最终蚀刻后剩余薄膜的厚度。经蚀刻后，保留沟槽侧壁的第二氧化层的厚度约为3～30nm。
在一些实施例中，在SACVD工艺中，采用正硅酸乙酯(TEOS)和臭氧(O3)为原料，其中O3和TEOS的气体流量比为(4～30)：1，优选为(10～30)：1。通过改变O3和TEOS的气体流量比可以调节沉积选择性，比例过小会降低SACVD在沟槽底部和侧壁沉积速率的选择比，会降低薄膜的填洞能力，有形成空洞的可能，比例过大会大大降低薄膜的沉积速率，影响生产的产出效率。所述臭氧的气体流量为15000～35000sccm。在一些实施例中，该SACVD工艺中，形成所述第三氧化物层于所述沟槽底部的沉积速率与所述沟槽侧壁的沉积速率的比例为(1.2～4):1。该SACVD工艺中，反应压力为500～700torr，反应温度为400～600℃。
具体地，图3a-图3g示出了本发明一个实施方式的沟槽填充工艺各阶段剖面结构示意图。如图3a所示，以硅衬底为例，首先在衬底200表面蚀刻出沟槽201，该沟槽201具有一深宽比，其深宽比范围约为1～7。然后如图3b所示，构造PE-SiH4层，即在该具有沟槽201的衬底200表面，以硅烷(SiH4)和一氧化二氮(N2O)为反应气体，采用第一等离子体增强化学气相沉积(PECVD)工艺沉积形成第一氧化物层202。接着，如图3c所示，构造PETEOS层，即以TEOS和氧气(O2)为原料，采用第二等离子体增强化学气相沉积(PECVD)工艺沉积形成第二氧化物层203于该第一氧化层202上。
如图3d所示，对上述形成了PE-SiH4层和PETEOS层的结构进行干法蚀刻(dryetch)A，其蚀刻方向垂直于衬底200。图3e示出了经上述干法蚀刻后形成的结构，如图3e所示，此时衬底表面和沟槽底部的PETEOS层均基本被蚀刻掉，露出原有的PE-SiH4层，即第一氧化物层202，侧壁上保留了PETEOS层，即第二氧化物层203。
接着，如图3f所示，采用正硅酸乙酯(TEOS)和臭氧(O3)为原料，进行次气压化学气相沉积(SACVD)沉积第三氧化物层204。由前述可知，此时的沟槽侧壁为PETEOS层，沟槽底部为PE-SiH4层，由于第三氧化物层在侧壁沉积的相对较慢，从而保证了沟槽自下而上填满过程中，不会在其中产生空洞，进而获得无空洞的结构(见图3g)。
综上所述，本发明通过在欲填充的沟槽中构造具有沉积选择性的基底氧化层，再采用SACVD工艺进行填充，实现了无空洞的沟槽填充工艺。通过控制上述沉积条件可有效避免空洞产生，进而得到无缺陷的填充结构，有利于后续工艺处理，改善器件性能。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。

Claims (11)

1.一种沟槽的填充方法，包括：
提供一具有沟槽的衬底；
采用第一PECVD工艺沉积形成第一氧化物层于所述衬底表面及所述沟槽的底部和侧壁上，所述第一PECVD工艺的反应原料为硅烷与含氧气体，所述第一氧化物层为二氧化硅氧化层；
采用第二PECVD工艺沉积形成第二氧化物层于所述第一氧化物层上，所述第二PECVD工艺中的反应原料为正硅酸乙酯和氧气，所述第二氧化物层为二氧化硅氧化层；
沿垂直于所述衬底的方向进行蚀刻以除去所述衬底表面及所述沟槽底部的第二氧化物层，保留所述沟槽侧壁的第二氧化物层；
采用SACVD工艺沉积形成第三氧化物层，以填满所述沟槽；所述SACVD工艺中的反应原料为正硅酸乙酯和臭氧；所述SACVD工艺中，所述臭氧和正硅酸乙酯的气体体积流量比为(4～30):1；
其中，所述SACVD工艺中，所述第三氧化层在所述沟槽底部的沉积速率大于在所述沟槽侧壁的沉积速率。
2.根据权利要求1所述的方法，其特征在于，所述SACVD工艺中，所述第三氧化物层在所述沟槽底部的沉积速率与所述沟槽侧壁的沉积速率的比例为(1.2～4):1。
3.根据权利要求1所述的方法，其特征在于，所述第一PECVD工艺中，所述含氧气体选自一氧化二氮和/或氧气，所述含氧气体与硅烷的气体体积流量比为(10～50):1。
4.根据权利要求1所述的方法，其特征在于，所述第二PECVD工艺中，所述氧气和正硅酸乙酯的气体体积流量比为(0.5～6):1。
5.根据权利要求1所述的方法，其特征在于，所述SACVD工艺中，所述臭氧的气体流量为15000～35000sccm。
6.根据权利要求1所述的方法，其特征在于，所述第一氧化物层的台阶覆盖率为20％～50％，所述第二氧化物层的台阶覆盖率为60％～80％。
7.根据权利要求1所述的方法，其特征在于，所述保留沟槽侧壁的第二氧化物 层的厚度为3～30nm。
8.根据权利要求1所述的方法，其特征在于，所述第一PECVD工艺中，反应压力为5～10torr，反应温度为250～400℃，沉积速率为
Figure FDA0003403899420000021
9.根据权利要求1所述的方法，其特征在于，所述第二PECVD工艺中，反应压力为5～15torr，反应温度为250～400℃，沉积速率为
Figure FDA0003403899420000022
10.根据权利要求1所述的方法，其特征在于，所述SACVD工艺中，反应压力为500～700torr，反应温度为400～600℃。
11.根据权利要求1所述的方法，其特征在于，所述沟槽的深宽比为1～7。
CN201810987735.6A 2018-08-28 2018-08-28 沟槽的填充方法 Active CN110867408B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810987735.6A CN110867408B (zh) 2018-08-28 2018-08-28 沟槽的填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810987735.6A CN110867408B (zh) 2018-08-28 2018-08-28 沟槽的填充方法

Publications (2)

Publication Number Publication Date
CN110867408A CN110867408A (zh) 2020-03-06
CN110867408B true CN110867408B (zh) 2022-03-04

Family

ID=69651747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810987735.6A Active CN110867408B (zh) 2018-08-28 2018-08-28 沟槽的填充方法

Country Status (1)

Country Link
CN (1) CN110867408B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112285828A (zh) * 2020-09-30 2021-01-29 中国科学院微电子研究所 一种端面耦合器及其封装方法、应用
CN114497199B (zh) * 2020-10-23 2024-05-17 长鑫存储技术有限公司 半导体结构及其制作方法
CN113658918B (zh) * 2021-08-17 2023-05-23 福建省晋华集成电路有限公司 半导体器件的制备方法及半导体器件
CN114334612B (zh) * 2022-03-14 2022-06-28 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251735B1 (en) * 1999-10-29 2001-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation structure
CN101290903A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN102569158A (zh) * 2010-12-16 2012-07-11 中芯国际集成电路制造(北京)有限公司 半导体结构间隔离结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI316282B (en) * 2003-07-23 2009-10-21 Nanya Technology Corp A method of fabricating a trench isolation with high aspect ratio
JP2010153583A (ja) * 2008-12-25 2010-07-08 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251735B1 (en) * 1999-10-29 2001-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation structure
CN101290903A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN102569158A (zh) * 2010-12-16 2012-07-11 中芯国际集成电路制造(北京)有限公司 半导体结构间隔离结构及其形成方法

Also Published As

Publication number Publication date
CN110867408A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN110867408B (zh) 沟槽的填充方法
US9111994B2 (en) Semiconductor device and method of fabricating the same
US7947551B1 (en) Method of forming a shallow trench isolation structure
KR100898580B1 (ko) 반도체 소자의 소자분리막 형성방법
CN105047660B (zh) 浅沟槽隔离结构
JP2012231007A (ja) 半導体装置の製造方法
US20090020847A1 (en) Semiconductor device having trench isolation region and methods of fabricating the same
TWI520264B (zh) 隔離結構之製作方法
US20200203473A1 (en) Semiconductor device and method for forming the same
KR20030038438A (ko) 반응가스로써 과산화수소 또는 물을 사용하여 고밀도플라즈마 기상 증착함으로써 기판의 침하부를 실리콘이산화물로 충진하는 방법
CN103531522A (zh) 浅沟槽隔离结构制备方法
US7358190B2 (en) Methods of filling gaps by deposition on materials having different deposition rates
US9117878B2 (en) Method for manufacturing shallow trench isolation
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
CN103531523A (zh) 浅沟槽隔离结构制备方法
US20050170608A1 (en) Semiconductor device and, manufacturing method thereof
US9130014B2 (en) Method for fabricating shallow trench isolation structure
US20120098088A1 (en) Method of forming isolation structure and semiconductor device with the isolation structure
CN110739264A (zh) 浅沟槽隔离结构及其形成方法、半导体器件的制作方法
KR20080029646A (ko) 반도체 소자의 소자분리막 형성 방법
CN110391172B (zh) 浅沟槽隔离结构及其制造方法
KR100505420B1 (ko) 반도체 소자의 소자분리막 형성방법
TWI581367B (zh) 半導體結構之製作方法
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2014212230A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant