TWI520264B - 隔離結構之製作方法 - Google Patents

隔離結構之製作方法 Download PDF

Info

Publication number
TWI520264B
TWI520264B TW102104579A TW102104579A TWI520264B TW I520264 B TWI520264 B TW I520264B TW 102104579 A TW102104579 A TW 102104579A TW 102104579 A TW102104579 A TW 102104579A TW I520264 B TWI520264 B TW I520264B
Authority
TW
Taiwan
Prior art keywords
fabricating
isolation structure
trenches
spin
forming
Prior art date
Application number
TW102104579A
Other languages
English (en)
Other versions
TW201432848A (zh
Inventor
胡耀文
謝榮彰
黃坤信
陳建瑋
簡銘泰
Original Assignee
華亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華亞科技股份有限公司 filed Critical 華亞科技股份有限公司
Priority to TW102104579A priority Critical patent/TWI520264B/zh
Priority to US13/875,442 priority patent/US8828843B2/en
Publication of TW201432848A publication Critical patent/TW201432848A/zh
Application granted granted Critical
Publication of TWI520264B publication Critical patent/TWI520264B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

隔離結構之製作方法
本發明是有關於一種半導體積體電路之製作方法，尤指一種半導體積體電路製程中具有高深寬比且無孔洞或隙縫之隔離結構之製作方法。
在半導體製程中的一個發展趨勢是趨向更高集成度與高密度。為了達到所需的高集成度與高密度，半導體晶圓上的裝置尺寸已降低至深次微米等級且預期未來會更低。所以，半導體晶圓上的裝置之元件需要越來越小的佈局，其可以包括交聯線的寬度與間隔、接觸孔的間隔與直徑及表面幾何佈局等。一般而言，減少形成在晶圓基底上之半導體裝置間的隔離區域(insulation region)等的尺寸也有助於縮小半導體晶圓上的裝置尺寸。
為了在半導體積體電路的裝置間形成適當的隔離結構，在現有的技術中，最常使用的是局部矽氧化(local oxidation of silicon，LOCOS)及淺溝槽隔離(shallow trench isolation，STI)兩種製程，而後者因具有隔離區域小和製程完成後仍保持基底平坦性等優點，近來成為頗受重視的半導體製造技術。
習知STI製程中有利用高密度電漿之化學氣相沉積(high density plasma chemical vapor deposition，HDP-CVD)、化學氣相沉積(chemical vapor deposition，CVD)、或原子層沉積(atomic layer deposition，ALD)等方法，將二氧化矽等絕緣材料填入淺溝槽內。另外隨著製程微縮，所欲填充之淺溝槽的深寬比(aspect ratio)也越來越高，逐漸超出上述 該些方法的填充能力，而現有之解決方法為使用旋轉塗佈介電層(spin-on-dielectric，SOD)或稱旋轉塗佈玻璃(spin-on glass，SOG)，將SOD材料沉積於高深寬比的淺溝槽中。
雖然，上述之習知方法能夠將絕緣材料或SOD材料填入淺溝槽中，但仍會產生下列之缺點：
1.當淺溝槽的深寬比進一步提高時，將使得絕緣材料以HDP-CVD填入的過程中容易因階梯覆蓋(step coverage)性質不佳，導致在淺溝槽中殘留有孔洞(void)的現象發生，進而影響產品良率。
2.請參閱圖1所示之習知隔離結構1’，由於淺溝槽10’之內壁面係呈現疏水性(hydrophobic)，因此在使用SOD的方式將親水性(hydrophilic)的SOD材料20’填入淺溝槽10’的過程中，容易因淺溝槽10’之內壁面具有較高的表面張力造成SOD材料20’的流動能力較差，從而在淺溝槽10’中殘留有孔洞30’並影響產品良率。
3.一般而言，SOD材料形成的二氧化矽因緻密度較差，故後續之製程例如乾蝕刻或濕蝕刻對其的蝕刻率較高。另外，因SOD材料之轉換需藉由水氣在SOD材料中擴散，故擴散效果不佳亦是造成緻密度較差的原因之一，如此在後續氫氟酸之清洗製程中，將造成SOD材料產生凹陷(erosion)且降低良率。
緣是，為了提高製造之半導體裝置的良率，本發明人依據多年從事半導體產業的製造開發及研究經驗，且經多次實驗證明與審慎評估之後，終於得到一種確具實用性之本發明。
為了製作一種能夠應用於相鄰之半導體元件間之具有高深寬比且無孔洞或隙縫之隔離結構，本發明提供一種隔離結構之製作方法，其包括以下之步驟：首先形成一疊層結構於一基板上，接著形成複數個溝槽於該疊層結構中，再來進行一預處理程序，形成一包含複數個氧離子之親水性薄膜於該等溝槽之內壁面，以及最後填入旋轉塗佈介電材料於該等溝槽中，其中，該包含複數氧個離子之親水性薄膜可改變該等溝槽之內壁面的表面張力以增加該旋轉塗佈介電材料的流動能力。
據此，本發明之預處理程序能夠先形成一包含複數個氧離子的親水性薄膜，用以降低溝槽之內壁面的表面張力，而後在旋轉塗佈介電層(SOD)的製程中，旋轉塗佈介電材料能夠更容易流入溝槽內，從而避免在溝槽中殘留有孔洞的現象發生。再者，該等氧離子還可用來提高轉塗佈介電材料轉換為二氧化矽後之表面緊緻度或硬度，進而避免於後續氫氟酸之清洗製程中造成氧化矽層產生凹陷的現象。
請參閱圖2所示，其為本發明之絕緣結構之製造方法之流程示意圖，所述絕緣結構之製造方法用以製作半導體元件例如兩相鄰之鎢接觸插塞之隔離結構，包括以下之步驟：步驟S10，形成一疊層結構於一基底上；步驟S12，形成複數個溝槽於疊層結構中；步驟S14，進行一預處理程序，形成一包含複數個氧離子之親水性薄膜於該等溝槽之內 壁面；步驟S16，填入旋轉塗佈介電材料於該等溝槽中；以及步驟S18，進行一熱處理程序，將包含複數氧個離子之親水性薄膜與旋轉塗佈介電材料轉換為一氧化矽層。以下將詳述各步驟之具體特徵。
步驟S10，請參閱圖3所示，提供一基底10。具體而言，基底10可以是一矽晶圓或一矽覆絕緣基底等；疊層結構20形成於基底10上，疊層結構20包括一氧化物層21、一形成於氧化物層21上的富含矽層(Si rich layer)22、一形成於富含矽層22上的鎢金屬層23及一形成於鎢金屬層23上的氮化矽層24，而上述之疊層結構20中各層的成型方法是半導體製程中常見的技術，故在此不予贅述，且必須提及的是，疊層結構20包含之各層可以因應不同製程而有所調整，故在此並不限定。舉例來說，在製作電容的製程中，疊層結構20包括一形成於基底10上之包含一或多種氧化矽材質的犧牲層(圖未示)及一形成於犧牲層上之氮化矽材質的支撐層(圖未示)。
步驟S12，請參閱圖4所示，形成複數個溝槽30於疊層結構20中。具體而言，製作該等溝槽30的步驟可包括先形成例如氧化矽之墊層(圖未示)於疊層結構20上，而後形成例如氮化矽之硬遮罩(圖未示)於墊層上，接著圖形化硬遮罩和墊層，並以圖形化之硬遮罩和墊層作為罩幕來蝕刻疊層結構20；或者在一變化實施例中，製作該等溝槽30的步驟可包括先形成圖形化之光阻層(圖未示)於疊層結構20上，而後利用圖形化之光阻層作為罩幕來蝕刻疊層結構20。
步驟S14，請參閱圖5所示，進行一預處理程序，用以 形成一包含複數個氧離子41之親水性薄膜40於該等溝槽30之內壁面。在本具體實施例中，所述預處理程序包括在一真空反應室(chamber)內通入15000SCCM(standard cubic centimeter per minute，每分鐘標準毫升)的臭氧(ozone)，並加速電漿中的電子以與臭氧碰撞而產生複數個氧離子41。更詳細地說，所述預處理程序係在介於攝氏470至490度的溫度下，其中較佳為攝氏480度，使用介於30至50秒的時間，值得一提的是，於反應過程中該等氧離子41會附著於該等溝槽30之內壁面而形成一親水性薄膜40，用以降低其表面張力。
需要說明的是，所述預處理程序還能夠在真空、次大氣壓、大氣壓或加壓的環境下，透過使用高週波(radio frequency，RF)電源、紫外光或加熱等方式，使含有氧元素的氣體產生氧離子。
步驟S16，請參閱圖6所示，填入旋轉塗佈介電材料50於該等溝槽30中。具體而言，旋轉塗佈介電材料可以是一種聚矽氮烷溶劑，其係由一或二種選自由二甲苯、苯甲醚、萘烷、環己烷、環己烯、甲基環己烷、乙基環己烷、薴烯、己烷、辛烷、壬烷、癸烷、C8-C11烷混合物、C8-C11芳香族烴混合物、含5至25重量% C8以上芳族烴的脂肪族/脂環族烴混合物及二丁醚所組成族群者所構成的單一或混合溶劑，且所述溶劑中含有的0.5微米以上的粒子必須為50個以下。而根據本發明之一較佳實施例，所述旋轉塗佈介電材料50可選用過氫聚矽氮烷溶劑(perhydro-silazane)。。
進一步值得一提的是，由於該等溝槽30之內壁面經由 附著一包含複數個氧離子41之親水性薄膜40而降低其表面張力，換言之，所述親水性薄膜40可將該等溝槽30之內壁面由疏水性改質為親水性，因此在旋轉塗佈的過程中，液態之旋轉塗佈介電材料50能夠更容易流入該等溝槽30，從而避免在溝槽30中殘留有孔洞的現象發生。
步驟S18，請參閱圖7所示，並請配合參閱圖5及6，進行一熱處理程序，將包含複數個氧離子41之親水性薄膜40與旋轉塗佈介電材料50轉換為一氧化矽層60。具體而言，所述熱處理程序還包括進行烘烤、濕氧化、乾氧化及高溫退火製程，用以去除液態之旋轉塗佈介電材料50包含的有機溶劑，並將其Si-N鍵結轉換為Si-O鍵結，形成二氧化矽。
而更進一步值得一提的是，在熱處理程序中，所述親水性薄膜40可提供更多的氧元素來使旋轉塗佈介電材料50轉換為二氧化矽，亦即親水性薄膜40包含的複數氧離子41可作為形成氧化矽層60的氧來源，藉以縮短整體熱處理程序的時間。此外，該等氧離子41還可提高旋轉塗佈介電材料50轉換為二氧化矽後之表面緊緻度或硬度，從而避免於後續氫氟酸之清洗製程中造成氧化矽層60產生凹陷(erosion)的現象。
綜上所述，相較於傳統形成隔離結構的製程，本發明 具有以下之優點：
1、本發明之預處理程序能夠先形成一包含複數氧離子的親水性薄膜，用以降低溝槽之內壁面的表面張力，而後在旋轉塗佈介電層(SOD)的製程中，旋轉塗佈介電材料能夠更容易流入溝槽內，從而避免在溝槽中殘留有孔洞的現象發生。
2、再者，在熱處理程序中，所述親水性薄膜可提供更多的氧元素來使旋轉塗佈介電材料轉換為二氧化矽，藉以縮短整體熱處理程序的時間。
3、此外，該等氧離子還可提高轉塗佈介電材料轉換為二氧化矽後之表面緊緻度或硬度，從而避免於後續氫氟酸之清洗製程中造成氧化矽層產生凹陷的現象。
本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。
習知：
1’‧‧‧隔離結構
10’‧‧‧淺溝槽
20’‧‧‧SOD材料
30’‧‧‧孔洞
本發明：
1‧‧‧隔離結構
10‧‧‧基底
20‧‧‧疊層結構
21‧‧‧氧化物層
22‧‧‧富含矽層
23‧‧‧鎢金屬層
24‧‧‧氮化矽層
30‧‧‧溝槽
40‧‧‧親水性薄膜
41‧‧‧氧離子
50‧‧‧旋轉塗佈介電材料
60‧‧‧氧化矽層
圖1為習知隔離結構之示意圖；圖2為本發明之隔離結構之製作方法之流程圖；圖3為對應本發明之隔離結構之製作方法之步驟S10之結構示意圖；圖4為對應本發明之隔離結構之製作方法之步驟S12之結構示意圖；圖5為對應本發明之隔離結構之製作方法之步驟S14之結構示意圖； 圖6為對應本發明之隔離結構之製作方法之步驟S16之結構示意圖；以及圖7為對應本發明之隔離結構之製作方法之步驟S18之結構示意圖。
1‧‧‧隔離結構
10‧‧‧基底
20‧‧‧疊層結構
30‧‧‧溝槽
60‧‧‧氧化矽層

Claims (10)

  1. 一種隔離結構之製作方法，包括以下之步驟：形成一疊層結構於一基板上；形成複數個溝槽於該疊層結構中；進行一預處理程序，形成一包含複數氧個離子之親水性薄膜於該等溝槽之內壁面；以及填入旋轉塗佈介電(SOD)材料於該等溝槽中，其中，該包含複數氧個離子之親水性薄膜用以改變該等溝槽之內壁面的表面張力以增加該旋轉塗佈介電材料的流動能力。
  2. 如申請專利範圍第1項之隔離結構之製作方法，更包括步驟進行一熱處理程序，將該包含複數個氧離子之親水性薄膜與該旋轉塗佈介電材料轉換為一氧化矽層，其中，該包含複數個氧離子之親水性薄膜用以提供該旋轉塗佈介電材料轉換為該氧化矽層的氧來源。
  3. 如申請專利範圍第2項之隔離結構之製作方法，其中該熱處理程序還包括進行烘烤、濕氧化、乾氧化及高溫退火製程，將該旋轉塗佈介電材料的Si-N鍵結轉換為Si-O鍵結。
  4. 如申請專利範圍第1項之隔離結構之製作方法，其中該旋轉塗佈介電材料為聚矽氮烷溶劑或過氫聚矽氮烷溶劑。
  5. 如申請專利範圍第1項之隔離結構之製作方法，其中該預處理程序係透過高週波(RF)電源、紫外光、加熱或電漿之方式以產生該等氧離子，且該等氧離子附著於該等溝槽之內壁面以形成該親水性薄膜。
  6. 如申請專利範圍第1項之隔離結構之製作方法，其中該 預處理程序係在真空、次大氣壓、大氣壓或加壓的環境下進行。
  7. 如申請專利範圍第1項之隔離結構之製作方法，其中該預處理程序係在介於攝氏470至490度的溫度下，使用介於30至50秒的時間。
  8. 如申請專利範圍第1項之隔離結構之製作方法，其中該疊層結構包括一氧化物層、一形成於氧化物層上的富含矽層、一形成於富含矽層上的鎢金屬層及一形成於鎢金屬層上的氮化矽層。
  9. 如申請專利範圍第1項之隔離結構之製作方法，其中該形成複數個溝槽於該疊層結構中的步驟中，還包括先形成一氧化矽材質之墊層於該疊層結構上，而後形成一氮化矽材質之硬遮罩於該墊層上，接著圖形化該硬遮罩及該墊層，並以圖形化之該硬遮罩及該墊層作為罩幕來蝕刻該疊層結構，以形成該等溝槽。
  10. 如申請專利範圍第1項之隔離結構之製作方法，其中該形成複數個溝槽於該疊層結構中的步驟中，還包括先形成圖形化之光阻層於該疊層結構上，接著利用該圖形化之光阻層作為罩幕來蝕刻該疊層結構，以形成該等溝槽。
TW102104579A 2013-02-06 2013-02-06 隔離結構之製作方法 TWI520264B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102104579A TWI520264B (zh) 2013-02-06 2013-02-06 隔離結構之製作方法
US13/875,442 US8828843B2 (en) 2013-02-06 2013-05-02 Method of manufacturing isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102104579A TWI520264B (zh) 2013-02-06 2013-02-06 隔離結構之製作方法

Publications (2)

Publication Number Publication Date
TW201432848A TW201432848A (zh) 2014-08-16
TWI520264B true TWI520264B (zh) 2016-02-01

Family

ID=51259558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104579A TWI520264B (zh) 2013-02-06 2013-02-06 隔離結構之製作方法

Country Status (2)

Country Link
US (1) US8828843B2 (zh)
TW (1) TWI520264B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2745048T3 (es) * 2015-07-30 2020-02-27 Green Theme Tech Inc Proceso hiperbárico para la aplicación y curado de un tratamiento orgánico polimerizable
CN106997845B (zh) * 2016-01-19 2022-01-11 财团法人工业技术研究院 柔性衬底修补结构、制造方法及检测修补方法
TWI737671B (zh) * 2017-01-20 2021-09-01 蓋瑞Ｓ 瑟爾溫 用於施用和固化有機可聚合處理之高壓方法
CN109148258B (zh) * 2017-06-16 2022-05-03 联华电子股份有限公司 形成氧化层的方法
CN110491788A (zh) * 2019-08-29 2019-11-22 上海华力微电子有限公司 提高薄膜均匀性的方法
CN110676154A (zh) * 2019-09-26 2020-01-10 上海华力微电子有限公司 一种提高聚硅氮烷膜质转换效率的方法
CN113113348B (zh) * 2020-01-10 2023-06-02 长鑫存储技术有限公司 隔离结构的制造方法和喷涂装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897771B1 (ko) 2001-03-13 2009-05-15 도쿄엘렉트론가부시키가이샤 막형성방법 및 막형성장치
KR100866143B1 (ko) 2007-08-03 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20110151677A1 (en) 2009-12-21 2011-06-23 Applied Materials, Inc. Wet oxidation process performed on a dielectric material formed from a flowable cvd process
JP2011243960A (ja) 2010-04-21 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
KR20130064290A (ko) 2011-12-08 2013-06-18 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
TW201432848A (zh) 2014-08-16
US8828843B2 (en) 2014-09-09
US20140220762A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
TWI520264B (zh) 隔離結構之製作方法
KR100403630B1 (ko) 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
TWI505361B (zh) 處理含矽與氧層的方法
US6699799B2 (en) Method of forming a semiconductor device
US8420541B2 (en) Method for increasing adhesion between polysilazane and silicon nitride
TW201803014A (zh) 半導體裝置及其形成方法
US20060286739A1 (en) Shallow trench isolation structures comprising a graded doped sacrificial silicon dioxide material and a method for forming shallow trench isolation structures
CN110867408B (zh) 沟槽的填充方法
EP3301705B1 (en) Method for fluorocarbon film used as middle stop layer for porous low k film
US5981402A (en) Method of fabricating shallow trench isolation
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
US20120276714A1 (en) Method of oxidizing polysilazane
US9130014B2 (en) Method for fabricating shallow trench isolation structure
TWI322485B (en) Method for forming contact hole of semiconductor device
US9437674B2 (en) Insulating trench forming method
CN111403333A (zh) 一种半导体结构及其制备方法
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
CN109427808B (zh) 半导体存储元件及其制造方法
US7154159B2 (en) Trench isolation structure and method of forming the same
TW201913950A (zh) 半導體記憶元件及其製造方法
TW202213456A (zh) 半導體結構的製作方法
KR20180017041A (ko) 다수의 에칭 중지 층들을 갖는 벌크 층 트랜스퍼 웨이퍼
TW531833B (en) Manufacturing method for shallow trench isolation with high aspect ratio
US11915933B2 (en) Manufacturing method of semiconductor structure
CN111933580B (zh) 一种半导体结构的制备方法