CN110491788A - 提高薄膜均匀性的方法 - Google Patents
提高薄膜均匀性的方法 Download PDFInfo
- Publication number
- CN110491788A CN110491788A CN201910808813.6A CN201910808813A CN110491788A CN 110491788 A CN110491788 A CN 110491788A CN 201910808813 A CN201910808813 A CN 201910808813A CN 110491788 A CN110491788 A CN 110491788A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- film
- spin coating
- uniformity
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004528 spin coating Methods 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000007788 liquid Substances 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 238000001035 drying Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 4
- 125000002887 hydroxy group Chemical group [H]O* 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 38
- 239000007789 gas Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920001709 polysilazane Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000006193 liquid solution Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种提高薄膜均匀性的方法，包括：提供一半导体，所述半导体的表面形成有沟槽；对所述半导体的表面进行等离子体照射处理；将旋涂液滴在所述半导体的表面，并对所述半导体进行高速旋转使旋涂液铺在所述半导体整个表面；热处理使得半导体表面形成稳定的薄膜。在本发明提供的提高薄膜均匀性的方法，在向半导体表面涂覆旋涂液之前进行等离子体照射处理，可以使半导体表面单位面积表面的羟基(‑OH)基团密度增加，改变沟槽侧壁的亲/疏水性，从而提高旋涂液与沟槽表面之间的浸润性，进而减小因旋涂液黏度较大，对沟槽表面的浸润性较差所引起的薄膜厚度不均匀性。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种提高薄膜均匀性的方法。
背景技术
随着集成电路技术的飞速发展，单个芯片上所能承载的晶体管数量以惊人的速度增长；与此同时，芯片制造商们出于降低成本的需要，也迫切地希望单个晶圆上能够容纳更多的芯片。这两种趋势推动了半导体器件的集成度越来越高，特征尺寸越来越小。当存储器和逻辑器件的技术节点达到20nm及以下时，为保证器件之间的隔离以避免相互干扰，隔离区域往往需要形成细长且形貌复杂的超高深宽比沟槽(深宽比大于30)，这已大大超出当今常规填充工艺(如高密度等离子体化学气相工艺和高深宽比化学气相工艺)的填充能力范围。
旋涂玻璃法(简称SOG，Spin On Glass)曾是一种普遍采用的局部平坦化技术，因其以液态溶液为反应原料的独特性，在20nm及以下节点超高深宽比沟槽填充上的应用重又引起了人们重视。旋涂法的基本原理类似光刻胶旋涂，即把一种溶于溶剂内的介电材料以旋涂的方式涂布到晶圆上，再通过热处理除去剩余的溶剂，最后得到性能稳定的薄膜。由于旋涂法所用的介电材质可以随着液态的溶剂在晶圆表面流动，因此易于渗入形貌复杂的超高深宽比沟槽内，而非传统化学气相工艺那样，反应产物只能从沟槽上方沉积，导致开口处的生成物像屋顶房檐一样向前突出，使沟槽提前封口留下空洞。
PSZ旋涂工艺即是这类在传统SOG法基础上所衍生出的新兴旋涂工艺中的一种，该工艺以其所用旋涂介电材料PSZ(Polysilazane，聚氮硅烷，一种含硅的有机物)来命名，具有设备简单、生产能力强、对高深宽比沟槽填充能力强等优点，目前广泛应用于20nm及以下技术节点NAND器件的沟槽填充工艺中。对于旋涂工艺，其所用介电材料溶液对沟槽侧壁的浸润程度是影响成膜均匀性的关键因素。然而在实际应用中发现，由于PSZ旋涂工艺的溶剂的黏度较大，对沟槽表面的浸润性较差，这使得PSZ旋涂工艺在晶圆表面无法快速均匀铺展开，导致PSZ旋涂工艺在晶圆不同区域，乃至同一区域不同图形密度的沟槽内所形成的薄膜前驱体高度不一(厚度由晶圆中心向外围递减，图形密度大的区域厚度低)。在经高温热处理后前驱体收缩成膜，这一厚度的高低落差将变得更大，对后继平坦化带来极大挑战。
通常来说，旋涂工艺的膜厚均匀性问题一般可通过改变旋涂溶液黏度、调节旋涂时的转速和时间等参数，以及采用多次旋涂的方式加以解决。其中，改变旋涂溶液黏度的方法在光刻胶旋涂工艺中较为常见，通常是采用加入表面活性剂以改善光阻润湿能力的方式解决。但PSZ旋涂工艺的特殊的化学特点决定了其溶液中不能加入其它溶剂，以免发生不良反应。除此之外的其它两种方法也具有其短板，即，较高的转速及较长的甩胶时间很容易导致旋涂液被甩出，使得加工效率降低并浪费原材料；而采用多次旋涂法会增加工序及作业时长，同样降低生产效率。
发明内容
本发明的目的在于提供一种提高薄膜均匀性的方法，提高半导体表面形成的膜的均匀性。
为了达到上述目的，本发明提供了，一种提高薄膜均匀性的方法，包括：
提供一半导体，所述半导体的表面形成有沟槽；
对所述半导体的表面进行等离子体照射处理；
将旋涂液滴在所述半导体的表面，并对所述半导体进行高速旋转使旋涂液铺在所述半导体整个表面；
热处理使得半导体表面形成稳定的薄膜。
可选的，在所述的提高薄膜均匀性的方法中，所述提高薄膜均匀性的方法用于PSZ旋涂工艺。
可选的，在所述的提高薄膜均匀性的方法中，所述等离子体包括O2,N2或Ar气体电离所产生的等离子体。
可选的，在所述的提高薄膜均匀性的方法中，气体电离产生等离子体的功率为40W～200W。
可选的，在所述的提高薄膜均匀性的方法中，对半导体表面进行等离子体照射处理的时间为10s～100s。
可选的，在所述的提高薄膜均匀性的方法中，所述沟槽的深宽比大于13。
可选的，在所述的提高薄膜均匀性的方法中，所述半导体为硅晶圆。
可选的，在所述的提高薄膜均匀性的方法中，所述热处理使得半导体表面形成稳定的薄膜的方法为热处理烘干旋涂液。
可选的，在所述的提高薄膜均匀性的方法中，所述旋涂液的用量为四滴。
在本发明提供的提高薄膜均匀性的方法，在向半导体表面涂覆旋涂液之前进行等离子体照射处理，可以使半导体表面单位面积表面的羟基(-OH)基团密度增加，改变沟槽侧壁的亲/疏水性，从而提高旋涂液与沟槽表面之间的浸润性，进而减小因旋涂液黏度较大，对沟槽表面的浸润性较差所引起的薄膜厚度不均匀性，并且，无需多次旋涂，也不会造成降低生产效率及原料浪费，方法简单并具有较好的可行性。
附图说明
图1是本发明实施例的提高薄膜均匀性的方法的流程图；
图2至图4是本发明实施例的提高薄膜均匀性的方法的剖面图；
图中：110-半导体、120-沟槽、130-旋涂液、140-膜。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
发明人发现采用PSZ旋涂工艺的方法进行填充，然而PSZ旋涂工艺的旋涂液在晶圆表面无法快速均匀铺展开，这使得在晶圆不同区域(晶圆中心及边界)乃至同一区域不同位置(图形密度大和小)的沟槽内所形成的薄膜前驱体高度并不一致，最终导致，在经高温热处理后前驱体收缩成膜，这一厚度的高低落差将变得更大，加上PSZ旋涂工艺成膜的膜质相对传统化学气相沉积薄膜更为松软，这就对后继平坦化工艺提出了更为苛刻的要求。
参照图1，本发明提供了一种提高薄膜均匀性的方法，包括：
S11：提供一半导体，所述半导体的表面形成有沟槽；
S12：对所述半导体的表面进行等离子体照射处理；
S13：将旋涂液滴在所述半导体的表面，并对所述半导体进行高速旋转使旋涂液铺在所述半导体整个表面；
S14：热处理使得半导体表面形成稳定的薄膜。
本实施例中，所述提高薄膜均匀性的方法用于PSZ旋涂工艺(PSZ为Polysilazane，聚氮硅烷，一种含硅的有机物)。
具体的，首先，参照图2，提供一半导体110，半导体110可以是硅材料的晶圆，半导体110上形成有多个沟槽120，沟槽120的深度和宽度的比大于13。对半导体110的表面进行等离子体照射处理，本实施例中，所述等离子体包括O2,N2或Ar等气体电离所产生的等离子体。本实施例中，气体电离产生等离子体的功率为40W～200W。本实施例中，对半导体110表面进行等离子体照射处理的时间为10s～100s。
参照图2和图3，向半导体110表面滴4滴旋涂液130，之后进行高速旋转，使得半导体110表面的旋涂液130均匀。旋涂液130属于液体会流入并且填充沟槽120，由于在之前对半导体110表面进行了等离子体照射处理，因此，半导体110表面单位面积表面的羟基(-OH)基团密度增加，改变了沟槽120侧壁的亲/疏水性，从而提高旋涂液130与沟槽120表面之间的浸润性，进而可以减小因旋涂液130黏度较大，对沟槽120表面的浸润性较差所引起的薄膜厚度不均匀性。
最后，参照图3和图4，热处理烘干旋涂液130去除多余的旋涂液130形成稳定的膜140。用此方法形成的稳定的膜140的厚度相比现有技术更加均匀。
综上，在本发明实施例提供的提高薄膜均匀性的方法中，在向半导体表面涂覆旋涂液之前进行等离子体照射处理，可以使半导体表面单位面积表面的羟基(-OH)基团密度增加，改变沟槽侧壁的亲/疏水性，从而提高旋涂液与沟槽表面之间的浸润性，进而减小因旋涂液黏度较大，对沟槽表面的浸润性较差所引起的薄膜厚度不均匀性。并且，无需多次旋涂，也不会造成降低生产效率及原料浪费，方法简单并具有较好的可行性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (9)
1.一种提高薄膜均匀性的方法，其特征在于，包括：
提供一半导体，所述半导体的表面形成有沟槽；
对所述半导体的表面进行等离子体照射处理；
将旋涂液滴在所述半导体的表面，并对所述半导体进行高速旋转使旋涂液铺在所述半导体整个表面；
热处理使得半导体表面形成稳定的薄膜。
2.如权利要求1所述的提高薄膜均匀性的方法，其特征在于，所述提高薄膜均匀性的方法用于PSZ旋涂工艺。
3.如权利要求1所述的提高薄膜均匀性的方法，其特征在于，所述等离子体包括O2,N2或Ar气体电离所产生的等离子体。
4.如权利要求3所述的提高薄膜均匀性的方法，其特征在于，气体电离产生等离子体的功率为40W～200W。
5.如权利要求1所述的提高薄膜均匀性的方法，其特征在于，对半导体表面进行等离子体照射处理的时间为10s～100s。
6.如权利要求1所述的提高薄膜均匀性的方法，其特征在于，所述沟槽的深宽比大于13。
7.如权利要求1所述的提高薄膜均匀性的方法，其特征在于，所述半导体为硅晶圆。
8.如权利要求1所述的提高薄膜均匀性的方法，其特征在于，所述热处理使得半导体表面形成稳定的薄膜的方法为热处理烘干旋涂液。
9.如权利要求1所述的提高薄膜均匀性的方法，其特征在于，所述旋涂液的用量为四滴。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910808813.6A CN110491788A (zh) | 2019-08-29 | 2019-08-29 | 提高薄膜均匀性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910808813.6A CN110491788A (zh) | 2019-08-29 | 2019-08-29 | 提高薄膜均匀性的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110491788A true CN110491788A (zh) | 2019-11-22 |
Family
ID=68555141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910808813.6A Pending CN110491788A (zh) | 2019-08-29 | 2019-08-29 | 提高薄膜均匀性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491788A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113976412A (zh) * | 2021-10-26 | 2022-01-28 | 哈尔滨工业大学 | 一种基于旋涂工艺的超薄MXene薄膜制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102652355A (zh) * | 2009-12-21 | 2012-08-29 | 应用材料公司 | 在流动式cvd工艺所形成的介电材料上进行的湿法氧化工艺 |
| US20140220762A1 (en) * | 2013-02-06 | 2014-08-07 | Inotera Memories, Inc. | Method of manufacturing isolation structure |
| CN106997845A (zh) * | 2016-01-19 | 2017-08-01 | 财团法人工业技术研究院 | 柔性衬底修补结构、制造方法及检测修补方法 |
-
2019
- 2019-08-29 CN CN201910808813.6A patent/CN110491788A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102652355A (zh) * | 2009-12-21 | 2012-08-29 | 应用材料公司 | 在流动式cvd工艺所形成的介电材料上进行的湿法氧化工艺 |
| US20140220762A1 (en) * | 2013-02-06 | 2014-08-07 | Inotera Memories, Inc. | Method of manufacturing isolation structure |
| CN106997845A (zh) * | 2016-01-19 | 2017-08-01 | 财团法人工业技术研究院 | 柔性衬底修补结构、制造方法及检测修补方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113976412A (zh) * | 2021-10-26 | 2022-01-28 | 哈尔滨工业大学 | 一种基于旋涂工艺的超薄MXene薄膜制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11488857B2 (en) | Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process | |
| CN102054761B (zh) | 双镶嵌结构的形成方法、半导体结构 | |
| TW201736575A (zh) | 使用稀釋的氫氧化四甲基銨處理微電子基板的方法 | |
| JP2001077086A (ja) | 半導体装置のドライエッチング方法 | |
| CN110491788A (zh) | 提高薄膜均匀性的方法 | |
| JP4578507B2 (ja) | 半導体装置の製造方法、半導体製造装置及び記憶媒体 | |
| CN103579073B (zh) | 深沟槽填充方法 | |
| US20050127515A1 (en) | Sidewall sealing of porous dielectric materials | |
| TW201830581A (zh) | 半導體裝置的形成方法 | |
| JP4223012B2 (ja) | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 | |
| JP4002704B2 (ja) | 半導体装置の製造方法 | |
| JP2001085389A (ja) | 半導体装置のドライエッチング方法 | |
| US6946381B2 (en) | Method of forming insulating film in semiconductor device | |
| CN211480005U (zh) | 半导体结构 | |
| JP2008114195A (ja) | 平坦化塗布方法 | |
| CN209210916U (zh) | 晶圆镀膜设备 | |
| WO2017024675A1 (zh) | 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 | |
| CN102800622B (zh) | 介质层的形成方法 | |
| KR20080074486A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN102386089A (zh) | 制备半导体器件结构的方法 | |
| US20220367254A1 (en) | Semiconductor Device and Method of Manufacture | |
| US20220216160A1 (en) | Semiconductor structure and formation method thereof | |
| CN104134612A (zh) | 一种修复超低介质常数薄膜侧壁损伤的方法 | |
| KR100562321B1 (ko) | 반도체 소자의 에스오지막 형성 방법 | |
| KR100273224B1 (ko) | 반도체소자의평탄화막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191122 |