CN103579073B - 深沟槽填充方法 - Google Patents

深沟槽填充方法 Download PDF

Info

Publication number
CN103579073B
CN103579073B CN201210251945.1A CN201210251945A CN103579073B CN 103579073 B CN103579073 B CN 103579073B CN 201210251945 A CN201210251945 A CN 201210251945A CN 103579073 B CN103579073 B CN 103579073B
Authority
CN
China
Prior art keywords
deep trench
photoresist
trench
ground floor
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210251945.1A
Other languages
English (en)
Other versions
CN103579073A (zh
Inventor
王雷
李伟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210251945.1A priority Critical patent/CN103579073B/zh
Publication of CN103579073A publication Critical patent/CN103579073A/zh
Application granted granted Critical
Publication of CN103579073B publication Critical patent/CN103579073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

本发明公开了一种深沟槽填充方法，包括步骤：在衬底上形成深沟槽；对衬底表面进行表面预处理；对衬底进行加热处理；在衬底表面喷吐纯水进行预浸润；在衬底表面形成第一层光刻胶；对第一层光刻胶进行热回流。本发明通过在衬底表面涂胶后，对光刻胶软烤之前，增加一个对光刻胶进行热回流的工艺，由于热回流时光刻胶中溶剂成分较多，所以光刻胶的流动性较好，通过加热能使光刻胶产生回流，从而能够增加深沟槽的顶部边角处的光刻胶的厚度，能加强对沟槽顶部边角处的保护；能够在通过两次光刻刻蚀不同深度的沟槽工艺中对深沟槽进行保护，防止在深沟槽的顶部形成缺陷，能提高器件的电性能。

Description

深沟槽填充方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种深沟槽填充方法。
背景技术
在半导体制造中通常需要对同一衬底形成不同深度的沟槽，而且经常其深度还有很大差别。如图1A所示，是现有技术中在同一衬底上形成有不同深度的沟槽的第一种实例的示意图；该第一种实例为典型的逻辑器件中使用铜互连，使用双大马士革结构的实例，该第一种实例，在SiO2衬底1上形成有深沟槽2以及浅沟槽3，其中深沟槽2做接触孔使用，浅沟槽3作为接触孔的互联金属使用。
如图1B所示，是现有技术中在同一衬底上形成有不同深度的沟槽的第二种实例的示意图；该第二种实例为典型的功率器件，在硅衬底11上形成有绝缘膜12，其中深沟槽13的底部连接形成于硅衬底11中的埋层，浅沟槽14用于形成接触孔，浅沟槽14并不进入到硅衬底11中。
现有刻蚀工艺中，一次刻蚀形成的沟槽的深度是基本一致的，因此如果要形成两种深度不同的沟槽，必须通过两次光刻刻蚀来形成。如图2A所示，首先采用光刻刻蚀工艺在一衬底21形成形成深沟槽22；如图2B所示，再用光刻胶层23定义出浅沟槽24的形成区域，并以光刻胶层23为掩模对衬底21进行刻蚀形成浅沟槽24；在刻蚀形成浅沟槽24的过程中，需要用光刻胶层23对深沟槽22进行保护。如果在刻蚀形成浅沟槽24的过程中没有用光刻胶层23或其它填充材料对深沟槽22进行保护，则会对深沟槽22进行两次刻蚀,从而在深沟槽22的顶部形成缺陷，影响器件的电性能。
用光刻胶对不同深度的沟槽进行填充覆盖时，不同深度沟槽的填充效果是不一样的。如图3所示，是现有技术中不同深度的沟槽填充光刻胶的效果图；沟槽31的宽度和深度都要大于沟槽32的宽度和深度。可以看出，光刻胶33能够将沟槽32完全填充，而只能对沟槽31进行覆盖，且在沟槽31的不同位置处，光刻胶33的厚度也不一样，其中在沟槽31的顶部边角处即如图3的虚线框所圈的位置处的光刻胶33a的厚度会很薄，该处较薄的光刻胶33a不能对沟槽31进行有效的保护。在如图2B所示，如果其中深沟槽22的宽度较大时，在形成浅沟槽24的刻蚀工艺中，深沟槽22的顶部边角处的光刻胶23会很薄从而会对深沟槽22的顶部边角再次刻蚀。
所以，现有技术中，对于沟槽深度尺寸较小的情况，可以使用填充材料，此时因为深沟槽尺寸较小，且图形密度很低（通常逻辑器件中通孔层，即深沟槽层图形密度<1%），填充材料可以较好的填充，并对深沟槽进行保护。
但是当沟槽图形尺寸变大时（比如沟槽的宽度>0.8um），或图形密度增加时（比如>2%），或沟槽深度很深(比如>2um)时，填充材料无法形成良好覆盖，在沟槽顶部其厚度很薄，尤其在边角处，因此在后续的浅沟槽刻蚀时无法起到保护作用。
发明内容
本发明所要解决的技术问题是提供一种深沟槽填充方法，能够改进光刻胶对沟槽填充能力，提高大尺寸沟槽顶部和边缘的保护能力。
为解决上述技术问题，本发明提供的深沟槽填充方法包括如下步骤：
步骤一、采用光刻刻蚀工艺在衬底上形成深沟槽，所述深沟槽的关键尺寸大于0.8微米。
步骤二、使用水或有机溶剂对形成有所述深沟槽的衬底表面进行表面预处理。
步骤三、对所述衬底进行加热处理，用于去除所述衬底上的水或有机溶剂。
步骤四、在所述衬底表面喷吐纯水进行预浸润。
步骤五、在所述衬底表面喷吐光刻胶、并进行旋转涂胶在所述衬底表面形成第一层光刻胶。
步骤六、对所述第一层光刻胶进行热回流，使所述深沟槽的顶部边角处的第一层光刻胶的厚度增加。
进一步的改进是，还包括如下步骤：
步骤七、在所述第一层光刻胶热回流后的所述衬底表面上旋涂第二层光刻胶，采用光刻工艺形成光刻胶图形，该光刻胶图形定义出浅沟槽的形成区域，所述浅沟槽的形成区域的所述衬底表面露出。
步骤八、以所述光刻胶图形为掩模，刻蚀所述衬底形成所述浅沟槽，所述浅沟槽的深度小于所述深沟槽的深度；所述浅沟槽的刻蚀过程中，所述深沟槽由填充于所述深沟槽中的所述第一层光刻胶和所述第二层光刻胶保护。
步骤九、去除所述第一层光刻胶和所述第二层光刻胶，使用掺杂多晶硅或金属同时填充所述深沟槽和所述浅沟槽。
进一步的改进是，所述衬底为一硅片；或者所述衬底为一硅片加上形成于所述硅片上的绝缘膜；或者所述衬底为二氧化硅层。
进一步的改进是，步骤三中所述加热处理的温度为150℃～250℃，时间为30秒～360秒。
进一步的改进是，步骤五中喷吐光刻胶的吐出量为2毫升～20毫升。
进一步的改进是，步骤五中喷吐光刻胶的吐出量为5毫升～10毫升。
进一步的改进是，步骤六中的热回流温度为30℃～60℃，时间为120秒～2小时。
进一步的改进是，步骤六中的热回流的时间为5分钟～30分钟。
进一步的改进是，步骤二至步骤六都在光刻涂胶设备中完成。
进一步的改进是，在步骤六的热回流之后，还包括对所述第一层光刻胶进行软烤的步骤。
进一步的改进是，步骤六在烤箱中完成。
进一步的改进是，步骤六的热回流通过紫外线辐照完成。
进一步的改进是，所述紫外线辐照的紫外线的波长大于400纳米，辐照时间2分钟～30分钟，辐照温度小于90℃。
进一步的改进是，所述深沟槽的深度大于2微米。
进一步的改进是，所述深沟槽深宽比大于3。
进一步的改进是，所述深沟槽的图形密度大于2%。
进一步的改进是，步骤六的热回流后，所述深沟槽顶部的所述第一层光刻胶的厚度大于300纳米，所述深沟槽顶部边角处的所述第一层光刻胶的厚度大于200纳米。
本发明通过在衬底表面涂胶后，对光刻胶软烤之前，增加一个对光刻胶进行热回流的工艺，由于热回流时光刻胶中溶剂成分较多，所以光刻胶的流动性较好，通过加热能使光刻胶产生回流，从而能够增加深沟槽的顶部边角处的光刻胶的厚度，能加强对沟槽顶部边角处的保护；能够在通过两次光刻刻蚀不同深度的沟槽工艺中，有效的对深沟槽进行保护，能防止在深沟槽的顶部形成缺陷，能提高器件的电性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1A是现有技术中在同一衬底上形成有不同深度的沟槽的第一种实例的示意图；
图1B是现有技术中在同一衬底上形成有不同深度的沟槽的第二种实例的示意图；
图2A-图2B是现有形成不同深度的沟槽的各步骤中的器件结构示意图；
图3是现有技术中不同深度的沟槽填充光刻胶的效果图；
图4是本发明实施例深沟槽填充方法的流程图；
图5A是本发明实施例深沟槽填充方法的步骤六的热回流前后的光刻胶在深沟槽中的填充效果图；
图5B是本发明实施例深沟槽填充方法的步骤六的热回流后的光刻胶在深沟槽中的SEM照片。
具体实施方式
如图4所示，是本发明实施例深沟槽填充方法的流程图；本发明实施例深沟槽填充方法包括如下步骤：
步骤一、采用光刻刻蚀工艺在衬底上形成深沟槽，所述深沟槽的关键尺寸即深沟槽的宽度大于0.8微米，所述深沟槽的深度大于2微米，所述深沟槽深宽比大于3，所述深沟槽的图形密度大于2%。
所述衬底为一硅片；或者所述衬底为一硅片加上形成于所述硅片上的绝缘膜；或者所述衬底为二氧化硅层。以图1B所示的在同一衬底上形成有不同深度的沟槽的第二种实例为例，所述衬底为硅衬底11加上形成于硅衬底11上的绝缘膜12，所形成的深沟槽12的深度关键尺寸为2微米、宽度为7微米，所述深沟槽13的底部连接形成于硅衬底11中的埋层。
步骤二、使用水或有机溶剂对形成有所述深沟槽的衬底表面进行表面预处理。本实施例中以纯水为例，能使用湿法清洗设备或光刻涂胶设备进行预处理；以光刻涂胶设备为例，预处理工艺中设定的转速为1000rpm～1500rpm，以纯水冲洗，每次5秒～10秒，反复3次，然后以2500rpm～3000rpm的转速甩干。
步骤三、对所述衬底进行加热处理，用于去除所述衬底上的水或有机溶剂，所述加热处理的温度为150℃～250℃，时间为30秒～360秒。
步骤四、在所述衬底表面喷吐纯水进行预浸润，同通用标准涂胶方法相同。
步骤五、在所述衬底表面喷吐光刻胶、并进行旋转涂胶在所述衬底表面形成第一层光刻胶。
其中喷吐光刻胶的吐出量为2毫升～20毫升，较佳为5毫升～10毫升。现有通常方法中喷吐光刻胶的吐出量为0.5毫升～1.5毫升，本发明实施例方法的吐出量为现有通常方法中的吐出量的2-3倍以上，最好能达到4-8倍。
其中旋转涂胶采用静态+动态旋涂，即采用转速为100rpm～250rpm、时间为5秒～10秒的静态旋涂与转速为1500rpm～3000rpm、时间为5秒～15秒的动态旋涂，两者交替进行，反复3-5次。
步骤六、对所述第一层光刻胶进行热回流，使所述深沟槽的顶部边角处的第一层光刻胶的厚度增加。热回流后，所述深沟槽顶部的所述第一层光刻胶的厚度大于300纳米，所述深沟槽顶部边角处的所述第一层光刻胶的厚度大于200纳米。
本发明实施例中热回流能够采用多种方式实现：
方式一、使用光刻涂胶设备（Track）进行热回流，热回流温度为30℃～60℃，时间为120秒～2小时，较佳时间为5分钟～30分钟。热回流过程中，所述衬底能够静止，或以50rpm～250rpm低速旋转，或静止和低速旋转交替进行，由于回流温度远低于正常的软烤温度，所以能够使光刻胶保持一定的流动性，同时能够防止光刻胶的溶剂过渡蒸发而固态化。
方式二、使用低温烘箱进行烘烤实现热回流，热回流温度为30℃～60℃，时间为120秒～2小时，较佳时间为5分钟～30分钟。在热回流过程中衬底保持静止。
方式三、通过紫外线辐照完成热回流，所述紫外线辐照的紫外线的波长大于400纳米，辐照时间2分钟～30分钟，辐照温度小于90℃。此时不宜使用小于400纳米的辐照波长，防止光刻胶形貌因大量吸收紫外波段辐照能量，而产生剧烈变化。
热回流采用方式一时，在热回流工艺之后，还需要对所述第一层光刻胶进行软烤，软烤温度为75℃～150℃，时间为60秒～180秒。
如图5A所示，是本发明实施例深沟槽填充方法的步骤六的热回流前后的光刻胶在深沟槽中的填充效果图；可以看出所述第一层光刻胶43a在热回流之前在所述深沟槽的顶部边角处的厚度较薄，所以第一层光刻胶43a的覆盖能力较差；热回流之后，所述第一层光刻胶43b在所述深沟槽的顶部边角处的厚度增加，也就提高了第一层光刻胶43b的覆盖能力。如图5B所示，是本发明实施例深沟槽填充方法的步骤六的热回流后的光刻胶在深沟槽中的SEM照片，可以看出所述深沟槽顶部边角处的所述第一层光刻胶的厚度都大于200纳米。
为了在所述衬底上形成浅沟槽，在所述深沟槽填充后，还包括如下步骤：
步骤七、在所述第一层光刻胶热回流后的所述衬底表面上旋涂第二层光刻胶，采用光刻工艺形成光刻胶图形，该光刻胶图形定义出浅沟槽的形成区域，所述浅沟槽的形成区域的所述衬底表面露出。
步骤八、以所述光刻胶图形为掩模，刻蚀所述衬底形成所述浅沟槽，所述浅沟槽的深度小于所述深沟槽的深度；所述浅沟槽的刻蚀过程中，所述深沟槽由填充于所述深沟槽中的所述第一层光刻胶和所述第二层光刻胶保护。
步骤九、去除所述第一层光刻胶和所述第二层光刻胶，使用掺杂多晶硅或金属同时填充所述深沟槽和所述浅沟槽。以图1B所示的在同一衬底上形成有不同深度的沟槽的第二种实例为例，在所述深沟槽13和所述浅沟槽14中填充的为钨，填充之后需要采用化学机械研磨(CMP)或刻蚀回刻工艺进行平坦化，最后形成连接埋层和栅极的不同深度的接触孔。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种深沟槽填充方法，其特征在于，包括如下步骤：
步骤一、采用光刻刻蚀工艺在衬底上形成深沟槽，所述深沟槽的关键尺寸大于0.8微米；
步骤二、使用水或有机溶剂对形成有所述深沟槽的衬底表面进行表面预处理；
步骤三、对所述衬底进行加热处理，用于去除所述衬底上的水或有机溶剂；
步骤四、在所述衬底表面喷吐纯水进行预浸润；
步骤五、在所述衬底表面喷吐光刻胶、并进行旋转涂胶在所述衬底表面形成第一层光刻胶；
步骤六、对所述第一层光刻胶进行热回流，使所述深沟槽的顶部边角处的第一层光刻胶的厚度增加；
步骤七、在所述第一层光刻胶热回流后的所述衬底表面上旋涂第二层光刻胶，采用光刻工艺形成光刻胶图形，该光刻胶图形定义出浅沟槽的形成区域，所述浅沟槽的形成区域的所述衬底表面露出；
步骤八、以所述光刻胶图形为掩模，刻蚀所述衬底形成所述浅沟槽，所述浅沟槽的深度小于所述深沟槽的深度；所述浅沟槽的刻蚀过程中，所述深沟槽由填充于所述深沟槽中的所述第一层光刻胶和所述第二层光刻胶保护；
步骤九、去除所述第一层光刻胶和所述第二层光刻胶，同时填充所述深沟槽和所述浅沟槽，所述深沟槽和所述浅沟槽的填充工艺相同，填充工艺中使用的填充材料为掺杂多晶硅或金属。
2.如权利要求1所述的深沟槽填充方法，其特征在于：所述衬底为一硅片；或者所述衬底为一硅片加上形成于所述硅片上的绝缘膜；或者所述衬底为二氧化硅层。
3.如权利要求1所述的深沟槽填充方法，其特征在于：步骤三中所述加热处理的温度为150℃～250℃，时间为30秒～360秒。
4.如权利要求1所述的深沟槽填充方法，其特征在于：步骤五中喷吐光刻胶的吐出量为2毫升～20毫升。
5.如权利要求4所述的深沟槽填充方法，其特征在于：步骤五中喷吐光刻胶的吐出量为5毫升～10毫升。
6.如权利要求1所述的深沟槽填充方法，其特征在于：步骤六中的热回流温度为30℃～60℃，时间为120秒～2小时。
7.如权利要求6所述的深沟槽填充方法，其特征在于：步骤六中的热回流的时间为5分钟～30分钟。
8.如权利要求1所述的深沟槽填充方法，其特征在于：步骤二至步骤六都在光刻涂胶设备中完成。
9.如权利要求1或8所述的深沟槽填充方法，其特征在于：在步骤六的热回流之后，还包括对所述第一层光刻胶进行软烤的步骤。
10.如权利要求1所述的深沟槽填充方法，其特征在于：步骤六在烤箱中完成。
11.如权利要求1所述的深沟槽填充方法，其特征在于：步骤六的热回流通过紫外线辐照完成。
12.如权利要求11所述的深沟槽填充方法，其特征在于：所述紫外线辐照的紫外线的波长大于400纳米，辐照时间2分钟～30分钟，辐照温度小于90℃。
13.如权利要求1所述的深沟槽填充方法，其特征在于：所述深沟槽的深度大于2微米。
14.如权利要求1所述的深沟槽填充方法，其特征在于：所述深沟槽深宽比大于3。
15.如权利要求1所述的深沟槽填充方法，其特征在于：所述深沟槽的图形密度大于2％。
16.如权利要求1所述的深沟槽填充方法，其特征在于：步骤六的热回流后，所述深沟槽顶部的所述第一层光刻胶的厚度大于300纳米，所述深沟槽顶部边角处的所述第一层光刻胶的厚度大于200纳米。
CN201210251945.1A 2012-07-20 2012-07-20 深沟槽填充方法 Active CN103579073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210251945.1A CN103579073B (zh) 2012-07-20 2012-07-20 深沟槽填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210251945.1A CN103579073B (zh) 2012-07-20 2012-07-20 深沟槽填充方法

Publications (2)

Publication Number Publication Date
CN103579073A CN103579073A (zh) 2014-02-12
CN103579073B true CN103579073B (zh) 2016-06-08

Family

ID=50050563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210251945.1A Active CN103579073B (zh) 2012-07-20 2012-07-20 深沟槽填充方法

Country Status (1)

Country Link
CN (1) CN103579073B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097499B (zh) * 2014-05-09 2019-05-17 盛美半导体设备（上海）有限公司 涂胶方法及涂胶装置
CN104465338B (zh) * 2014-12-26 2017-02-22 力特半导体（无锡）有限公司 深沟槽多层光刻覆盖结构及其光刻覆盖方法
CN105984833B (zh) * 2015-02-04 2017-12-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
NL2014598B1 (en) * 2015-04-08 2017-01-20 Suss Microtec Lithography Gmbh Method for coating a substrate.
CN113299735B (zh) * 2021-05-12 2022-08-05 浙江大学 一种带有斜坡的半导体器件终端结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645188B1 (ko) * 2000-12-21 2006-11-10 주식회사 하이닉스반도체 반도체 소자의 격리영역 형성방법
US7226873B2 (en) * 2004-11-22 2007-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving via filling uniformity in isolated and dense via-pattern regions

Also Published As

Publication number Publication date
CN103579073A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN103579073B (zh) 深沟槽填充方法
CN106206499B (zh) 半导体器件和方法
CN106158594A (zh) 光刻方法及其应用工艺
CN104733299A (zh) 交错地形成镍硅和镍锗结构
CN102543699B (zh) 一种金属栅极的形成方法
KR101941214B1 (ko) 기판의 건조 방법
KR20100059297A (ko) 반도체 소자의 제조 방법
TW201939576A (zh) 用於半導體製程的方法
KR100790290B1 (ko) 전자 냉각소자 및 그의 제조방법
CN105355587B (zh) 一种避免浅沟槽隔离结构出现深度负载效应的方法
CN109427651A (zh) 半导体结构及其形成方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN110444474A (zh) 使用防抛光图案形成半导体器件的方法
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN104112702B (zh) 在半导体制造中降低超低k介电层损伤的方法
CN102800622B (zh) 介质层的形成方法
US6812149B1 (en) Method of forming junction isolation to isolate active elements
US6211097B1 (en) Planarization process
CN105336676B (zh) 接触插塞的形成方法
CN110491788A (zh) 提高薄膜均匀性的方法
CN104821323A (zh) 图像传感器的形成方法
CN105244309B (zh) 抑制浅沟槽隔离结构深度负载效应的方法
JP6486137B2 (ja) 半導体装置の製造方法
KR101102052B1 (ko) 반도체 소자 및 그의 형성 방법
KR100769127B1 (ko) 반도체 소자의 격리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140114

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140114

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant