JP2008114195A - 平坦化塗布方法 - Google Patents

平坦化塗布方法 Download PDF

Info

Publication number
JP2008114195A
JP2008114195A JP2006302181A JP2006302181A JP2008114195A JP 2008114195 A JP2008114195 A JP 2008114195A JP 2006302181 A JP2006302181 A JP 2006302181A JP 2006302181 A JP2006302181 A JP 2006302181A JP 2008114195 A JP2008114195 A JP 2008114195A
Authority
JP
Japan
Prior art keywords
coating
coating solution
substrate
concentration
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006302181A
Other languages
English (en)
Inventor
Akihiko Nakamura
彰彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2006302181A priority Critical patent/JP2008114195A/ja
Priority to US11/937,266 priority patent/US7972654B2/en
Publication of JP2008114195A publication Critical patent/JP2008114195A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Materials For Photolithography (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】
配線パターンが形成された半導体ウェーハ等のパターン間の段差を埋めて平坦化するための塗装方法を提供する。
【解決手段】
基板W上には複数の配線パターン1が形成されており、それらの間隙が段差となっている。この段差のある基板Wを不揮発分濃度の高い塗布液で処理して大まかな厚さの塗膜2を得る(a)。次に、不揮発分濃度の低い塗布液で、段差に残った窪みの埋め込み処理を行う。この場合、低濃度の塗布液は頭頂部1aに溜まることなく低い段差部へ流動して塗膜3を形成する(b)。
【選択図】図2

Description

本発明は、配線パターンが形成された半導体ウェーハやガラス基板などの基板表面に形成される配線パターン間の段差(間隙)を埋める平坦化塗布方法に関する。
従来から半導体ウェーハ表面に形成された配線パターン間の段差を絶縁性塗膜(SOG:スピンオンガラス)で埋めた後、その上に層間絶縁膜を形成し、さらにこの上に配線加工を行って三次元回路を形成している。ここで、上層の配線加工を容易にするには、層間絶縁膜を平坦に形成することが必須であり、そのための様々な提案がなされている。
配線パターンの間隙を絶縁性塗膜で埋める場合、従来は同じ仕様の塗布液を2度塗りしていた。しかし、この方法では、配線パターンの間隙を完全に埋めようとすると、どうしてもパターン頭頂部にも塗布液が厚く付着してしまって、この上に形成する層間絶縁膜の平坦性が不足するという問題があった。
その例を図4(a)および(b)に示す。基板W上には、配線パターン100が形成されており、それらの間隙が段差となっている。この段差のある基板Wを塗布液で処理して図4(a)に示すように塗膜101を得る。この段階では配線パターン100の頭頂部100aには殆ど塗膜は付着していないが段差も平坦化されていない。
そこで、さらに段差を埋めるために2回目の塗布を行い、図4(b)に示すように塗膜102を形成すると、頭頂部100aにも、かなりの厚さの塗膜が付着してしまう。頭頂部100aに付着した塗膜が厚いと、この上に形成する層間絶縁膜の平坦性も悪化し、積層回路の形成に支障がでる。
また、配線パターン間の段差をHDP(High Density Plasma)による堆積物で埋め、配線パターン上の堆積物はCMP(Chemical Mechanical Polish)で削って平坦化し、その後にプラズマCVD(Chemical Vapor Deposition)で層間絶縁膜を形成する方法も実施されている。
また、特許文献1には、互いに粘性が異なる複数の液体を基板に塗布するための塗布装置が開示されている。具体的には、配線パターン間の段差の配置に対応して、互いに粘性が異なる複数の液体による塗布を行うことで、基板の段差を効果的に解消することができるとしている。
特開2003−230860号公報
配線パターン間の段差をHDPによる堆積物で埋め、配線パターン上の堆積物はCMPで削って平坦化し、その後にプラズマCVDで層間絶縁膜を形成する方法では、十分な平坦化が可能であるが、HDPやCMPの使用は、高額な装置が必要でコスト高となるし、また簡易な方法でもない、さらにこれらの使用によるエネルギーの大量消費および堆積物の研削による原料の無駄等の問題がある。
また、特許文献1の塗布装置では、パターン頭頂部へ塗布液が厚く付着する問題を効果的に防ぐことはできない。
上記課題を解決すべく第1発明は、不揮発分濃度が異なる塗布液(例えばSOGやフォトレジスト)を少なくとも2種類用意し、先ず不揮発分濃度の高い塗布液を先に基板のパターン形成面に塗布し、基板を回転させてパターン間の段差内に塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布し、次いで、濃度の低い塗布液を塗布し、基板を回転させて段差内に残されている濃度の高い塗布液からなる塗膜の上に濃度の低い塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布するようにした。
また、第2発明は第1の発明とは逆に最初に用いる塗布液を不揮発分濃度の低い塗布液(低濃度のもの)とし、最後に用いる塗布液を不揮発分濃度の高い塗布液(高濃度のもの)とした。
前記基板の回転は、遠心力によって塗布液を均一に拡散せしめる回転式の塗布装置を用いればよいが、この回転式の塗布装置のうちでも、回転カップ式塗布装置が好ましい。回転カップ式塗布装置によればカップ内に乱流が生じにくく且つカップ内を減圧空間にすることができ、塗布液の乾燥を短時間で行うことができる。
本発明の塗布方法の対象となる基板の例としては典型的には、半導体ウェーハが挙げられるが、その他、カラーフィルタ用のガラス基板等にも適用可能である。また、使用する塗布液については、SOG(シリカ系無機又は有機塗膜形成成分を含む溶液)、フォトレジスト塗布液等、従来公知の塗布液を使用することができる。
本発明の方法では不揮発分濃度の異なる2種以上の塗布液を使用するが、この不揮発分濃度の異なる塗布液とは、上記塗膜形成成分および必要に応じて添加される他の添加剤、顔料、感光剤、充填剤、界面活性剤等、最終的に乾燥して得られる塗膜に残る成分(不揮発分)の含有量を変化させた2種以上の塗布液を意味する。
塗布液の具体的な不揮発分濃度としては、例えば2種のSOG塗布液を使用する場合、高濃度液として6〜20質量パーセント、更には9〜15質量パーセント、低濃度液として3〜12質量パーセント、更には4〜9質量パーセントの塗布液を使用することが好ましい。
また、フォトレジスト塗布液を使用する場合には、高濃度液として30〜70質量パーセント、更には40〜60質量パーセント、低濃度液として10〜40質量パーセント、更には20〜40質量パーセントの塗布液を使用することが好ましい。
本発明の平坦化塗布方法において、不揮発分濃度の高い液と濃度の低い液の使用順序には特に制限はなく、必要に応じて適宜決定することができる。一般的な配線基板の製造でSOGを用いる場合は、高濃度塗布液で段差の殆どを埋めておき、残った窪みを低濃度塗布液によって平坦化することが好ましい。
一方、MEMS(Micro Electro Mechanical System)のような超微細加工を要する半導体や、厚膜用の配線基板を製造し、フォトレジストを使用する場合には、低濃度塗布液で段差隅部にエアが入らないように埋めておき、次に高濃度塗布液で基板全体の平坦化を調整することが勧められる。
なお、基板表面に形成されたパターン間の段差は、通常、100〜300nmであるが、本発明はこの段差が大きい、300〜1000nm、好ましくは400〜800nmであるほどその効果に優れる。
第1発明の平坦化塗布方法によれば、高濃度の塗布液を用いた先の塗布で大まかに段差の殆どを埋め、低濃度の塗布液を用いる後の塗布で平坦化を図るため、微調整が可能である。その結果、配線パターンの頭頂部への塗膜付着量を大幅に減らすことができ、頭頂部の研削工程を省いても十分に平坦な絶縁膜を得ることができる。
また第2発明の平坦化塗布方法によれば、低濃度の塗布液を用いた先の塗布で段差内にエアが残らないようにすることができ、高濃度の塗布液を用いる後の塗布で平坦化を図ることができる。この場合、高濃度の塗布液を用いても既に段差はある程度埋まっているので、使用する塗布液の量は少なくなり、配線パターンの頭頂部への塗膜付着量も減少する。
以下に本発明に係る平坦化塗布方法を、一般的な配線基板に適用する場合について説明する。
図1は本発明の塗布方法に用いる回転カップ式塗布装置であり、この塗布装置はアウターカップ11内にスピンナー12によって回転せしめられるインナーカップ13が配置され、インナーカップ13内には基板Wを固定するチャック14が配置され、更にアウターカップ11及びインナーカップ13の上面はそれぞれ蓋体15,16で閉じることが可能とされ、更にインナーカップ13には排気孔17が形成されている。
蓋体15,16を用いて密閉するときは、完全密閉でも、非完全密閉でもよい。図1は排気口17を設けた非完全密閉タイプである。完全密閉タイプは排気口17がなく、基板上への回転による気流の影響を低減し、主に回転による遠心力が働く回転カップ式塗布装置である。
図2(a)および(b)は、前記回転カップ式塗布装置を用いて本発明の平坦化塗布方法が実施された配線基板の断面図であり、基板W上には複数の配線パターン1が形成されており、それらの間隙が段差となっている。この段差のある基板Wを不揮発分濃度の高い塗布液で回転塗布、乾燥処理して図2(a)に示すように大まかな厚さの塗膜2を得る。この段階までは図4(a)に示した従来例とほぼ同じであり、配線パターン1の頭頂部1aには殆ど塗膜が付着していない。
次に、図2(b)に示すように不揮発分濃度の低い塗布液で、段差に残った窪みの埋め込み処理を行う。この場合、低濃度の塗布液は頭頂部1aに溜まることなく低い段差部へ流動して塗膜3を形成する。
本発明の塗布方法によって形成される塗膜の種類に制限はないが、好ましい例としてSOG膜を挙げることができる。高濃度塗布液は不揮発分濃度10〜15重量%、低濃度塗布液は不揮発分濃度1〜8重量%が好ましい。これらのSOG(スピンオングラス)系のシリカ系材料を使用すれば、上記回転カップ式塗布装置を使用してスピンコート法で容易に図2(b)に示したような平坦化絶縁膜の形成を行うことができ好ましい。
図3は、本発明の平坦化塗布方法によって形成された配線基板の一例を示す断面図である。基板W上に設けられた複数の配線パターン1によって形成された段差は、高濃度塗布液からの塗膜と低濃度塗布液からの塗膜が一体化した複層SOG膜4によって平坦化されている。しかも、配線パターン1の頭頂部1aには、塗膜はほとんど付着しないため、従来のCMPによる研磨をおこなうことなく、プラズマCVDによる層間絶縁膜5を形成することができる。
以下に、詳細な実施例および比較例を示す。
(実施例1)
配線パターンが、高さ(段差)550nm、間隔180nmで複数立設されている基板を使用し、これを図1で示したと同様の回転カップ式塗布装置に装着して、塗布液による平坦化処理を行った。第1液として、不揮発分濃度12質量%のSOG塗布液、第2液として、第1液を溶剤で不揮発分濃度6質量%に希釈したSOG塗布液を使用した。処理条件は、第1液では、回転数500rpmで塗布し、80℃→150℃→200℃(合計3分)で焼き付けた。得られた塗膜は、約400nmの厚さであった。
次に、第2液を、第1液と同様の条件で塗布し焼き付けた。その結果、配線パターンの頭頂部には塗膜が殆どなく塗膜最高部と最低部の差はわずか9nmであった。
(比較例1)
第2液に代えて、2回目の塗布も第1液を使用した以外は実施例1と同様にして平坦化処理を行った。この結果、配線パターンの頭頂部に塗膜が厚く付着したため、塗膜最高部と最低部の差は25nmとなった。
本発明の平坦化塗布方法は、半導体ウェーハやガラス基板の表面を効率的に平坦化することができるためSOG液、フォトレジスト液或いはカラーフィルタ用の塗布液を塗布する際に利用可能である。
本発明に係るSOG膜形成のための回転カップ式塗布装置を示す断面図 (a)および(b)は本発明の平坦化塗布方法が実施された配線基板の断面図 本発明に係る平坦化塗布方法によって形成される配線基板の一例を示す断面図 従来の平坦化塗布方法の一例を示す配線基板の断面図
符号の説明
1…配線パターン、1a…配線パターン頭頂部、2、3…塗膜、4…複層SOG膜、5…層間絶縁膜、11…アウターカップ、12…スピンナー、13…インナーカップ、14…チャック、15,16…蓋体、17…排気孔、W…基板。

Claims (4)

  1. 基板表面に形成されたパターン間の段差を埋めて平坦化する塗布方法であって、不揮発分濃度が異なる塗布液を少なくとも2種類用意し、先ず不揮発分濃度の高い塗布液を先に塗布し、基板を回転させて段差内に塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布し、次いで、濃度の低い塗布液を塗布し、基板を回転させて段差内に残されている濃度の高い塗布液からなる塗膜の上に濃度の低い塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布することを特徴とする平坦化塗布方法。
  2. 基板表面に形成されたパターン間の段差を埋めて平坦化する塗布方法であって、不揮発分濃度が異なる塗布液を少なくとも2種類用意し、先ず不揮発分濃度の低い塗布液を先に塗布し、基板を回転させて段差内に塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布し、次いで、濃度の高い塗布液を塗布し、基板を回転させて段差内に残されている濃度の低い塗布液からなる塗膜の上に濃度の高い塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布することを特徴とする平坦化塗布方法。
  3. 請求項1または請求項2に記載の平坦化塗布方法において、前記基板の回転はカップ内に基板をセットしカップ上面を蓋体で閉じ、回転による遠心力によってカップ内が減圧状態になる回転カップ式塗布装置を用いることを特徴とする平坦化塗布方法。
  4. 請求項3に記載の平坦化塗布方法において、前記カップ上面を蓋体で完全密閉して閉じることを特徴とする平坦化塗布方法。
JP2006302181A 2006-11-08 2006-11-08 平坦化塗布方法 Pending JP2008114195A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006302181A JP2008114195A (ja) 2006-11-08 2006-11-08 平坦化塗布方法
US11/937,266 US7972654B2 (en) 2006-11-08 2007-11-08 Planarizing coating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006302181A JP2008114195A (ja) 2006-11-08 2006-11-08 平坦化塗布方法

Publications (1)

Publication Number Publication Date
JP2008114195A true JP2008114195A (ja) 2008-05-22

Family

ID=39500610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006302181A Pending JP2008114195A (ja) 2006-11-08 2006-11-08 平坦化塗布方法

Country Status (2)

Country Link
US (1) US7972654B2 (ja)
JP (1) JP2008114195A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164739A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 半導体装置の製造方法
US9437477B1 (en) 2015-03-31 2016-09-06 Kabushiki Kaisha Toshiba Pattern forming method
JP2016167334A (ja) * 2016-06-08 2016-09-15 大日本印刷株式会社 サスペンション用基板の製造方法
WO2019177742A1 (en) * 2018-03-15 2019-09-19 Applied Materials, Inc. Planarization for semiconductor device package fabrication processes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258629A (ja) * 1985-09-09 1987-03-14 Toshiba Corp レジスト膜の形成方法
JPH01194416A (ja) * 1988-01-29 1989-08-04 Sharp Corp 半導体装置の製造方法
JP2000138163A (ja) * 1998-10-30 2000-05-16 Tokyo Electron Ltd 液処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576834A (en) * 1985-05-20 1986-03-18 Ncr Corporation Method for forming trench isolation structures
JP3824334B2 (ja) * 1995-08-07 2006-09-20 東京応化工業株式会社 シリカ系被膜形成用塗布液及び被膜形成方法
JP4115138B2 (ja) 2002-02-07 2008-07-09 東京エレクトロン株式会社 塗布装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258629A (ja) * 1985-09-09 1987-03-14 Toshiba Corp レジスト膜の形成方法
JPH01194416A (ja) * 1988-01-29 1989-08-04 Sharp Corp 半導体装置の製造方法
JP2000138163A (ja) * 1998-10-30 2000-05-16 Tokyo Electron Ltd 液処理装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164739A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 半導体装置の製造方法
US9437477B1 (en) 2015-03-31 2016-09-06 Kabushiki Kaisha Toshiba Pattern forming method
JP2016194560A (ja) * 2015-03-31 2016-11-17 株式会社東芝 パターン形成方法
JP2016167334A (ja) * 2016-06-08 2016-09-15 大日本印刷株式会社 サスペンション用基板の製造方法
WO2019177742A1 (en) * 2018-03-15 2019-09-19 Applied Materials, Inc. Planarization for semiconductor device package fabrication processes
KR20200120766A (ko) * 2018-03-15 2020-10-21 어플라이드 머티어리얼스, 인코포레이티드 반도체 디바이스 패키지 제작 프로세스들을 위한 평탄화
TWI717690B (zh) * 2018-03-15 2021-02-01 美商應用材料股份有限公司 用於半導體元件封裝製造製程的平坦化
JP2021517360A (ja) * 2018-03-15 2021-07-15 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 半導体素子パッケージ製造プロセスための平坦化
KR102521991B1 (ko) * 2018-03-15 2023-04-13 어플라이드 머티어리얼스, 인코포레이티드 반도체 디바이스 패키지 제작 프로세스들을 위한 평탄화
JP7258906B2 (ja) 2018-03-15 2023-04-17 アプライド マテリアルズ インコーポレイテッド 半導体素子パッケージ製造プロセスための平坦化

Also Published As

Publication number Publication date
US7972654B2 (en) 2011-07-05
US20080254215A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US6232228B1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US7622380B1 (en) Method of improving adhesion between two dielectric films
TWI504650B (zh) 增加聚矽氮烷和氮化矽間黏著性的方法和形成溝槽隔離結構的方法
JP2008114195A (ja) 平坦化塗布方法
TW200403331A (en) CMP slurry compositions for oxide films and methods for forming metal line contact plugs using the same
CN108231739A (zh) 隔离金属化特征的气隙
US20030054616A1 (en) Electronic devices and methods of manufacture
JP2007048785A (ja) 半導体装置及びその製造方法
JP5375601B2 (ja) 半導体装置の製造方法
JP4868742B2 (ja) 半導体装置
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
US11087973B2 (en) Method of selective deposition for BEOL dielectric etch
CN107851554A (zh) 用于改善非平面表面的cmp耐刮擦性的方法
US20150206794A1 (en) Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
US20050136643A1 (en) Dielectric film forming method for semiconductor device and semiconductor device
KR100326251B1 (ko) 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법
US6242355B1 (en) Method for insulating metal conductors by spin-on-glass and devices made
KR20110000847A (ko) 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법
JP2007115834A (ja) 半導体製造方法及び半導体製造装置
JP2010016236A (ja) 半導体装置の製造方法
US6720276B2 (en) Methods of forming spin on glass layers by curing remaining portions thereof
JP2009283713A (ja) レジスト塗布方法及び半導体装置の製造方法
US6960496B2 (en) Method of damascene process flow
US6774042B1 (en) Planarization method for deep sub micron shallow trench isolation process
KR100456420B1 (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108