JP2008114195A - 平坦化塗布方法 - Google Patents
平坦化塗布方法 Download PDFInfo
- Publication number
- JP2008114195A JP2008114195A JP2006302181A JP2006302181A JP2008114195A JP 2008114195 A JP2008114195 A JP 2008114195A JP 2006302181 A JP2006302181 A JP 2006302181A JP 2006302181 A JP2006302181 A JP 2006302181A JP 2008114195 A JP2008114195 A JP 2008114195A
- Authority
- JP
- Japan
- Prior art keywords
- coating
- coating solution
- substrate
- concentration
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000576 coating method Methods 0.000 title claims abstract description 142
- 239000011248 coating agent Substances 0.000 claims abstract description 119
- 239000007788 liquid Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Materials For Photolithography (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
配線パターンが形成された半導体ウェーハ等のパターン間の段差を埋めて平坦化するための塗装方法を提供する。
【解決手段】
基板W上には複数の配線パターン1が形成されており、それらの間隙が段差となっている。この段差のある基板Wを不揮発分濃度の高い塗布液で処理して大まかな厚さの塗膜2を得る(a)。次に、不揮発分濃度の低い塗布液で、段差に残った窪みの埋め込み処理を行う。この場合、低濃度の塗布液は頭頂部1aに溜まることなく低い段差部へ流動して塗膜3を形成する(b)。
【選択図】図2
Description
また、特許文献1の塗布装置では、パターン頭頂部へ塗布液が厚く付着する問題を効果的に防ぐことはできない。
また、フォトレジスト塗布液を使用する場合には、高濃度液として30〜70質量パーセント、更には40〜60質量パーセント、低濃度液として10〜40質量パーセント、更には20〜40質量パーセントの塗布液を使用することが好ましい。
なお、基板表面に形成されたパターン間の段差は、通常、100〜300nmであるが、本発明はこの段差が大きい、300〜1000nm、好ましくは400〜800nmであるほどその効果に優れる。
図1は本発明の塗布方法に用いる回転カップ式塗布装置であり、この塗布装置はアウターカップ11内にスピンナー12によって回転せしめられるインナーカップ13が配置され、インナーカップ13内には基板Wを固定するチャック14が配置され、更にアウターカップ11及びインナーカップ13の上面はそれぞれ蓋体15,16で閉じることが可能とされ、更にインナーカップ13には排気孔17が形成されている。
(実施例1)
配線パターンが、高さ(段差)550nm、間隔180nmで複数立設されている基板を使用し、これを図1で示したと同様の回転カップ式塗布装置に装着して、塗布液による平坦化処理を行った。第1液として、不揮発分濃度12質量%のSOG塗布液、第2液として、第1液を溶剤で不揮発分濃度6質量%に希釈したSOG塗布液を使用した。処理条件は、第1液では、回転数500rpmで塗布し、80℃→150℃→200℃(合計3分)で焼き付けた。得られた塗膜は、約400nmの厚さであった。
次に、第2液を、第1液と同様の条件で塗布し焼き付けた。その結果、配線パターンの頭頂部には塗膜が殆どなく塗膜最高部と最低部の差はわずか9nmであった。
第2液に代えて、2回目の塗布も第1液を使用した以外は実施例1と同様にして平坦化処理を行った。この結果、配線パターンの頭頂部に塗膜が厚く付着したため、塗膜最高部と最低部の差は25nmとなった。
Claims (4)
- 基板表面に形成されたパターン間の段差を埋めて平坦化する塗布方法であって、不揮発分濃度が異なる塗布液を少なくとも2種類用意し、先ず不揮発分濃度の高い塗布液を先に塗布し、基板を回転させて段差内に塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布し、次いで、濃度の低い塗布液を塗布し、基板を回転させて段差内に残されている濃度の高い塗布液からなる塗膜の上に濃度の低い塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布することを特徴とする平坦化塗布方法。
- 基板表面に形成されたパターン間の段差を埋めて平坦化する塗布方法であって、不揮発分濃度が異なる塗布液を少なくとも2種類用意し、先ず不揮発分濃度の低い塗布液を先に塗布し、基板を回転させて段差内に塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布し、次いで、濃度の高い塗布液を塗布し、基板を回転させて段差内に残されている濃度の低い塗布液からなる塗膜の上に濃度の高い塗布液を残すとともにパターン頭頂部に塗布液が残らないように塗布することを特徴とする平坦化塗布方法。
- 請求項1または請求項2に記載の平坦化塗布方法において、前記基板の回転はカップ内に基板をセットしカップ上面を蓋体で閉じ、回転による遠心力によってカップ内が減圧状態になる回転カップ式塗布装置を用いることを特徴とする平坦化塗布方法。
- 請求項3に記載の平坦化塗布方法において、前記カップ上面を蓋体で完全密閉して閉じることを特徴とする平坦化塗布方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006302181A JP2008114195A (ja) | 2006-11-08 | 2006-11-08 | 平坦化塗布方法 |
US11/937,266 US7972654B2 (en) | 2006-11-08 | 2007-11-08 | Planarizing coating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006302181A JP2008114195A (ja) | 2006-11-08 | 2006-11-08 | 平坦化塗布方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008114195A true JP2008114195A (ja) | 2008-05-22 |
Family
ID=39500610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006302181A Pending JP2008114195A (ja) | 2006-11-08 | 2006-11-08 | 平坦化塗布方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7972654B2 (ja) |
JP (1) | JP2008114195A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164739A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法 |
US9437477B1 (en) | 2015-03-31 | 2016-09-06 | Kabushiki Kaisha Toshiba | Pattern forming method |
JP2016167334A (ja) * | 2016-06-08 | 2016-09-15 | 大日本印刷株式会社 | サスペンション用基板の製造方法 |
WO2019177742A1 (en) * | 2018-03-15 | 2019-09-19 | Applied Materials, Inc. | Planarization for semiconductor device package fabrication processes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6258629A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | レジスト膜の形成方法 |
JPH01194416A (ja) * | 1988-01-29 | 1989-08-04 | Sharp Corp | 半導体装置の製造方法 |
JP2000138163A (ja) * | 1998-10-30 | 2000-05-16 | Tokyo Electron Ltd | 液処理装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4576834A (en) * | 1985-05-20 | 1986-03-18 | Ncr Corporation | Method for forming trench isolation structures |
JP3824334B2 (ja) * | 1995-08-07 | 2006-09-20 | 東京応化工業株式会社 | シリカ系被膜形成用塗布液及び被膜形成方法 |
JP4115138B2 (ja) | 2002-02-07 | 2008-07-09 | 東京エレクトロン株式会社 | 塗布装置 |
-
2006
- 2006-11-08 JP JP2006302181A patent/JP2008114195A/ja active Pending
-
2007
- 2007-11-08 US US11/937,266 patent/US7972654B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6258629A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | レジスト膜の形成方法 |
JPH01194416A (ja) * | 1988-01-29 | 1989-08-04 | Sharp Corp | 半導体装置の製造方法 |
JP2000138163A (ja) * | 1998-10-30 | 2000-05-16 | Tokyo Electron Ltd | 液処理装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164739A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法 |
US9437477B1 (en) | 2015-03-31 | 2016-09-06 | Kabushiki Kaisha Toshiba | Pattern forming method |
JP2016194560A (ja) * | 2015-03-31 | 2016-11-17 | 株式会社東芝 | パターン形成方法 |
JP2016167334A (ja) * | 2016-06-08 | 2016-09-15 | 大日本印刷株式会社 | サスペンション用基板の製造方法 |
WO2019177742A1 (en) * | 2018-03-15 | 2019-09-19 | Applied Materials, Inc. | Planarization for semiconductor device package fabrication processes |
KR20200120766A (ko) * | 2018-03-15 | 2020-10-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 디바이스 패키지 제작 프로세스들을 위한 평탄화 |
TWI717690B (zh) * | 2018-03-15 | 2021-02-01 | 美商應用材料股份有限公司 | 用於半導體元件封裝製造製程的平坦化 |
JP2021517360A (ja) * | 2018-03-15 | 2021-07-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 半導体素子パッケージ製造プロセスための平坦化 |
KR102521991B1 (ko) * | 2018-03-15 | 2023-04-13 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 디바이스 패키지 제작 프로세스들을 위한 평탄화 |
JP7258906B2 (ja) | 2018-03-15 | 2023-04-17 | アプライド マテリアルズ インコーポレイテッド | 半導体素子パッケージ製造プロセスための平坦化 |
Also Published As
Publication number | Publication date |
---|---|
US7972654B2 (en) | 2011-07-05 |
US20080254215A1 (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6232228B1 (en) | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method | |
US7622380B1 (en) | Method of improving adhesion between two dielectric films | |
TWI504650B (zh) | 增加聚矽氮烷和氮化矽間黏著性的方法和形成溝槽隔離結構的方法 | |
JP2008114195A (ja) | 平坦化塗布方法 | |
TW200403331A (en) | CMP slurry compositions for oxide films and methods for forming metal line contact plugs using the same | |
CN108231739A (zh) | 隔离金属化特征的气隙 | |
US20030054616A1 (en) | Electronic devices and methods of manufacture | |
JP2007048785A (ja) | 半導体装置及びその製造方法 | |
JP5375601B2 (ja) | 半導体装置の製造方法 | |
JP4868742B2 (ja) | 半導体装置 | |
JPH08222550A (ja) | 塗布絶縁膜の平坦化方法 | |
US11087973B2 (en) | Method of selective deposition for BEOL dielectric etch | |
CN107851554A (zh) | 用于改善非平面表面的cmp耐刮擦性的方法 | |
US20150206794A1 (en) | Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes | |
US20050136643A1 (en) | Dielectric film forming method for semiconductor device and semiconductor device | |
KR100326251B1 (ko) | 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법 | |
US6242355B1 (en) | Method for insulating metal conductors by spin-on-glass and devices made | |
KR20110000847A (ko) | 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법 | |
JP2007115834A (ja) | 半導体製造方法及び半導体製造装置 | |
JP2010016236A (ja) | 半導体装置の製造方法 | |
US6720276B2 (en) | Methods of forming spin on glass layers by curing remaining portions thereof | |
JP2009283713A (ja) | レジスト塗布方法及び半導体装置の製造方法 | |
US6960496B2 (en) | Method of damascene process flow | |
US6774042B1 (en) | Planarization method for deep sub micron shallow trench isolation process | |
KR100456420B1 (ko) | 반도체 소자의 구리 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120727 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |