KR100326251B1 - 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법 - Google Patents
고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법 Download PDFInfo
- Publication number
- KR100326251B1 KR100326251B1 KR1019990024985A KR19990024985A KR100326251B1 KR 100326251 B1 KR100326251 B1 KR 100326251B1 KR 1019990024985 A KR1019990024985 A KR 1019990024985A KR 19990024985 A KR19990024985 A KR 19990024985A KR 100326251 B1 KR100326251 B1 KR 100326251B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- high density
- density plasma
- oxide film
- plasma oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000002955 isolation Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000011259 mixed solution Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000003963 antioxidant agent Substances 0.000 claims description 9
- 230000003078 antioxidant effect Effects 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000012876 topography Methods 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims 2
- 230000004888 barrier function Effects 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract description 2
- 238000007517 polishing process Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005056 compaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000010099 solid forming Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Abstract
본 발명은 화학기계적 연마 공정 없이 고밀도 플라즈마를 이용한 산화막 증착 공정 후 발생하는 단차를 효과적으로 평탄화시킬 수 있는, 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 유동성이 큰 포토레지스트 혼합용액을 이용하여 낮은 지역에는 포토레지스트가 코팅되어 식각 방해물질로서 역할을 하도록 하고, 상대적으로 높은 지역에는 포토레지스트가 코팅되지 않고 산화막이 노출되도록하여 노출된 산화막을 식각하여 평탄화하는데 특징이 있다.
Description
본 발명은 반도체 메모리 소자 제조 분야에 관한 것으로, 특히 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체 소자의 소자분리막 형성 방법에 관한 것이다.
도1은 종래 로코스(Local oxidation of silicon, LOCOS) 공정에 따라 실리콘 기판(10)에 형성된 소자분리막(11)을 보이는 단면도이다. 소자가 고집적화됨에 따라 산화(oxidation)에 의한 종래의 소자분리막 형성 방법은 그 한계를 드러내고 있다.
그 대체 방법으로는 STI(Shallow Trench Isolation) 방법이 이용되고 있다. 좁은 영역에 산화물을 양호하게 채우기 위해서 고밀도 플라즈마(high density plasma)를 이용한 산화막 형성 방법이 이용되는데, 트렌치의 폭, 패턴 밀도 등에 따라 영역별로 고밀도 플라즈마 산화막의 두께가 차이나고 이에 따라 단차가 발생하는 문제점이 있다.
이하, 도2a 및 도2b를 참조하여 종래 STI 공정에 따른 소자분리막 형성 방법을 설명한다.
먼저, 도2a에 도시한 바와 같이 실리콘 기판(20) 상에 패드산화막(21) 및 산화방지막인 질화막(22)을 형성하고, 질화막(22) 및 패드산화막(21)을 선택적으로 식각하여 소자분리막이 형성될 부분의 실리콘 기판(20)을 노출시킨 다음, 노출된 실리콘 기판(20)을 식각하여 실리콘 기판(20) 내에 트렌치(t)를 형성한다. 도면부호 'A'는 상대적으로 면적이 작은 소자분리막이 형성되는 영역을 나타내고, 'B'는 상대적으로 면적이 큰 소자분리막이 형성되는 영역을 나타낸다.
다음으로, 도2b에 도시한 바와 같이 고밀도 플라즈마를 이용하여 고밀도 플라즈마 산화막(high density plasma oxide)(23)을 형성한다. 이때, 증착방법의 특성상 트렌치(t)의 폭, 패턴의 밀집 정도에 따라 고밀도 플라즈마 산화막(23)의 두께가 달라진다. 따라서, 영역 'A'와 영역 'B'에서 산화막의 두께가 차이가 난다.
이와 같이 패턴 구조(Pattern Structure)에 따라 발생한 고밀도 플라즈마 산화막의 단차를 평탄화시키기 위하여 종래에는 후속으로 화학기계적 연마(Chemical Mechanical Polishing, 이하 CMP라 함) 공정을 실시한다. 그러나, CMP는 제조 공정의 단가가 높으며, 비균일도(Non-Uniformity), 긁힘(scratch) 등에 의해 수율이 감소하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 화학기계적 연마 공정 없이 고밀도 플라즈마를 이용한 산화막 증착 공정 후 발생하는 단차를 효과적으로 평탄화시킬 수 있는, 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체 소자의 소자분리막 형성 방법을 제공하는데 그 목적이 있다.
도1은 종래의 로코스 공정에 따라 형성된 소자분리막을 보이는 단면도,
도2a 및 도2b는 종래 STI 공정에 따른 문제점을 설명하기 위한 단면도.
도3a 내지 도3f는 본 발명에 따른 STI 형성 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
30: 실리콘 기판 31: 패드산화막
32: 질화막 33: 고밀도 플라즈마 산화막
34: 포토레지스트
상기와 같은 목적을 달성하기 위한 본 발명은, 패턴 형성이 완료된 기판 상에, 고밀도 플라즈마 산화막을 형성하는 제1 단계; 상기 고밀도 플라즈마 산화막 상에 포토레지스트 혼합용액을 도포하되, 상기 산화방지막 패턴에 의해 인접하는 지세에 비해 상대적으로 지세가 높은 부분의 상기 고밀도 플라즈마 산화막을 노출시키는 제2 단계; 열처리 공정을 실시하여 상기 포토레지스트 혼합용액 중 포토레지스트를 고형화시키는 제3 단계; 상기 포토레지스트를 식각마스크로 하여 상기 노출된 고밀도 플라즈마 산화막을 식각하여 평탄화시키는 제4 단계; 및 상기 포토레지스트를 제거하는 제5 단계를 포함하는 고밀도 플라즈마 산화막 평탄화 방법을 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 산화방지막 패턴을 형성하고, 상기 산화방지막 패턴 사이에 노출된 상기 실리콘 기판을 선택적으로 식각하여 트렌치를 형성하는 제1 단계; 상기 제1 단계가 완료된 결과물 전면에 고밀도 플라즈마 산화막을 형성하는 제2 단계; 상기 고밀도 플라즈마 산화막 상에 포토레지스트 혼합용액을 도포하되, 상기 산화방지막 패턴에 의해 인접하는 지세에 비해 상대적으로 지세가 높은 부분의 상기 고밀도 플라즈마 산화막을 노출시키는 제3 단계; 열처리 공정을 실시하여 상기 포토레지스트 혼합용액 중 포토레지스트를 고형화시키는 제4 단계; 상기 포토레지스트를 식각마스크로 이용하여 상기 산화방지막 패턴 표면이 노출될 때까지 상기 고밀도 플라즈마 산화막을 식각하는 제5 단계; 상기 포토레지스트를 제거하는 제6 단계; 및 상기 산화방지막 패턴 및 상기 고밀도 플라즈마 산화막의 일부를 제거하여, 상기 트렌치 내부에 상기 고밀도 플라즈마 산화막이 매립된 형태의 소자분리막을 형성하는 제7 단계를 포함하는 반도체 소자의 소자분리막 형성 방법을 제공한다.
본 발명은 고밀도 플라즈마를 이용한 산화막 증착 후 존재하는 단차(Topology)를 포토레지스트 혼합용액을 이용하여 개선하고, 후속 식각을 실시하여 CMP를 이용하지 않고 고밀도 플라즈마 산화막을 평탄화하는 방법이다.
포토레지스트(photoresist)는 고형성 물질이나, 코팅(coating)을 위해 일정량의 유기용매를 사용하여 점도가 있는 유체로 만든다. 코팅되는 포토레지스트의 두께나 형태는 코팅 장비의 회전속도에 비례하기도 하지만 유기용매와 포토레지스트의 혼합 유체의 점도에 더 많은 영향을 받는다.
포토레지스트에 혼합되는 유기 용매의 조성을 늘리면 점도가 점점 작아지며, 거의 물과 같은 정도의 유동성을 가진 물질로 만들 수 있다. 이 경우 장비의 회전 속도를 줄이면 낮은 지역에 포토레지스트가 많이 쌓이게 된다. 평탄화용 산화막으로 사용되어지는 SOG(spin on glass)의 경우도 이와 같은 원리를 응용하고 있다.
본 발명은 유동성이 큰 포토레지스트 혼합용액을 이용하여 낮은 지역에는 포토레지스트가 코팅되어 식각 방해물질로서 역할을 하도록 하고, 패턴에 의해 상대적으로 높은 지역에는 포토레지스트가 코팅되지 않고 산화막이 노출되도록 하여 노출된 산화막을 식각하여 평탄화시키는데 그 특징이 있다.
이하, 도3a 내지 도3f를 참조하여 본 발명의 일실시예에 따른 STI 형성 방법을 상세히 설명한다.
먼저, 도3a에 도시한 바와 같이 실리콘 기판(30) 상에 패드산화막(31) 및 질화막(32)을 형성하고, 질화막(32) 및 패드산화막(31)을 선택적으로 식각하여 소자분리막이 형성될 부분의 실리콘 기판(30)을 노출시킨 다음, 노출된 실리콘 기판(30)을 식각하여 실리콘 기판(30) 내에 트렌치(t)를 형성한다. 도면부호 'A'는 상대적으로 면적이 작은 소자분리막이 형성되는 영역을 나타내고, 'B'는 상대적으로 면적이 큰 소자분리막이 형성되는 영역을 나타낸다.
다음으로, 도3b에 도시한 바와 같이 고밀도 플라즈마를 이용하여 고밀도 플라즈마 산화막(33)을 형성한다. 이때, 증착방법의 특성상 트렌치(t)의 폭, 패턴의 밀집 정도에 따라 고밀도 플라즈마 산화막(33)의 두께가 달라진다. 따라서, 영역 'A'와 영역 'B'에서 산화막의 두께가 차이가 난다.
이후, 포토레지스트에 혼합되는 용매(solvent)의 함량을 조절하여 혼합용액의 점도가 0.2 cp(centi-poise) 내지 5 cp가 되도록 한다. 참고로, 75 ℃에서 점도는 0.2이다. 본 발명의 일실시예에서는 포토레지스트와 용매의 혼합용액에서 포토레지스트의 무게%가 0.1%에서 60%되도록 한다. 한편, 일반적으로 사용되는 포토레지스트의 점도는 약 10cp, 무게%는 30% 내외이다.
이와 같이 준비된 포토레지스트 혼합용액을 도포하여 도3c에 도시한 바와 같이 인접하는 지세에 비해 상대적으로 지세의 높이가 낮은 부분의 고밀도 플라즈마 산화막(33)을 덮는다. 이때, 코터(coater)의 회전속도를 조절하여 상대적으로 지세가 낮은 지역에만 포토레지스트 혼합용액이 남도록 한다. 이에 따라 패턴에 의해 상대적으로 지세가 높은 부분의 고밀도 플라즈마 산화막(33)이 노출된다. 이후, 저온 열처리 공정을 실시하여 포토레지스트 내에 남아 있는 용매을 휘발시켜 포토레지스트 혼합용액 중 포토레지스트를를 고형화시키는 바, 도면부호 '34'는 상기와 같이 고형화된 포토레지스트를 도시한다.
다음으로, 도3d에 도시한 바와 같이 포토레지스트(34)를 식각장벽(Barrier) 즉, 식각마스크로 사용하여 포토레지스트(34)에 의해 덮이지 않은 고밀도 플라즈마 산화막(33)을 식각함으로써, 질화막(32)을 노출시킨다. 이때, 식각은 건식식각 또는 습식식각 방법을 이용할 수 있으며, 건식식각의 경우 불화탄소(CF) 계열의 기체와 산소, Ar 또는 CO 등의 혼합가스를 사용하여 고밀도 플라즈마 산화막(33)과 포토레지스트(34)의 식각선택비가 1:1 내지 10:1이 되도록 한다. 이와 같이 포토레지스트(34)와 고밀도 플라즈마 산화막(33)의 식각선택비를 이용한 식각으로 단차를 제거할 수 있다.
다음으로, 도3e에 도시한 바와 같이 포토레지스트(34)를 제거하고, 포토레지스트로 덮여있던 고밀도 플라즈마 산화막(33)의 일부를 제거한다. 포토레지스트에 대한 고밀도 플라즈마 산화막의 식각 선택비가 1:1인 경우는 포토레지스트 제거 공정을 생략할 수도 있다.
다음으로, 도3f에 도시한 바와 같이 고밀도 플라즈마 산화막(33)의 일부와 질화막(32)의 일부를 습식식각하여 실리콘 기판(30)의 트렌치 내에 매립된 고밀도 플라즈마 산화막(33)으로 이루어지는 소자분리막을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 CMP를 실시하는 경우에 비하여 낮은 제조 비용으로 고밀도 플라즈마 산화막을 평탄화시킬 수 있어 안정적이고 결함이 적은 소자 분리막 형성 공정을 진행할 수 있다. 또한, CMP 문제점 중의 하나인 웨이퍼의 비균일도를 개선할 수 있어 제조 수율향상 및 소자의 신뢰도를 개선시킬 수 있다.
Claims (8)
- 고밀도 플라즈마 산화막 평탄화 방법에 있어서,패턴 형성이 완료된 기판 상에, 고밀도 플라즈마 산화막을 형성하는 제1 단계;상기 고밀도 플라즈마 산화막 상에 포토레지스트 혼합용액을 도포하되, 상기 산화방지막 패턴에 의해 인접하는 지세에 비해 상대적으로 지세가 높은 부분의 상기 고밀도 플라즈마 산화막을 노출시키는 제2 단계;열처리 공정을 실시하여 상기 포토레지스트 혼합용액 중 포토레지스트를 고형화시키는 제3 단계;상기 포토레지스트를 식각마스크로 하여 상기 노출된 고밀도 플라즈마 산화막을 식각하여 평탄화시키는 제4 단계; 및상기 포토레지스트를 제거하는 제5 단계를 포함하는 고밀도 플라즈마 산화막 평탄화 방법.
- 제 1 항에 있어서,상기 포토레지스트 혼합용액의 점도는 0.2 cp 내지 5 cp인 것을 특징으로 하는 고밀도 플라즈마 산화막 평탄화 방법.
- 제 1 항에 있어서,상기 포토레지스트 혼합용액 내의 상기 포토레지스트의 무게%는 0.1 % 내지 60 %인 것을 특징으로 하는 고밀도 플라즈마 산화막 평탄화 방법.
- 제 1 항에 있어서,상기 제4 단계는,상기 포토레지스트에 대한 상기 고밀도 플라즈마 산화막의 식각선택비가 1:1 내지 10:1인 조건으로 실시하는 것을 특징으로 하는 고밀도 플라즈마 산화막 평탄화 방법.
- 반도체 소자의 소자분리막 형성 방법에 있어서,실리콘 기판 상에 산화방지막 패턴을 형성하고, 상기 산화방지막 패턴 사이에 노출된 상기 실리콘 기판을 선택적으로 식각하여 트렌치를 형성하는 제1 단계;상기 제1 단계가 완료된 결과물 전면에 고밀도 플라즈마 산화막을 형성하는 제2 단계;상기 고밀도 플라즈마 산화막 상에 포토레지스트 혼합용액을 도포하되, 상기 산화방지막 패턴에 의해 인접하는 지세에 비해 상대적으로 지세가 높은 부분의 상기 고밀도 플라즈마 산화막을 노출시키는 제3 단계;열처리 공정을 실시하여 상기 포토레지스트 혼합용액 중 포토레지스트를 고형화시키는 제4 단계;상기 포토레지스트를 식각마스크로 이용하여 상기 산화방지막 패턴 표면이 노출될 때까지 상기 고밀도 플라즈마 산화막을 식각하는 제5 단계;상기 포토레지스트를 제거하는 제6 단계; 및상기 산화방지막 패턴 및 상기 고밀도 플라즈마 산화막의 일부를 제거하여, 상기 트렌치 내부에 상기 고밀도 플라즈마 산화막이 매립된 형태의 소자분리막을 형성하는 제7 단계를 포함하는 반도체 소자의 소자분리막 형성 방법.
- 제 5 항에 있어서,상기 포토레지스트 혼합용액의 점도는 0.2 cp 내지 5 cp인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 5 항에 있어서,상기 포토레지스트 혼합용액 내의 상기 포토레지스트의 무게%는 0.1 % 내지 60 %인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
- 제 5 항에 있어서,상기 제5 단계는,상기 포토레지스트에 대한 상기 고밀도 플라즈마 산화막의 식각선택비가 1:1 내지 10:1인 조건으로 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024985A KR100326251B1 (ko) | 1999-06-28 | 1999-06-28 | 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024985A KR100326251B1 (ko) | 1999-06-28 | 1999-06-28 | 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004355A KR20010004355A (ko) | 2001-01-15 |
| KR100326251B1 true KR100326251B1 (ko) | 2002-03-08 |
Family
ID=19596453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024985A KR100326251B1 (ko) | 1999-06-28 | 1999-06-28 | 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100326251B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044471B1 (ko) * | 2004-05-31 | 2011-06-27 | 엘지디스플레이 주식회사 | 저점도 포토레지스트 및 이를 이용한 패턴 형성방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246543A (ja) * | 1985-08-23 | 1987-02-28 | Nec Corp | 半導体装置の製造方法 |
| JPS641254A (en) * | 1987-06-23 | 1989-01-05 | Yokogawa Electric Corp | Method of flattening groove for insulating substrate |
| JPH01307242A (ja) * | 1988-06-06 | 1989-12-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH0745616A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 半導体装置の製造方法 |
| JPH10313051A (ja) * | 1998-06-08 | 1998-11-24 | Sony Corp | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 |
-
1999
- 1999-06-28 KR KR1019990024985A patent/KR100326251B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246543A (ja) * | 1985-08-23 | 1987-02-28 | Nec Corp | 半導体装置の製造方法 |
| JPS641254A (en) * | 1987-06-23 | 1989-01-05 | Yokogawa Electric Corp | Method of flattening groove for insulating substrate |
| JPH01307242A (ja) * | 1988-06-06 | 1989-12-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH0745616A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 半導体装置の製造方法 |
| JPH10313051A (ja) * | 1998-06-08 | 1998-11-24 | Sony Corp | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004355A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| US5492858A (en) | Shallow trench isolation process for high aspect ratio trenches | |
| US7252778B2 (en) | Etching method and etching device | |
| US5302551A (en) | Method for planarizing the surface of an integrated circuit over a metal interconnect layer | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| US6069081A (en) | Two-step chemical mechanical polish surface planarization technique | |
| US6391781B1 (en) | Method of making a semiconductor device | |
| EP1135800A1 (en) | Manufacture of an integrated circuit isolation structure | |
| US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
| US5911111A (en) | Polysilicon polish for patterning improvement | |
| KR100726746B1 (ko) | 반도체 장치의 제조 방법 | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| US7541293B2 (en) | Method for manufacturing semiconductor device | |
| KR100326251B1 (ko) | 고밀도 플라즈마 산화막 평탄화 방법 및 그를 이용한 반도체소자의 소자분리막 형성 방법 | |
| JP3161425B2 (ja) | Ｓｔｉの形成方法 | |
| US6387808B1 (en) | Method of correcting topographical effects on a micro-electronic substrate | |
| US6221560B1 (en) | Method to enhance global planarization of silicon oxide surface for IC device fabrication | |
| KR100609570B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100874429B1 (ko) | 반도체소자 제조시의 갭 매립방법 | |
| US20060148202A1 (en) | Method for forming shallow trench isolation in semiconductor device | |
| KR100650711B1 (ko) | 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법 | |
| TWI605540B (zh) | 淺溝隔離的製作方法 | |
| KR100277869B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR20000003962A (ko) | 반도체 소자의 평탄화 방법 | |
| KR100456420B1 (ko) | 반도체 소자의 구리 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |