TWI605540B - 淺溝隔離的製作方法 - Google Patents

Description

淺溝隔離的製作方法

本發明係有關半導體元件製程領域，尤其是一種淺溝隔離(shallow trench isolation，STI)之製作方法。

在半導體製程中，為了使晶片上各個電子元件之間擁有良好的隔離，以避免元件相互干擾而產生短路現象，一般皆採用區域氧化法(localized oxidation isolation，LOCOS)或是淺溝隔離(shallow trench isolation，STI)方法來進行隔離與保護。由於LOCOS製程中產生的場氧化層(field oxide)所佔據晶片的面積太大，且生成過程會伴隨鳥嘴(bird’s beak)現象的發生，因此目前常用的半導體製程幾乎都採用淺溝隔離方法。淺溝隔離方法是在晶片表面的各元件間製作一淺溝並填入絕緣物質以產生電性隔離的效果。

習知的淺溝隔離技術，如第1圖所示，首先於一矽基底10上形成一墊氧化(pad oxide)層12以覆蓋於矽基底10之表面，並隨即於墊氧化層12上形成一氮化矽(silicon nitride，SiN)層14以覆蓋墊氧化層12，其中該氮化矽層係當作一遮罩層使用。接著於氮化矽層14表面形成一光阻層(圖未示)。隨後進行一蝕刻製程，以於未被光阻層覆蓋之矽基底10中形成一淺溝(trench)20。接著先去除光阻層，再進行一化學沉積製程於淺溝20中形成一由二氧化矽(silicon oxide，SiO₂)所構成之填充物24，以填入淺溝20並覆蓋於氮化矽層14，完成習知淺溝隔離之製作方法。

然而，由於平坦化步驟停止於遮罩層的表面，因此最後形成的淺溝隔離距基底表面上的高度將受限於遮罩層的高度。此外，當形成的淺溝面積較大時，進行平坦化步驟時，由於填充物比起遮罩層受到蝕刻的速率較快，將容易導至淺溝隔離的中心產生一淺碟(dishing)現象，影響後續形成半導體元件之品質。

為解決上述問題，本發明提供一種淺溝隔離的製作方法，首先，提供一基底，該基底上依序覆蓋有一遮罩層以及一第一圖案化光阻層，接著以一蝕刻步驟，於該基底中形成一淺溝，之後移除該遮罩層，並且在移除該遮罩層後，形成一填充物至少於該淺溝內。

本發明特徵在於先移除遮罩層，才將填充物填入淺溝中，不但可避免後續進行平坦化步驟後，淺溝隔離的中心產生淺碟現象，且淺溝隔離距離基底表面的高度將不再受限於遮罩層的高度，增加元件應用上的多樣性。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係，在本領域之人皆應能理解其係指物件之相對位置而言，因此皆可以翻轉而呈現相同之構件，此皆應同屬本說明書所揭露之範圍，在此容先敘明。

請參考第2~8圖，第2~8圖繪示本發明第一較佳實施例淺溝隔離之製作方法示意圖，如第2圖所示，首先於一基底30上形成一遮罩層34覆蓋一基底上表面31。其中，基底30例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等之半導體基底，而遮罩層34可為一單層結構，例如為一氮化矽(silicon nitride，SiN)層，或是一多層結構，例如一氮化矽層-氧化矽層-先進曝光圖樣薄膜(advanced pattern film,APF)-介電抗反射層(dielectric anti-reflection coating)-氧化矽層堆疊的多層結構，但不限於此。此外，在基底30與遮罩層34之間，可選擇性形成一襯墊層32，襯墊層32例如為一墊氧化(pad oxide)層，或是一多層結構，本實施例中襯墊層32厚度較佳為100埃左右，但不限於此。

接著再形成一光阻層36覆蓋於遮罩層34上，光阻層36可為一單層光阻結構，或是多層結構，例如一由底光阻層(圖 未示)、間光阻層(圖未示)與頂光阻層(圖未示)結合的三層光阻結構。其中底光阻層可以為一正型或負型光阻，並包含一有機材料，例如I-line光阻，如本技藝人士所共知，I-line光阻材料對於365奈米(nm)波長之光源特別敏感；間光阻層可以為一含矽硬遮罩及抗反射層(silicon-containing hard-mask bottom anti-reflection coating,SHB)，其成分可以為含矽之有機高分子聚合物(organosilicon polymer)或聚矽物(polysilane)；頂光阻層可以是正型光阻或是負型光阻，例如ArF光阻層，其適用於光源為193nm波長之曝光。此外，本發明於遮罩層34與光阻層36之間，更可選擇性形成一底抗反射層(bottom anti-reflective coating,BARC)38，但不限於此。

接著如第3~4圖所示，進行一微影蝕刻步驟。例如，先利用一微影製程來圖案化光阻層36，接著以圖案化光阻層36當作保護層，以一蝕刻步驟，去除未被圖案化光阻層36覆蓋部分的底抗反射層38、遮罩層34、襯墊層32與基底30，以於基底30中形成至少一淺溝40。

之後，移除基底30上剩餘的光阻層36、底抗反射層38與遮罩層34後，可再選擇性於裸露的淺溝40表面形成一襯墊層42，此襯墊層42與位於基底30表面上的襯墊層32材質較佳同為氧化矽，但不限於此。襯墊層42可以熱氧化的方式形成，因此如圖4中所示生 長於裸露的矽表面；襯墊層42亦可以沈積的方式形成，因此會全面性地毯覆於淺溝40的表面及襯墊層32的上方。

值得注意的是，上述第3圖中所述形成淺溝40的步驟，係以光阻層36當作保護層，而本發明也可選擇將遮罩層34當作保護層，換句話說，以微影步驟圖案化光阻層36後，可先藉由一蝕刻步驟，將光阻層36的圖案轉印到遮罩層34上，以形成一圖案化的遮罩層34，之後於移除光阻層36後，再次利用圖案化的遮罩層34當作硬遮罩來進行另一蝕刻步驟，以於未被圖案化遮罩層34覆蓋的基底30中形成淺溝40。接著移除基底30表面剩餘的遮罩層34，並再選擇性於淺溝40的裸露表面形成襯墊層42，此步驟流程也屬於本發明所涵蓋的範圍內。

在去除遮罩層34之後，如第5圖所示，形成一填充物44於淺溝40中。關於將填充物44填入淺溝40之中的方法，本實施例較佳使用次大氣壓化學氣相沉積(sub-atmospheric chemical vapor deposition，SACVD)製程，或是高密度電漿化學氣相沉積(high density plasma chemical vapor deposition，HDPCVD)製程等方式，因此填充物44也可能同時覆蓋基底30的表面，其中填充物44例如為氧化矽層或是其他種類的絕緣材質，此外填充物44距離基底上表面31之沉積厚度較佳介於3500埃~7500埃之間，而沉積時環境溫度較佳介於700℃~1200℃之間，但不限於此，上述參數可依照實際製程需求而變動。

如第6圖所示，進行一平坦化製程，本實施例中較佳為一化學機械研磨(Chemical mechanical polishing,CMP)，用以將填充物44平坦化與薄化(grinded)，但不限於此。本實施例中填充物44經平坦化製程後，距離基底上表面31的高度較佳介於50~100埃之間，但可依實際製程需求而變動。

值得注意的是，相較於習知技術中淺溝隔離的製作，如第1圖所示，填入填充物24時並不會將基底10表面的氮化矽層14(遮罩層)移除，因此基底10表面同時存在有氮化矽層14與填充物24，將造成進行平坦化步驟時，填充物24之薄化表面必須停在氮化矽層14上，填充物24的高度將受到氮化矽層14的高度所限制，一般來說，氮化矽層14的高度大約為800~1000埃，所以經平坦化步驟後，填充物24的高度也會被限制凸出於基底10表面約800~1000埃，習知技術中為了再降低填充物24的高度，可能需再針對填充物24進行一次回蝕刻(etching back)。此外，平坦化製程例如化學機械研磨，通常伴隨著以特定溶劑蝕刻/以特定粒子磨耗欲平坦化的表面，由於填充物24與氮化矽層14受到溶劑蝕刻/粒子磨耗的速率不同，通常來說，於此化學機械研磨(CMP)中，填充物24比起氮化矽層14受蝕刻速率更快，故在填充物24表面上容易產生淺碟(dishing)現象，尤其是當淺溝20面積較大時，產生淺碟現象更加明顯。因此，本發明先將位於基底30表面的遮罩層34移除，才形成填充物44於淺溝40內，換句話說，本發明僅需對一種材質進行平坦化與薄化，該材質即是沉積於基底30表面與淺溝40內的填充物44。如此將可有效 避免平坦化製程時，被平坦化的表面存在有兩種以上不同材質，導致面積較大之淺溝40的填充物44表面產生淺碟現象，同樣地，填充物44的高度也不再受到遮罩層34的限制，可藉由化學機械研磨等方式直接將填充物44研磨至所需高度，而不需要另外進行回蝕刻的步驟以降低填充物44的高度。另外，習知製程中，平坦化製程所用的研磨液通常選用含氧化鈰(Cerium oxide)的材質，該研磨液與氮化矽以及氧化矽之間有高度選擇比。而本發明因為只有單一種材質需被平坦化，因此主要可選自含有二氧化矽或氧化鋁等材質的研磨液，當然並不限於此，而研磨液可依照實際需求而改變。

最後，如第7~8圖所示，形成一圖案化第二光阻層46於平坦化的填充物44表面上，其中圖案化第二光阻層46對應各淺溝40設置，用以保護位於淺溝40內部的填充物44。然後再次進行一蝕刻步驟，將未被圖案化第二光阻層46覆蓋部分的填充物44移除，使得各淺溝40處的填充物44彼此互相隔離，即完成本發明所提供的淺溝隔離50。值得注意的是，本實施例中各圖案化第二光阻層46的寬度較佳略大於所相對應之各淺溝40的寬度，使得蝕刻完成後，各填充物44留有一凸出部分48覆蓋所相對應之各淺溝40的開口周圍附近區域。後續於淺溝隔離50旁製作其他半導體元件如電晶體時，進行的其他蝕刻步驟將可優先消耗此凸出部分48，較不易對淺溝隔離50本身造成損害。

綜上所述，本發明提供之淺溝隔離製作方法，係於蝕刻出淺溝 後，先將位於基底表面的遮罩層移除後，才將填充物填入淺溝中。如此在後續的平坦化製程時，只需對單一材質(填充物)進行平坦化，既可避免因淺碟效應導致淺溝隔離的品質不良問題，同時淺溝隔離的高度也不受到遮罩層高度限制，使元件製程更具有彈性。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧矽基底

12‧‧‧墊氧化層

14‧‧‧氮化矽層

20‧‧‧淺溝

24‧‧‧填充物

30‧‧‧基底

31‧‧‧基底上表面

32‧‧‧襯墊層

34‧‧‧遮罩層

36‧‧‧光阻層

38‧‧‧底抗反射層

40‧‧‧淺溝

42‧‧‧襯墊層

44‧‧‧填充物

46‧‧‧圖案化第二光阻層

48‧‧‧凸出部分

50‧‧‧淺溝隔離

第1圖繪示習知淺溝隔離結構的剖面示意圖。

第2~8圖繪示本發明第一較佳實施例的結構剖面示意圖。

30‧‧‧基底

31‧‧‧基底上表面

32‧‧‧襯墊層

40‧‧‧淺溝

42‧‧‧襯墊層

44‧‧‧填充物

Claims (8)

1. 一種淺溝隔離的製作方法，包含：提供一基底，該基底上依序覆蓋有一遮罩層以及一第一圖案化光阻層；以一蝕刻步驟，於該基底中形成一淺溝；移除該遮罩層；移除該遮罩層後，形成一填充物至少於該淺溝內；對該填充物進行一平坦化製程，使該填充物具有一平坦頂面；以及形成一第二圖案化光阻層位於該填充物的該平坦頂面上，並利用該第二圖案化光阻層當作保護層，蝕刻部分該填充物，其中該第二圖案化光阻層位於該淺溝正上方，且該第二圖案化光阻層的面積大於該淺溝之面積。
2. 如申請專利範圍第1項所述之製作方法，更包括形成該淺溝之前移除該第一圖案化光阻層。
3. 如申請專利範圍第2項所述之製作方法，其中該遮罩層係當作該蝕刻步驟的保護層。
4. 如申請專利範圍第1項所述之製作方法，更包括形成該淺溝之後移除該第一圖案化光阻層。
5. 如申請專利範圍第4項所述之製作方法，其中該遮罩層與該第一圖案化光阻層係做為該蝕刻步驟的保護層。
6. 如申請專利範圍第1項所述之製作方法，更包括形成一襯墊層，於該基底與該填充物之間。
7. 如申請專利範圍第1項所述之製作方法，其中該第一圖案化光阻層可為單層或多層結構。
8. 如申請專利範圍第1項所述之製作方法，其中該遮罩層可為單層或多層結構。