CN115000008A - 改善接触孔过刻蚀的方法 - Google Patents
改善接触孔过刻蚀的方法 Download PDFInfo
- Publication number
- CN115000008A CN115000008A CN202210702727.9A CN202210702727A CN115000008A CN 115000008 A CN115000008 A CN 115000008A CN 202210702727 A CN202210702727 A CN 202210702727A CN 115000008 A CN115000008 A CN 115000008A
- Authority
- CN
- China
- Prior art keywords
- etching
- contact hole
- semiconductor structure
- stop layer
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种改善接触孔过刻蚀的方法，提供衬底，衬底上形成有浅沟槽隔离，浅沟槽隔离上形成有第一、二半导体结构，浅沟槽隔离上形成有覆盖第一、二半导体结构的第一刻蚀停止层，第一刻蚀停止层上形成有层间介质层以及形成于层间介质层上的第二刻蚀停止层；通过光刻和刻蚀，形成贯通第一、二刻蚀停止层、层间介质层，且与第一半导体结构连通的第一接触孔；以及形成贯通第二刻蚀停止层、层间介质层，且不与第二半导体结构连通的第二接触孔；形成填充第一、二接触孔的保护层，回刻蚀保护层至第一接触孔与其下方的第二半导体结构连通。本发明能够避免刻蚀速率产生不同产生的过刻蚀，避免了器件缺陷的产生，提高了器件的良率。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善接触孔过刻蚀的方法。
背景技术
由于衬底上具有不同区域的器件，由于器件上掩膜材质、厚度等因素的影响，在不同区域进行接触孔刻蚀时的刻蚀速率不同。
现有技术中，在通过淀积覆盖不同器件的刻蚀停止层、层间介质层，再研磨至层间介质层表面平坦后，再通过光刻和刻蚀形成接触孔时，容易过刻蚀器件表面的刻蚀停止层，从而产生缺陷，造成器件开路。
为此，需要一种改善接触孔过刻蚀的方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善接触孔过刻蚀的方法，用于解决现有技术中不同高度的器件在刻蚀产生与其连通的接触孔时，容易过刻蚀较高器件处的第二刻蚀停止层，产生缺陷，造成器件容易开路的问题。
为实现上述目的及其他相关目的，本发明提供一种改善接触孔过刻蚀的方法包括：
步骤一、提供衬底，所述衬底上形成有浅沟槽隔离，所述浅沟槽隔离上形成有第一、二半导体结构，所述浅沟槽隔离上形成有覆盖所述第一、二半导体结构的第一刻蚀停止层，所述第一刻蚀停止层上形成有层间介质层以及形成于所述层间介质层上的第二刻蚀停止层，所述第一半导体结构处的用于形成接触孔的刻蚀速率大于所述第二半导体结构处的刻蚀速率；
步骤二、通过光刻和刻蚀，形成贯通所述第一、二刻蚀停止层、所述层间介质层，且与所述第一半导体结构连通的第一接触孔；以及
形成贯通所述第二刻蚀停止层、所述层间介质层，且不与所述第二半导体结构连通的第二接触孔；
步骤三、形成填充所述第一、二接触孔的保护层，回刻蚀所述保护层至所述第一接触孔与其下方的所述第二半导体结构连通；
步骤四、去除所述保护层，之后以导电材料填充所述第一、二接触孔，再研磨所述导电材料至所述层间介质层的上方。
优选地，步骤一中的所述衬底为硅衬底。
优选地，步骤一中所述第一、二刻蚀停止层的材料均为氮化硅。
优选地，步骤一中所述第一层间介质层的材料为二氧化硅。
优选地，步骤三中所述保护层为抗反射涂层。
优选地，步骤三中所述回刻蚀的方法为干法刻蚀。
优选地，步骤四中所述导电材料为钨。
优选地，步骤四中采用化学机械平坦化的方法研磨所述导电材料。
如上所述，本发明的改善接触孔过刻蚀的方法，具有以下有益效果：
本发明通过在层间介质层研磨，工艺后增加一步SIN淀积作为后续回刻蚀的阻挡层；之后通过接触孔刻蚀工艺将刻蚀速率较快的接触孔设计结构刻蚀到满足要求；再淀积一层抗反射涂层，并通过回刻蚀将刻蚀速率较慢的区域的抗反射涂层给刻蚀完；通过刻蚀将接触孔未刻蚀到目标的孔刻蚀到满足要求；通过淀积、研磨填充接触孔的同时，除去SIN阻挡层，能够避免刻蚀速率产生不同产生的过刻蚀，避免了器件缺陷的产生，提高了器件的良率。
附图说明
图1显示为本发明的衬底示意图；
图2显示为本发明的第一次刻蚀形成接触孔示意图；
图3显示为本发明的形成填充接触孔的保护层示意图；
图4显示为本发明的第二次刻蚀形成接触孔示意图；
图5显示为本发明的以导电材料填充接触孔示意图；
图6显示为本发明的器件研磨后示意图；
图7显示为本发明的工艺流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图7，本发明提供一种改善接触孔过刻蚀的方法包括：
步骤一，请参阅图1，提供衬底01，衬底01上形成有浅沟槽隔离02，浅沟槽隔离02上形成有第一半导体结构03以及高度大于第一半导体结构03的第二半导体结构04，浅沟槽隔离02上形成有覆盖第一、二半导体结构的第一刻蚀停止层05，第一刻蚀停止层05上形成有层间介质层06以及形成于层间介质层06上的第二刻蚀停止层07，第二刻蚀停止层07用于充当之后回刻蚀的阻挡层,在进行接触孔的刻蚀时，由于第一、二半导体结构上材质厚度不同，第一半导体结构03处的用于形成接触孔的刻蚀速率大于第二半导体结构04处的刻蚀速率；
在本发明的实施例中，步骤一中的浅沟槽隔离02的材料通常为二氧化硅。
在本发明的实施例中，步骤一中的衬底01为硅衬底01，可在硅衬底01上形成浅沟槽隔离02以及不同的半导体结构。
在本发明的实施例中，步骤一中第一、二刻蚀停止层的材料均为氮化硅。
在本发明的实施例中，步骤一中第一层间介质层06的材料为二氧化硅。
步骤二，请参阅图2，通过光刻和刻蚀，形成贯通第一、二刻蚀停止层、层间介质层06，且与第一半导体结构03连通的第一接触孔；以及
形成贯通第二刻蚀停止层07、层间介质层06，且不与第二半导体结构04连通的第二接触孔，此处的结构可根据刻蚀速率的不同，通过控制刻蚀时间形成；
具体地，可在第二刻蚀停止层07上形成光刻胶层，之后通过通过曝光、显影、竖膜、烘焙等步骤定义出接触孔图形的位置，再通过干法刻蚀形成接触孔。
步骤三，形成填充第一、二接触孔的保护层09，形成如图3所示的结构，回刻蚀保护层09至第一接触孔与其下方的第二半导体结构04连通；
在本发明的实施例中，步骤三中保护层09为抗反射涂层。具体地，抗反射涂层(Anti-Reflection Coating,ARC)是旋涂于光刻胶与Si衬底01界面处以吸收光刻反射光的物质。抗反射涂层主要包括：底部抗反射涂层、顶部抗反射涂层、可以显影的底部抗反射涂层、旋涂的含Si抗反射涂层、碳涂层等。底部抗反射涂层(Bottom Anti-ReflectionCoating,BARC)是位于Si衬底01和光刻胶之间的涂层。主要成分是能交联的树脂、热致酸发生剂、表面活性剂以及溶剂；
旋涂的含Si抗反射涂层(SiARC)的主要材料是有机硅氧烷(organosiloxane)；
碳涂层(Spin-On-Carbon,SOC)，其主要成分是高C含量的聚合物；
有机抗反射涂层通过吸收光来减小反射，与涂光刻胶的方式一样被旋涂在硅片上。无机抗反射涂层通过等离子体增强化学气相淀积形成。无机抗反射涂层不吸收光，而是通过特定波长相移相消起作用，是以折射率、膜层厚度和其它参数为基础的；
选择抗反射涂层的一个因素是，在完成光刻工艺步骤之后抗反射涂层能够被除去的能力。在某些情况下有机抗反射涂层(主要是顶部抗反射涂层)是水溶的，通过显影步骤的冲水很容易去掉。无机抗反射涂层较难被去掉，特别是当它们的化学组成与下层类似时。这个抗反射涂层有时被留在硅片表面成为器件的一部分；
此外，采用抗反射涂层，由于抗反射涂层具有较好的流动性，能够充分填充关键尺寸较小的接触孔。
在本发明的实施例中，步骤三中回刻蚀的方法为干法刻蚀，干法刻蚀为各向异性刻蚀，在刻蚀第二接触孔处的保护层09时，第一接触孔中的保护层09能够防止该处过刻蚀，且第二刻蚀停止层07能够对器件起到保护作用。
步骤四，请参阅图4，去除保护层09，之后以导电材料08填充第一、二接触孔，形成如图5所示的结构，再研磨导电材料08至层间介质层06的上方，形成如图6所示的结构，通过控制研磨的时间可同时将第二刻蚀停止层07去除，避免了第二刻蚀停止层07的存在对之后工艺产生影响。
在本发明的实施例中，步骤四中采用干法刻蚀的方法去除剩余的保护层09，即仍残留在第一接触孔处的保护层09。
在本发明的实施例中，步骤四中导电材料08为钨。
在本发明的实施例中，步骤四中采用化学机械平坦化的方法研磨导电材料08。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明通过在层间介质层研磨，工艺后增加一步SIN淀积作为后续回刻蚀的阻挡层；之后通过接触孔刻蚀工艺将刻蚀速率较快的接触孔设计结构刻蚀到满足要求；再淀积一层抗反射涂层，并通过回刻蚀将刻蚀速率较慢的区域的抗反射涂层给刻蚀完；通过刻蚀将接触孔未刻蚀到目标的孔刻蚀到满足要求；通过淀积、研磨填充接触孔的同时，除去SIN阻挡层，能够避免刻蚀速率产生不同产生的过刻蚀，避免了器件缺陷的产生，提高了器件的良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种改善接触孔过刻蚀的方法，其特征在于，至少包括：
步骤一、提供衬底，所述衬底上形成有浅沟槽隔离，所述浅沟槽隔离上形成有第一、二半导体结构，所述浅沟槽隔离上形成有覆盖所述第一、二半导体结构的第一刻蚀停止层，所述第一刻蚀停止层上形成有层间介质层以及形成于所述层间介质层上的第二刻蚀停止层，所述第一半导体结构处的用于形成接触孔的刻蚀速率大于所述第二半导体结构处的刻蚀速率；
步骤二、通过光刻和刻蚀，形成贯通所述第一、二刻蚀停止层、所述层间介质层，且与所述第一半导体结构连通的第一接触孔；以及
形成贯通所述第二刻蚀停止层、所述层间介质层，且不与所述第二半导体结构连通的第二接触孔；
步骤三、形成填充所述第一、二接触孔的保护层，回刻蚀所述保护层至所述第一接触孔与其下方的所述第二半导体结构连通；
步骤四、去除所述保护层，之后以导电材料填充所述第一、二接触孔，再研磨所述导电材料至所述层间介质层的上方。
2.根据权利要求1所述的改善接触孔过刻蚀的方法，其特征在于：步骤一中的所述衬底为硅衬底。
3.根据权利要求1所述的改善接触孔过刻蚀的方法，其特征在于：步骤一中所述第一、二刻蚀停止层的材料均为氮化硅。
4.根据权利要求1所述的改善接触孔过刻蚀的方法，其特征在于：步骤一中所述第一层间介质层的材料为二氧化硅。
5.根据权利要求1所述的改善接触孔过刻蚀的方法，其特征在于：步骤三中所述保护层为抗反射涂层。
6.根据权利要求1所述的改善接触孔过刻蚀的方法，其特征在于：步骤三中所述回刻蚀的方法为干法刻蚀。
7.根据权利要求1所述的改善接触孔过刻蚀的方法，其特征在于：步骤四中采用干法刻蚀的方法去除所述保护层。
8.根据权利要求1所述的改善接触孔过刻蚀的方法，其特征在于：步骤四中所述导电材料为钨。
9.根据权利要求1所述的改善接触孔过刻蚀的方法，其特征在于：步骤四中采用化学机械平坦化的方法研磨所述导电材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210702727.9A CN115000008A (zh) | 2022-06-21 | 2022-06-21 | 改善接触孔过刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210702727.9A CN115000008A (zh) | 2022-06-21 | 2022-06-21 | 改善接触孔过刻蚀的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115000008A true CN115000008A (zh) | 2022-09-02 |
Family
ID=83037284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210702727.9A Pending CN115000008A (zh) | 2022-06-21 | 2022-06-21 | 改善接触孔过刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115000008A (zh) |
-
2022
- 2022-06-21 CN CN202210702727.9A patent/CN115000008A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093150B2 (en) | Methods of manufacturing semiconductor devices and structures thereof | |
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| US20110039413A1 (en) | Method for forming trenches having different widths and the same depth | |
| US9601344B2 (en) | Method of forming pattern for semiconductor device | |
| US11011412B2 (en) | Semiconductor structure and method for the forming same | |
| US20130005151A1 (en) | Method for forming contact holes | |
| CN110323181B (zh) | 一种半导体器件的制造方法 | |
| US7655554B2 (en) | Method for eliminating loading effect using a via plug | |
| CN110890321A (zh) | 半导体结构的制作方法 | |
| CN103390551B (zh) | 半导体装置图案化结构的制作方法 | |
| US20130178068A1 (en) | Dual damascene process and apparatus | |
| US8822333B2 (en) | Method of manufacturing a tungsten plug | |
| CN109309042B (zh) | 半导体器件及其形成方法 | |
| US7196002B2 (en) | Method of making dual damascene with via etch through | |
| CN115000008A (zh) | 改善接触孔过刻蚀的方法 | |
| CN112885714B (zh) | 半导体结构及其形成方法 | |
| CN112928057B (zh) | 半导体结构及其形成方法 | |
| TWI803645B (zh) | 平面化半導體結構的方法 | |
| US20180138050A1 (en) | Topographic planarization method for lithography process | |
| US20040023484A1 (en) | Method of deep contact fill and planarization for dual damascene structures | |
| KR100518648B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI605540B (zh) | 淺溝隔離的製作方法 | |
| Shinjo et al. | Wet-recess gap-fill materials for an advanced dual damascene process | |
| US10340182B2 (en) | Enhanced via fill material and processing for dual damscene integration | |
| KR100609234B1 (ko) | 하부 반사방지막의 얕은 트랜치 절연 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |