JP2021517360A - 半導体素子パッケージ製造プロセスための平坦化 - Google Patents

半導体素子パッケージ製造プロセスための平坦化 Download PDF

Info

Publication number
JP2021517360A
JP2021517360A JP2020547376A JP2020547376A JP2021517360A JP 2021517360 A JP2021517360 A JP 2021517360A JP 2020547376 A JP2020547376 A JP 2020547376A JP 2020547376 A JP2020547376 A JP 2020547376A JP 2021517360 A JP2021517360 A JP 2021517360A
Authority
JP
Japan
Prior art keywords
flattening
substrate
liquid
adjacent features
flattening liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020547376A
Other languages
English (en)
Other versions
JP7258906B2 (ja
Inventor
ハンウェン チェン,
ハンウェン チェン,
スティーヴン ヴァハヴェルベク,
スティーヴン ヴァハヴェルベク,
ローマン ゴウク,
ローマン ゴウク,
キュイル チョ,
キュイル チョ,
ボイ フー,
ボイ フー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021517360A publication Critical patent/JP2021517360A/ja
Application granted granted Critical
Publication of JP7258906B2 publication Critical patent/JP7258906B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

電子デバイスパッケージ製造方法は、基板から突出する隣り合うフィーチャ間の領域内に平坦化液体を分注することを含む。その後、平坦化液体が処理されて、隣り合うフィーチャ間の領域内に、硬化された実質的に固体の材料がもたらされる。幾つかの例において、平坦化液体は、マルチレベル再配線層の形成時に使用される誘電材料、又は、半導体チップをパッケージングするために使用されるパッケージング樹脂材料でありうる。一例の平坦化装置は、基板支持体と、平坦化液体を基板上に分注するよう構成された液体分注システムと、平坦化液体を硬化するための硬化システムと、平坦化液体中へ押圧のための平面要素システムと、を含む。【選択図】図2

Description

本開示は概して、半導体素子パッケージ製造のための半導素子パッケージ製造方法および装置に関する。
半導体素子のパッケージングは、トポグラフィック的に(topographically)平坦ではない表面上に、フォトパターニング可能な材料が層として堆積される様々なステップを含む。例えば、製造の幾つかの段階では、チップ表面接点からボールグリッドアレイ(BGA:ball grid array)パッドへの配線接続を行うための再配線層(RDL:redistribution layer)の形成において、ポリイミド材料といったフォトパターニング可能な誘電材料が使用される。一般に、フォトリソグラフィパターニングプロセスは、露光プロセス中の実現可能な焦点深度(DOF:depth of focus)の制限に因り、パターニング層の高さ又は厚さの差といった地形効果(topographic effect)に影響されやすい。材料のスピンオン(spin−on、回転塗布)みを含む平坦化プロセスは、幾つかのデバイスにおいて存在するトポグラフィックなフィーチャを十分に平坦化しえないために、将来のデバイスの予期されるパターンニングおよびパッケージング要件には不十分であると考えられる。
一実施形態において、電子デバイスパッケージ製造方法は、基板から突出する隣り合うフィーチャ間の領域内に平坦化液体を分注することと、平坦化液体を処理して平坦化液体を硬化させ、隣り合うフィーチャ間の領域内に実質的に固体の材料を形成することを含む。
他の実施形態において、電子デバイスパッケージ製造方法は、基板から突出する隣り合うフィーチャ間の領域内へとドライパターンフィルムを位置決めすることと、平面要素を基板上のドライパターンフィルムに押圧し、ドライパターンフィルムを加熱して流動性材料を形成して平坦化させることと、流動性材料を処理して流動性材料を硬化させ、隣り合うフィーチャ間の領域内に実質的に固体の材料を形成することを含む。
更に別の実施形態において、平坦化装置は、基板を載置することが可能な基板支持体と、基板から突出する隣り合うフィーチャ間の領域内に平坦化液体を分注するよう構成された液体分注システムと、平坦化液体を硬化させて、隣り合うフィーチャ間の領域内に実質的に固体の材料を形成する硬化システムと、を備える。
電子デバイスパッケージ製造プロセスにおいて存在する平坦化の問題を概略的に示す。 第1の実施例に係るトレンチ充填平坦化方法を示す。 第2の実施例に係る、パターニングされた表面の上に平面的な再配線誘電体層を構築するための多層法を示す。 第3の実施例に係るトレンチ充填平坦化方法を示す。 第4の実施例に係る平坦化方法を示す。 高アスペクト比のCuピラーのパターイングされた表面の上方での再配線誘電体層製造プロセスにおける平坦化プロセスを概略的に示す。 ビア・オン・ビア(via−on−via)スタックキングを含む再配線層製造プロセスを概略的に示す。 第5の実施例に係るトレンチ充填平坦化方法を示す。 一実施形態に係る平坦化装置を示す。 他の実施形態に係る平坦化装置を示す。
前述の概略的な説明および以下の詳細な説明は両方とも単に例示的なものにすぎず、特許請求の範囲の性質および特徴を理解するための概観または枠組みを提供することが意図されていると理解されたい。添付の図面は、さらなる理解をもたらすために含まれており、本明細書に組み込まれ、その一部を構成する。図面は例示的な実施形態を示し、説明とともに、様々な実施形態の原理および動作を説明する役目を果たす。
本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明を、実施形態の参照により行うことができ、実施形態の幾つかが添付の図面に示される。しかしながら、添付の図面は或る特定の実施形態のみを示しており、したがって、他の等しく有効な実施形態を包含しうる本開示の範囲を限定すると見做されるべきではないことに留意されたい。
理解を容易にするために、可能であれば、図面に共通の実質的に同一の要素を示すために、同一の参照番号が使用されている。任意の1つの実施形態について開示された要素および特徴は、特記することなく、他の実施形態に有益に組み込まれうると考えらえる。
追加の特徴および利点は、以下の詳細な説明に記載され、部分的にはその説明から当業者に容易に分かり、若しくは認識され、又は、以下の詳細な説明、特許請求の範囲、及び添付の図面を含む本明細書に記載される実施形態を実施することによって、当業者に容易に分かり、若しくは認識されるであろう。
図1は、半導体素子パッケージ製造の様々な観点において遭遇する平坦化の問題を概略的に示している。一般に、フィーチャ10とフィーチャ20とは、距離d1を置いて、その下にある表面30上に互いに隣り合って配置される。フィーチャ10及び20は、半導体ダイ、相互接続要素、又は、局所的若しくは全体的に平坦でない地形を生じさせる任意の構造でありうる。下にある表面30は、基板、半導体ダイ、再配線層上に露出した相互接続要素、又は任意の基層でありうる。下にある表面30からのフィーチャ10の高さは、高さh1である。下にある表面30からのフィーチャ20の高さは、高さh2である。一般に、高さh1およびh2は任意の値である。多くの場合、高さh1および高さh2は互いに実質的に等しいが、必ずしもそうである必要はない。場合によっては、高さh1およびh2はそれぞれ1ミクロン(μm)以上のオーダーであり、例えば、それぞれ1〜10ミクロンである。距離d1は任意であるが、場合によっては、ミリメートル(mm)以上のオーダー、例えば約5〜15mmであってよい。他の例では、距離d1は、大きさが1ミクロンから数十ミクロン、例えば、1ミクロンから50ミクロンであってよい。
一般に、他のデバイス層(または半導体チップ)が、フィーチャ10および20の上に形成され、積み重ねられ、または別様に配置される。従来の製造プロセスにおける他のデバイス層の形成の一部として、平面的なトポグラフィを実現しようと試みる堆積プロセス、例えば、ポリマー系材料40を伴うスピンオン技術が使用されうる。しかしながら、このようなスピンオンのみの技術は、ポリマー系材料40の粘性、スピンオン技術の間の回転速度および角加速度といった他のパラメータと共に、距離d1、高さh1、および高さh2の実際の寸法に従って、不完全またはそうでなければ不十分な平坦化結果をもたらすことが分かっている。不充分な平坦化が、図1のステップ高h3によって示されている。ステップ高h3は、フィーチャ10及びフィーチャ20の一方からポリマー系材料40の表面50までの高さである。
ステップ高h3の値が大きいほど、後続の製造ステップが複雑になる傾向がある。このようなことは、特に、幾つか層が、マルチレベルRDL製造プロセスにおけるように、互いに重ねて形成される場合である。複数の層が互いに積み重ねられる場合に、平坦性の差が累積することがあり、その結果、スタックにおける後続の層を適切に形成して、パターニングすることが困難になりまたは不可能になる。図2〜図8に示される本明細書に記載される実施形態では、約0.1ミクロン〜1ミクロン、例えば0.3ミクロンのステップ高h3が提供される。
或る特定の実施形態において、電子デバイスパッケージ製造方法は、基板から突出する隣り合うフィーチャ間の領域内に平面化液体を分注することと、平面要素を基板上に押圧して平面化液体を再成形し、隣り合う特徴の間にぴったりと充填することと、平面要素が載っている間に平面化液体を処理して平面化液体を硬化させ、隣り合うフィーチャ間の領域内に実質的に固体の材料を形成することと、平面化液体の硬化の後で平面要素を除去することを含む。
図2は、第1の実施例に係る平坦化方法を示している。この第1の実施例では、いくつかのダイ100が、距離d1を置いてキャリア基板200上に配置されている。キャリア基板200は、フレーム要素であってよい。この場合、ダイ100をキャリア基板200に取り付けるために、接着層(特に図示せず)が必要となるであろう。フレーム要素は、例えば、ダイ100を配置することが可能なブラインド方形キャビティを有するガラス基板でありうる。図示されるように、隣り合うダイ100の間には、トレンチ領域220が存在する。液体ディスペンサ230は、トレンチ領域220内の様々な位置でポリマー材料240の液滴を分注するよう構成される。液滴は、キャリア基板200に対する液体ディスペンサ230の移動、液体ディスペンサ230に対するキャリア基板200の移動、または、液体ディスペンサ230およびキャリア基板200による移動の組み合わせによって、様々な位置で分注されうる。
この第1の実施例では、ポリマー材料240の液滴が、隣り合うダイ100の間の領域内に分注される。さらに、この第1の実施例では、ポリマー材料240の液滴が、ダイ100のいずれの上面にも直接的に分注されない。隣り合うダイ100の間の領域内に分注されるポリマー材料240の液滴は、液滴260のマトリクスを含みうる。ポリマー材料240の液滴が分注された後で、カバー要素250がダイ100側の基板200の表面に付けられ、ポリマー材料240が平坦化される。カバー要素250が基板上に配置されている間に、ポリマー材料240を硬化/固化させるために、圧力、加熱、および/またはUV放射が施される。
ポリマー材料240が加圧により硬化/固化された後で、カバー要素250を除去することが可能であり、トレンチ領域220に平坦化されたポリマー材料240が残される。ポリマー材料240の液滴の分注量、大きさ、および/または位置を制御することによって、ダイ100の上面は、ポリマー材料240から離れたままでありうる。さらに、幾つかの例では、ダイ端面での得られるステップ高が低減される限り、ポリマー材料240の分注される体積をダイ100間の領域の体積よりも大きくすることが可能である。
カバー要素250は、関連する接触領域において実質的に平面的な任意の材料でありうる。カバー要素250は、硬質不透明材料、硬質透明材料、軟質不透明材料、または軟質透明材料でありうる。例えば、カバー要素250は、金属材料、ガラス材料、ポリマー材料、またはこれら材料の組み合わせであってよい。
或る特定の例において、距離d1は約10mmであり、液体ディスペンサ230はインクジェットヘッドタイプのディスペンサであり、ポリマー材料240はポリイミド材料であり、カバー要素250は、約5バールで押圧されて基板と接触し、キャリア基板200は、カバー要素250が除去されるまで約150℃に加熱される。他の例において、上記接触圧力は、約1バールから約15バールであってよく、上記温度は、約75℃から約175℃であってよい。幾つかの例において、透明または少なくとも部分的に透明な材料が、カバー要素250のために使用され、光がそれを透過して、ポリマー材料240を硬化させて固めることが可能である。特定の例において、光は、水銀アークランプまたはエキシマレーザ源によって提供されるような紫外線でありうる。ステップ高、すなわちダイ100のうちの1つからポリマー材料240の上面までの高さは、約0.1ミクロンから1ミクロン、例えば0.3ミクロンである。
図3は、第2の実施例に係る平坦化方法を示している。この第2の実施例は、第1のRDL誘電体層の形成、より詳細には、実質的に平坦な第1のRDL層の形成時に利用することが可能である。第2の実施例では、いくつかのダイ100が、距離d1を取ってキャリア基板300上に配置されている。液体ディスペンサ330は、隣り合うダイ100の間にあるトレンチ領域220内の様々な位置でポリマー材料340を分注するよう構成される。
この第2の実施例では、ポリマー材料340は、液体ディスペンサ330からダイ100のいずれの上面にも直接的に分注されない。しかしながら、他の例において、或る量のポリマー材料340を1つ以上のダイ100に直接分注することが可能であるが、この他の例では、ダイ100の上面に直接分注されるポリマー材料340の量は、トレンチ領域220に分注されるポリマー材料340の量よりも少ない。
液滴は、キャリア基板300に対する液体ディスペンサ330の移動、液体ディスペンサ330に対するキャリア基板300の移動、または、液体ディスペンサ330およびキャリア基板300による移動の組み合わせによって、様々な位置で分注されうる。
ポリマー材料340がトレンチ領域220内で分注された後で、基板300は、数百〜数千RPM(revolutions per minute、毎分回転数)でのスピンコーティングプロセスといった回転プロセスにかけられる。回転プロセスの前にトレンチ領域220に優先的にポリマー材料340を分注することによって、従来のスピンコーティングプロセスであって、ポリマー材料がその下にある表面のトポグラフィと同様のトポグラフィの層を単に形成する可能性がある従来のスピンコーティングプロセスによってはもたらされない実質的なステップ高の低減がもたらされることが分かっている。
図3は、基板300が回転している間に、追加のポリマー材料345を基板300に塗布する(オーバーコートスプレーとも呼ばれる)液体ディスペンサ330を示している。幾つかの例では、回転プロセスの間のポリマー材料345の追加的な塗布が、トレンチ領域220の相対体積、および回転プロセスの前に分注されるポリマー材料340の量に従って任意であってよく、又は不要であってよい。ステップ高、すなわちダイ100のうちの1つからポリマー材料340の上面までの高さは、約0.1ミクロンから1ミクロン、例えば0.3ミクロンである。カバー要素250による押圧または成形は図3では示されていないが、他の例では、この第2の例示的なプロセスは、全体的にまたは部分的に、第1の例示的なプロセスと組み合わせられうる。幾つかの例では、ポリマー材料345は、フォトパターニング可能な材料(例えば、フォトレジスト)であってよく、平坦化処理が完了した後にフォトリソグラフィプロセスにおいてフォトパターニングされる能力を保持しうる。
或る特定の例において、距離d1は約10mmであり、液体ディスペンサ330はスプレータイプのノズルであり、ポリマー材料340および/またはポリマー材料345は、N−メチルピロリドン(NMP:N−methylpyrrolidone)等といった溶媒で希釈されたポリイミド材料であり、これにより、得られる溶液がスプレータイプのノズルを通過できるよう粘性が低げられ、および/またはスピンコート処理が促進される。
幾つかの例において、液体ディスペンサ330は、最初にトレンチ領域220にポリマー材料340を分注し、続いてスピンコーティングプロセスのためにポリマー材料345を分注するための様々なノズルまたは液体吐出ポートを備えうる。他の例において、液体ディスペンサ330は、トレンチ領域内へのポリマー材料340の分注のため、及び、後続のスピンコーティングプロセスのために、同じノズルまたは液体吐出ポートを使用しうる。
幾つかの例において、ポリマー材料345は、スクリーン印刷、又はドクターブレーディング等といった、スピンコーティング以外の技術によって平坦化されてよい。一般に、ポリマー材料345は、平坦化処理の後で、ポリマー材料345がフォトパターンニングされる能力を実質的に失うであろう温度より低い温度までベークされうる。
図4は、第3の実施例に係る平坦化方法を示している。この第3の実施例では、いくつかのダイ100が、距離d1を置いてキャリア基板400上に配置されている。インクジェットノズル430が、平坦化材料440をトレンチ領域220に分注するために利用される。一般に、平坦化材料440は、粘性が低く、表面張力が低い硬化性材料であり、トレンチ領域220の範囲内に延在して実質的に平坦な上面を提供する。
平坦化材料440及び/又はトレンチ領域220の露出表面は、平坦化材料440がトレンチ領域220の露出表面と小さな接触角をなすように変更又は選択することが可能である。したがって、平坦化材料440は、図4に示すようにトレンチ領域220内を流れる。
平坦化材料440がトレンチ領域220内を流れた後で、平坦化材料には、熱または紫外線への曝露といった、硬化/固化プロセスが施されうる。トレンチ領域220内に分注される平坦化材料440の量、およびトレンチ領域220の範囲内での分注位置は、トレンチ領域220が平坦化材料440によって実質的に充填されるように選択することが可能である。幾つかの例では、ダイ100の端面とトレンチ領域の底部(平坦化材料の上面)との間のステップ高が低減されるように、トレンチ領域220を平坦化材料440で部分的にのみ充填することで十分でありうる。
平坦化材料440が硬化/固化された後で、必要に応じて、追加の平坦化プロセスが、より良好又はより完全な平坦化を実現するために実行されてよい。例えば、第3の実施例の処理は、第1の実施例の処理または第2の実施例の処理の一方または両方と組み合わせることが可能である。ダイ100のうちの1つから平坦化材料440の上面までの高さであるステップ高は、約0.1ミクロンから1ミクロン、例えば0.3ミクロンである。
一般に、平坦化材料440は、製造のための適合するプロセス条件(例えば、温度条件および圧力条件)でトレンチ領域220内の流れを平坦化することが可能な任意の材料でありうる。幾つかの例では、平坦化材料440は、UV硬化性ウレタン系アクリレート、UV硬化性ポリエステルエポキシ、またはUV硬化性エポキシ系アクリレートでありうる。幾つかの例において、平坦化材料440は好適には、21℃で約13〜約15センチポアズ(cP:centipoise)の粘度を有する。平坦化材料440はまた、硬化後の体積収縮が比較的少なくなるよう選択されうる。
或る特定の例において、距離d1は約10mmであり、インクジェットノズル430は、インクジェットヘッドタイプのデバイス内の複数のノズルのうちの1つであり、平坦化材料440は、21℃で粘度が約14.5cPのUV硬化性ウレタン系アクリレート材料である。
図5は、平坦化プロセスの第4の実施例を示している。第4の実施例は、RDL誘電体層の形成時に、より詳細には、実質的に平坦なRDL層の形成時に利用することが可能である。この第4の実施例では、複数のワイヤ510が基板500上に配置されている。基板500上の隣り合うワイヤ510間の配置および間隔は、一般に、回路設計と、デバイスパッケージングパラメータと、製造可能性との要件に従って設定される。同様に、ワイヤ510の個々の幅は、回路設計と、デバイスパッケージングパラメータと、製造可能性との要件に従って設定される。RDL配線パターンは、単純なライン/スペースパターンに限定されず、ファンアウトアレイ、蛇行構造、くし型構造、導体パッド、層間相互接続、金属ピラー、又は回路素子等の他のパターン要素を含んでよい。最終デバイスにおけるRDL層の数は、典型的には2〜4である。
RDL層の少なくとも幾つかの領域では、隣り合うワイヤ510間の間隔d2は、約1ミクロン〜数十ミクロン、例えば、約1ミクロン〜約50ミクロンでありうる。各ワイヤ510の断面幅は、同様の大きさであってよい。RDL層の製造において、金属層の上面と誘電体層の上面との間のステップ高は、約5〜約10ミクロン程度でありうる。複数のRDL層が互いに積み重ねられるため、より低いRDLにおける非平坦性が、より高いレベルに悪影響を及ぼしうる。関連して、RDL層の製造に関連するパターニングを実施する能力は、パターニングのために使用されるフォトリソグラフィツールが有限の焦点深度(DOF:depth of focus)を有するため、非平面層から悪影響を受けうる。
第4の実施例では、液体ディスペンサ530が、ポリマー材料540を基板500上に分注する。ポリマー材料540は、ワイヤ510を覆いかつワイヤ510間の空間515を満たすように分注される。図示されるように、ポリマー材料540は、最初は平面的な上面を有しておらず、むしろコンフォーマルなコーティングを提供し、ここでは、ポリマー材料540の上面が、下にある基板500のトポグラフィに対応しており、すなわち、ワイヤ510および空間515により集合的に形成されたトポグラフィパターンに対応している。分注されたままのポリマー材料540が、任意選択的に、基板500上でポリマー材料を分散させるためにスピンコーティングプロセスに掛けられてよい。幾つかの例において、ポリマー材料は、25℃で約1000センチポアズ(cP)以上の粘度を有しうる。
次のステップにおいて、平面要素550がポリマー材料540と接触して配置される。平面要素550は、ポリマー材料540を平面要素550と一致させるのに十分な力で、ポリマー材料540へと押圧される。幾つかの例では、ポリマー材料540の成形を促進するために、平面要素550を加熱してもよく、および/または、基板500を加熱してもよい。
上記の押圧/または加熱は、空隙形成を制限するため、および/またはポリマー材料540中にガスが閉じ込められまたは取り込まれることにより生じうるポリマー材料540中の空隙の除去を促進するために、低圧条件または真空条件下で行われうる。平面要素550による押圧の後で、平面要素550が除去されて、ポリマー材料540の平坦化された上面が残る。平坦化されたポリマー材料540は、後続のRDL層を形成するためのフォトパターニング可能な誘電材料として使用されるため、概して、UV曝露は本例のポリマー材料540の硬化/固化のためには利用されないであろう。具体的には、平坦化されたポリマー材料540は、UV光を用いたフォトリソグラフィプロセスに供され、後続のRDL層の所望の配線パターンに対応するフォトマスクパターンに従ってポリマー材料540の部分が選択的に硬化される。次いで、ポリマー材料540の露光されていない/硬化された部分が、溶媒等での湿式現像によって除去される。
ポリマー材料540が平坦化プロセスの後でフォトパターニング可能なままである場合には、平面要素550の押圧中の加熱は、UVパターニングを行えるようになる前にポリマー材料540の全体が硬化/固化するのを防止するために、適用される温度および時間について制限する必要がある。
或る特定の例において、ポリマー材料540は、感光性ポリイミド材料である。平坦化処理の間の加熱は、最高温度が約120℃〜約160℃であり、押圧時間は約3〜約12分であり、加えられる圧力は約5バール〜約10バールである。
幾つかの例において、平面要素550は、ポリジメチルシロキサン(PDMS)などの可撓性シリコーンポリマー材料、フッ素化エチレンプロピレン(FEP)またはエチレンテトラフルオロエチレン(ETFE)などの硬質ポリマー材料、ガラス板、金属板、またはそれらの組合せでありうる。
液体ディスペンサ530は、スプレータイプのノズル、インクジェットタイプのノズル、複数のそのような要素、またはそのような要素の組み合わせでありうる。
図6は、多層RDL構造の製造における使用例に係る平坦化プロセスを示している。金属フィーチャ610が、チップ基板600上に形成される。フォトパターニング可能な誘電材料630が基板600上に塗布される。基板600が真空下にある間に、平面モールド650が、フォトパターニング可能な誘電材料630へと押圧される。真空条件または低圧条件によって、図示されるように、フォトパターニング可能な誘電材料630からの空隙除去が促進される。
次のステップにおいて、フォトリソグラフィプロセスにおいて、フォトパターニング可能な誘電材料630の一部が除去される。機械的な平坦化を伴う平坦化プロセスによって、高アスペクト比金属ピラーパターニングが可能となる。従来のRDL製造プロセスでは、機械的な押圧の前に図6に示される素子状態おけるような、金属フィーチャ610の上方のフォトパターニング可能な誘電材料630の非平面的な表面によって、例えば、フォトリソグラフィツールの焦点深度限界に因り、フォトリソグラフィ処理が複雑になる。
図7は、多層RDL構造におけるビア・オン・ビア積層構造の形成についての一例に係る平面化プロセスを示している。図6に関連して前述した平坦化プロセスが繰り返されて、追加のRDL層が形成される。フォトパターニング可能な誘電材料630の改善された平坦性に因り、より高いRDL層のためのフォトリソグラフィプロセスが、より高い層間アライメント精度で実施可能であり、積層ビア構造710の形成が可能となる。
図8は、第5の実施例に係る平坦化方法を示している。本実施例では、いくつかのダイ100が、距離d1を置いてキャリア基板800上に配置されている。キャリア基板800は、フレーム要素であってよい。この場合、ダイ100をキャリア基板800に取り付けるために、接着層(特に図示せず)が必要となるであろう。フレーム要素は、例えば、ダイ100を配置することが可能なブラインド方形キャビティを有するガラス基板でありうる。図示されるように、隣り合うダイ100の間には、トレンチ領域220が存在する。ドライパターンフィルム850が、トレンチ領域220内に配置されている。ドライパターンフィルム850は、本明細書でさらに説明する(図9および図10に示す)ハンドリングシステムによって、トレンチ領域220内に位置決めされうる。ドライパターンフィルム850は、当該ドライパターンフィルム850がトレンチ領域220内で整列するように当該ドライパターンフィルム850をカバー要素250上に配置することによって、トレンチ領域220内に位置決めされてよい。カバー要素250が、ダイ100側の基板800の表面に付けられて、トレンチ領域220内でドライパターンフィルム850が位置決めされる。
ドライパターンフィルム850は、約90℃〜約100℃の温度に曝露されたときに流動性である材料を含む。ドライパターンフィルム850がトレンチ領域220内に配置された後で、ドライパターンフィルム850は加圧され、加熱される。流動性材料852を平坦化するためにダイ100側の基板800の表面にカバー要素250が付けられている間に、(図9および図10に示す)基板支持体が加熱されてドライパターンフィルム850が曝露され、流動性材料852が形成されうる。カバー要素250が基板800上に配置されている間、流動性材料852を硬化/固化させるために、圧力、加熱、および/またはUV放射が適用される。流動性材料852は、トレンチ領域220内に固体材料854を形成する。ステップ高、すなわちダイ100の1つから固体材料854の上面までの高さは、約0.1ミクロン〜1ミクロン、例えば0.3ミクロンである。或る特定の例において、ドライパターンフィルム850は、シリカ充填剤を含むエポキシ材料で構成される。レーザーアブレーションが、ブランケットドライフィルムシートをパターニングするために適用される。
図9は、平坦化装置900を示している。平坦化装置は、基板920を載置することが可能な基板支持体910を備える。基板支持体910は、様々な処理ステップ中に基板920を支持するための真空チャック等であってよい。ハンドリングシステム960は、基板920を基板支持体910に配置し、及び基板支持体910から取り除くために含めることが可能である。ハンドリングシステム960はまた、トレンチ領域220内でドライパターンフィルム850を位置決めするために含めることが可能である。
幾つかの例におけるハンドリングシステム960は、基板920を基板支持体910へと移動させるためのロボットアームまたは他の機械的装置を含んでよい。幾つかの例では、ハンドリングシステム960は、ロードロック等を含みうる。基板支持体910は、チャンバ970の内部にあり、またはそうでなければ、幾つかの動作状態の間、チャンバ970内に位置するように移動可能である。
幾つかの例において、チャンバ970(またはその一部)は、大気圧以外の内圧、例えば真空条件を有するよう制御可能でありうる。同様に、チャンバ970(またはその一部)は、標準的な空気組成物以外で操作されてよく、例えば、低酸素、純窒素、またはアルゴン雰囲気がチャンバ970内部で提供されてよい。
平坦化装置の液体分注システム935は、分注点930を含む。液体分注システム935は、ポリマー材料240、ポリマー材料340、平坦化材料440、又はポリマー材料540等の材料を貯蔵する。液体分注システム935に貯蔵された液体は、平坦化層前駆体材料940と称しうる。
分注点930は、インクジェットノズル、複数のインクジェットノズルを含むインクジェットヘッド、スプレータイプのノズル、スプレータイプの複数のノズルを含むスプレーヘッド、または一般に、液体分注システム935からの液体をチャンバ970内に分注することが可能な任意の装置若しくはポートである。分注点930は、例えば、液体分注ヘッド、液滴エジェクタ、スプレーノズル、または、複数のこれらの構成要素、またはこれらの構成要素の組合せでありうる。分注点930は、液体を基板920の特定の部分に分注しうるように、チャンバ970内で移動可能でありうる。例えば、液体分注システム935は、基板920の上面の平面に対応するX−Y座標系において分注点930を移動させるための仕組みを含みうる。
基板920に対して分注点930を移動させるための仕組みに加えて、またはその代わりに、基板支持体910は、分注点930に対して基板920を移動させるための仕組みを含みまたは当該仕組みに取り付けることが可能である。基板支持体910はまた、基板920を回転させることを可能とする回転機構を含んでよい。幾つかの例において、基板支持体910の回転機構は、数百から数千RPMの速度でのスピンコーティングタイプの処理を可能にしうる。
基板支持体910および/またはチャンバ970は、平坦化層前駆体材料940をベークし、硬化させ、および/または固化させることと、約90℃〜約100℃の温度にドライパターンフィルム850を曝露して流動性材料852を形成することと、流動性材料852をベークし、硬化させ、および/または固化させることと、のうちの少なくとも1つのために、基板920を加熱することが可能でありうる。任意選択的に、平坦化装置900は、平坦化層前駆体材料940のうちの1つを硬化/固化させるために基板920に光を供給することと、約90℃〜約100℃の温度にドライパターンフィルム850を曝露して流動性材料852を形成することと、流動性材料852を硬化/固化させることと、のうちの少なくとも1つのために露光システム980を備えてよい。平坦化装置900は、基板処理トラックシステム、クラスタ処理装置、または多機能基板処理装置に接続されてよく、またはそれに組み込まれた部分であってよい。
露光システム980は、基板920に光を供給するために必要なミラー、レンズ、液体導光体、又はフィルタ等の様々な要素を含みうる。露光システム980は、UVランプ、又はIR加熱ランプ等の光源を含んでもよく、または光源に取り付けられてよい。露光システム980は、チャンバ970内で移動可能であってよい。幾つかの例において、チャンバ970は、露光システム980が外部から光を密閉されたチャンバ970へと供給することを可能とする窓部分を組み込みうる。幾つかの例では、露光システム980は任意であってよく、平坦化液体の硬化は、チャンバ970または基板支持体910等によって、加熱によってもたらされうる。平坦化装置900内の硬化システムは、チャンバ970の加熱要素、基板支持体910内の加熱要素、および露光システム980のうちの少なくとも1つに対応すると見做される。例えば、基板支持体910内の加熱要素は、基板920を加熱して、ドライパターンフィルム850を約90℃〜約100℃の温度に曝露して流動性材料852を形成し、流動性材料852を硬化/固化させるであろう。
図10は、平坦化装置1000を示している。概して、平面化装置1000は、平面要素システム1010の追加を除いて、上述の平面化装置900と同様である。2つの実施例に共通の要素には、図面において同じ参照番号が付されている。平面要素システム1010は、平面要素1020を保持するための平面要素支持体1015を含む。平面要素1020は、平坦なモールド要素、パターンニングされていないモールド要素、又は平板要素等である。
概して、平面要素1020は、構造および機能において、上述の実施例で説明したように、カバー要素250および/または平面要素550に対応する。平面要素システム1010は、基板920と接触するよう平面要素1020を配置するための仕組みを含む。平面要素システム1010は、制御可能な圧力レベルで、平面要素1020を基板920へと押圧する。
液体分注システム935および露光システム980は、平面要素システム1010および/または基板支持体910の移動が妨げられないように、部分的に収容されたポジションで図10に示されている。しかしながら幾つかの例において、チャンバ970は、チャンバ970の1の部分で液体分注を行いチャンバ970の他の部分で押圧平坦化を行うことが可能であるように、別個の部分に分割または提供されてよい。基板支持体910は、チャンバ970の様々な部分又は区分の間を移動しうる(又は移動されられうる)。同様に、幾つかの例において、液体分注システム935は平坦化装置1000から完全に省略されてよく、液体分注は、平坦化装置1000に特に接続され又はそうでなければ平坦化装置1000と関連付けられた平坦化装置900内で実施されてよい。同様に、露光システム980による露光は、提供される場合には、チャンバ970の異なる部分または区分において実施されてよい。
平面要素システム1010はまた、平面要素1020または他のものを通して平坦化層前駆体材料940および流動性材料852のうちの1つを光硬化または光固化させることを可能にする透明なまたは透過性の部分を提供してもよい。
平面要素システム1010は、基板への押圧の前または当該押圧の間に平面要素1020を加熱するための加熱要素を含んでよい。平面要素システム1010は、平面要素1020を基板920に対して位置決めするためのX−Y移動機構を組み込みうる。また、シータ(θ)、平面傾斜、または他の移動制御が、平面要素システム1010内に設けられてもよい。
基板920と平面要素1020との間の押圧は、平面要素システム1010または基板支持体910の一方または両方によって提供されるZ方向の移動によって達成されうる。幾つかの例において、上記押圧が、平面要素1020および/または基板920の裏側に供給される増大したガス圧力の提供により適用されてよい。平面要素1020は、基板920全体が同時に平坦化されるように、基板920の平面領域の寸法と実質的に同じであってよい。代替的に、平面要素1020は、基板920の一部のみが一度に平坦化されるように、基板920の平面領域の寸法よりも小さくてよい。幾つかの例において、平面要素1020は、押圧中に平面要素1020の一部が基板920の最外縁より張り出すように、基板920よりも平面領域の寸法が大きくてよい。
ドライパターンフィルム850は、ドライパターンフィルム850がトレンチ領域220と揃うように、ハンドリングシステム960によって平面要素1020上に配置されてよい。平面要素システム1010は、制御可能な圧力レベルで平面要素1020を基板920へと押圧して、トレンチ領域220内でドライパターンフィルム850を位置決めする。
概して、平坦化層前駆体材料940をベークし、硬化させ、および固化させることの少なくとも1つのため、ドライパターンフィルム850を曝露して流動性材料852を形成するため、及び、流動性材料852をベークし、硬化させ、および固化させることの少なくとも1つのために、チャンバ970、基板支持体910、または平面要素システム1010のうちのいずれかにより、またはこれら態様の組み合わせにより提供される加熱によって実行されうる。平坦化層前駆体材料940および流動性材料852の一方を光で硬化させることが可能な幾つかの例において、露光システム980が硬化のために使用することが可能である。平坦化装置1000内の硬化システムは、チャンバ970の加熱要素、基板支持体910内の加熱要素、平面要素システム1010内の加熱要素および/または光硬化源、および露光システム980のうちの少なくとも1つに対応すると見做されうる。
上記は、本開示の特定の実施形態を対象とするが、これらの実施形態は、原理および用途の単なる例示にすぎないと理解されたい。したがって、添付の特許請求の範囲によって表されるように、本開示の精神および範囲から逸脱することなく、例示的な実施形態への様々な修正を他の実施形態を提供するために行いうると理解されたい。
この第1の実施例では、ポリマー材料240の液滴が、隣り合うダイ100の間の領域内に分注される。さらに、この第1の実施例では、ポリマー材料240の液滴が、ダイ100のいずれの上面にも直接的に分注されない。隣り合うダイ100の間の領域内に分注されるポリマー材料240の液滴は、液滴260のマトリクスを含みうる。ポリマー材料240の液滴が分注された後で、カバー要素250がダイ100側のキャリア基板200の表面に付けられ、ポリマー材料240が平坦化される。カバー要素250が基板上に配置されている間に、ポリマー材料240を硬化/固化させるために、圧力、加熱、および/またはUV放射が施される。
ポリマー材料340がトレンチ領域220内で分注された後で、キャリア基板300は、数百〜数千RPM(revolutions per minute、毎分回転数)でのスピンコーティングプロセスといった回転プロセスにかけられる。回転プロセスの前にトレンチ領域220に優先的にポリマー材料340を分注することによって、従来のスピンコーティングプロセスであって、ポリマー材料がその下にある表面のトポグラフィと同様のトポグラフィの層を単に形成する可能性がある従来のスピンコーティングプロセスによってはもたらされない実質的なステップ高の低減がもたらされることが分かっている。
図3は、キャリア基板300が回転している間に、追加のポリマー材料345をキャリア基板300に塗布する(オーバーコートスプレーとも呼ばれる)液体ディスペンサ330を示している。幾つかの例では、回転プロセスの間のポリマー材料345の追加的な塗布が、トレンチ領域220の相対体積、および回転プロセスの前に分注されるポリマー材料340の量に従って任意であってよく、又は不要であってよい。ステップ高、すなわちダイ100のうちの1つからポリマー材料340の上面までの高さは、約0.1ミクロンから1ミクロン、例えば0.3ミクロンである。カバー要素250による押圧または成形は図3では示されていないが、他の例では、この第2の例示的なプロセスは、全体的にまたは部分的に、第1の例示的なプロセスと組み合わせられうる。幾つかの例では、ポリマー材料345は、フォトパターニング可能な材料(例えば、フォトレジスト)であってよく、平坦化処理が完了した後にフォトリソグラフィプロセスにおいてフォトパターニングされる能力を保持しうる。
図6は、多層RDL構造の製造における使用例に係る平坦化プロセスを示している。金属フィーチャ610が、チップ基板600上に形成される。フォトパターニング可能な誘電材料630がチップ基板600上に塗布される。チップ基板600が真空下にある間に、平面モールド650が、フォトパターニング可能な誘電材料630へと押圧される。真空条件または低圧条件によって、図示されるように、フォトパターニング可能な誘電材料630からの空隙除去が促進される。
図8は、第5の実施例に係る平坦化方法を示している。本実施例では、いくつかのダイ100が、距離d1を置いてキャリア基板800上に配置されている。キャリア基板800は、フレーム要素であってよい。この場合、ダイ100をキャリア基板800に取り付けるために、接着層(特に図示せず)が必要となるであろう。フレーム要素は、例えば、ダイ100を配置することが可能なブラインド方形キャビティを有するガラス基板でありうる。図示されるように、隣り合うダイ100の間には、トレンチ領域220が存在する。ドライパターンフィルム850が、トレンチ領域220内に配置されている。ドライパターンフィルム850は、本明細書でさらに説明する(図9および図10に示す)ハンドリングシステムによって、トレンチ領域220内に位置決めされうる。ドライパターンフィルム850は、当該ドライパターンフィルム850がトレンチ領域220内で整列するように当該ドライパターンフィルム850をカバー要素250上に配置することによって、トレンチ領域220内に位置決めされてよい。カバー要素250が、ダイ100側のキャリア基板800の表面に付けられて、トレンチ領域220内でドライパターンフィルム850が位置決めされる。
ドライパターンフィルム850は、約90℃〜約100℃の温度に曝露されたときに流動性である材料を含む。ドライパターンフィルム850がトレンチ領域220内に配置された後で、ドライパターンフィルム850は加圧され、加熱される。流動性材料852を平坦化するためにダイ100側のキャリア基板800の表面にカバー要素250が付けられている間に、(図9および図10に示す)基板支持体が加熱されてドライパターンフィルム850が曝露され、流動性材料852が形成されうる。カバー要素250がキャリア基板800上に配置されている間、流動性材料852を硬化/固化させるために、圧力、加熱、および/またはUV放射が適用される。流動性材料852は、トレンチ領域220内に固体材料854を形成する。ステップ高、すなわちダイ100の1つから固体材料854の上面までの高さは、約0.1ミクロン〜1ミクロン、例えば0.3ミクロンである。或る特定の例において、ドライパターンフィルム850は、シリカ充填剤を含むエポキシ材料で構成される。レーザーアブレーションが、ブランケットドライフィルムシートをパターニングするために適用される。

Claims (15)

  1. 電子デバイスパッケージ製造方法であって、
    基板から突出する隣り合うフィーチャ間の領域内に平坦化液体を分注することと、
    前記平坦化液体を処理して前記平坦化液体を硬化させ、前記隣り合うフィーチャ間の前記領域内に実質的に固体の材料を形成すること
    を含む、電子デバイスパッケージ製造方法。
  2. 前記隣り合うフィーチャが半導体チップであり、前記平坦化液体がパッケージング樹脂前駆体である、請求項1に記載の方法。
  3. 前記平坦化液体がエポキシ樹脂前駆体である、請求項1に記載の方法。
  4. 隣り合うフィーチャ間の前記距離が1ミリメートルより大きい、請求項1に記載の方法。
  5. 前記平坦化液体を硬化させる前記処理が、紫外線への曝露および加熱のうちの1つ以上を含む、請求項1に記載の方法。
  6. 前記平坦化液体は、スプレーノズルを介して、隣り合うフィーチャ間の前記領域内に分注される、請求項1に記載の方法。
  7. 隣り合うフィーチャ間の前記領域内に分注される平坦化液体の体積が、隣り合うフィーチャ間の前記領域の体積以下である、請求項1に記載の方法。
  8. 硬化のための前記平坦化液体の処理の前に、スピンコーティングプロセスのために前記平坦化液体の追加量を前記基材上に分注することをさらに含む、請求項1記載の方法。
  9. 硬化のための前記平坦化液体の処理の前に、平面要素を前記基板へと押圧することをさらに含む、請求項1記載の方法。
  10. 硬化のための前記平坦化液体の処理の後で、前記基板から前記平面要素を除去することをさらに含む、請求項9記載の方法。
  11. 電子デバイスパッケージ製造方法であって、
    基板から突出する隣り合うフィーチャ間の領域内へとドライパターンフィルムを位置決めすることと、
    平面要素を前記基板上の前記ドライパターンフィルムへと押圧し、前記ドライパターンフィルムを加熱して流動性材料を形成して平坦化させることと、
    前記流動性材料を処理して前記流動性材料を硬化させ、前記隣り合うフィーチャ間の前記領域内に実質的に固体の材料を形成すること
    を含む、電子デバイスパッケージ製造方法。
  12. 前記隣り合うフィーチャのうちの1つから前記実質的に固体の材料の上面までの高さが、約0.1ミクロンから1ミクロンである、請求項11に記載の方法。
  13. 平坦化装置であって、
    基板を載置することが可能な基板支持体と、
    前記基板から突出する隣り合うフィーチャ間の領域内へと平坦化液体を分注するよう構成された液体分注システムと、
    前記平坦化液体を硬化させて、隣り合うフィーチャ間の前記領域内に実質的に固体の材料を形成する硬化システムと
    を備える、平坦化装置。
  14. 前記液体分注システムはインクジェットヘッドを備え、前記硬化システムは、前記基板を加熱するための加熱要素と、前記基板を紫外線に曝露するための紫外線曝露システムと、のうちの少なくとも1つを含む、請求項13に記載の平坦化装置。
  15. 実質的に平坦な平面要素を前記平面化液体中に押圧し、及び前記実質的に平坦な平面要素を前記平面化液体から除去するよう構成された平面要素システムをさらに備え、前記硬化システムは、前記基板を加熱するための加熱要素を含む、請求項13に記載の平坦化装置。
JP2020547376A 2018-03-15 2019-02-15 半導体素子パッケージ製造プロセスための平坦化 Active JP7258906B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862643222P 2018-03-15 2018-03-15
US62/643,222 2018-03-15
PCT/US2019/018154 WO2019177742A1 (en) 2018-03-15 2019-02-15 Planarization for semiconductor device package fabrication processes

Publications (2)

Publication Number Publication Date
JP2021517360A true JP2021517360A (ja) 2021-07-15
JP7258906B2 JP7258906B2 (ja) 2023-04-17

Family

ID=67908338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020547376A Active JP7258906B2 (ja) 2018-03-15 2019-02-15 半導体素子パッケージ製造プロセスための平坦化

Country Status (6)

Country Link
EP (1) EP3766097A4 (ja)
JP (1) JP7258906B2 (ja)
KR (1) KR102521991B1 (ja)
CN (1) CN111868920A (ja)
TW (1) TWI717690B (ja)
WO (1) WO2019177742A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US20210305082A1 (en) * 2020-03-30 2021-09-30 Canon Kabushiki Kaisha Superstrate and method of making it
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11752519B2 (en) 2020-06-19 2023-09-12 Canon Kabushiki Kaisha Planarization method and photocurable composition
TWI751600B (zh) * 2020-07-03 2022-01-01 財團法人工業技術研究院 封裝結構
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998021750A1 (fr) * 1996-11-11 1998-05-22 Catalysts & Chemicals Industries Co., Ltd. Procede d'aplanissement d'un substrat, et procede de fabrication de substrats recouverts d'un film et de dispositifs a semi-conducteur
US20060003600A1 (en) * 2004-06-30 2006-01-05 Barns Chris E Contact planarization for integrated circuit processing
JP2008114195A (ja) * 2006-11-08 2008-05-22 Tokyo Ohka Kogyo Co Ltd 平坦化塗布方法
WO2009050891A1 (ja) * 2007-10-17 2009-04-23 Panasonic Corporation 実装構造体
JP2011032436A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品封止用のシート状エポキシ樹脂組成物およびそれを用いた電子部品装置
WO2017203888A1 (ja) * 2016-05-26 2017-11-30 アピックヤマダ株式会社 樹脂供給方法、樹脂供給装置、樹脂成形装置、樹脂セット方法および樹脂成形方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
US20070032083A1 (en) * 2005-08-05 2007-02-08 Hynix Semiconductor, Inc. Planarization method for manufacturing semiconductor device
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
JP4543089B2 (ja) 2008-01-11 2010-09-15 株式会社東芝 半導体装置
US8062424B2 (en) * 2009-11-13 2011-11-22 Freescale Semiconductor, Inc. Method and apparatus for molding substrate
US20120064720A1 (en) * 2010-09-10 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization control for semiconductor devices
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
EP2858111B1 (en) * 2012-05-30 2019-06-26 Olympus Corporation Imaging device manufacturing method and semiconductor device manufacturing method
US9349622B2 (en) * 2013-03-12 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for planarization of substrate coatings
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998021750A1 (fr) * 1996-11-11 1998-05-22 Catalysts & Chemicals Industries Co., Ltd. Procede d'aplanissement d'un substrat, et procede de fabrication de substrats recouverts d'un film et de dispositifs a semi-conducteur
US20060003600A1 (en) * 2004-06-30 2006-01-05 Barns Chris E Contact planarization for integrated circuit processing
JP2008114195A (ja) * 2006-11-08 2008-05-22 Tokyo Ohka Kogyo Co Ltd 平坦化塗布方法
WO2009050891A1 (ja) * 2007-10-17 2009-04-23 Panasonic Corporation 実装構造体
JP2011032436A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品封止用のシート状エポキシ樹脂組成物およびそれを用いた電子部品装置
WO2017203888A1 (ja) * 2016-05-26 2017-11-30 アピックヤマダ株式会社 樹脂供給方法、樹脂供給装置、樹脂成形装置、樹脂セット方法および樹脂成形方法

Also Published As

Publication number Publication date
TWI717690B (zh) 2021-02-01
JP7258906B2 (ja) 2023-04-17
TW201946162A (zh) 2019-12-01
EP3766097A4 (en) 2022-04-13
WO2019177742A1 (en) 2019-09-19
KR102521991B1 (ko) 2023-04-13
EP3766097A1 (en) 2021-01-20
CN111868920A (zh) 2020-10-30
KR20200120766A (ko) 2020-10-21

Similar Documents

Publication Publication Date Title
JP7258906B2 (ja) 半導体素子パッケージ製造プロセスための平坦化
TWI708540B (zh) 配線構造體及其製造方法、半導體裝置、多層配線構造體及其製造方法、半導體元件搭載用基板、圖案構造體的形成方法、壓印用的模具及其製造方法、壓印模具組、以及多層配線基板的製造方法
JP5173311B2 (ja) インプリント方法、インプリント装置および半導体製造方法
ES2928766T3 (es) Procedimiento para producir un módulo semiconductor
JP2005532576A (ja) 多層リソグラフィープロセスに関する新規な平坦化方法
JP2014027016A (ja) インプリント装置、および、物品製造方法
JP2013069919A (ja) インプリント方法およびインプリント装置
US20120282767A1 (en) Method for producing a two-sided fan-out wafer level package with electrically conductive interconnects, and a corresponding semiconductor package
JP3927768B2 (ja) 半導体装置の製造方法
KR20110051191A (ko) 이미지 센서
TW201309135A (zh) 薄膜形成方法及薄膜形成裝置
TW201602425A (zh) 半導體裝置、層合型半導體裝置、密封後層合型半導體裝置、及此等之製造方法
KR20070014971A (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI267447B (en) Method of manufacturing a thin film pattern layer
JP5693090B2 (ja) 基板のエンボス加工用装置
US20060270079A1 (en) Method and circuit structure employing a photo-imaged solder mask
CN112970102A (zh) 通过微压印形成过孔的方法
KR102547578B1 (ko) 임프린트 필드의 에지를 구배 선량으로 조명하기 위한 시스템 및 방법
KR100601474B1 (ko) 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
JP2006513581A (ja) マイクロシステムの製作法
CN105842982A (zh) 压印装置以及物品的制造方法
WO2022050353A1 (ja) 実装構造体、ledディスプレイ、及び実装方法
KR20100112444A (ko) 메탈 잉크를 이용한 회로 기판과, 이의 제조 방법
JP6571028B2 (ja) パターン形成方法
JP7267783B2 (ja) 平坦化装置、平坦化方法及び物品の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230116

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230405

R150 Certificate of patent or registration of utility model

Ref document number: 7258906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150