KR20070014971A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20070014971A
KR20070014971A KR1020060063755A KR20060063755A KR20070014971A KR 20070014971 A KR20070014971 A KR 20070014971A KR 1020060063755 A KR1020060063755 A KR 1020060063755A KR 20060063755 A KR20060063755 A KR 20060063755A KR 20070014971 A KR20070014971 A KR 20070014971A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
concave pattern
manufacturing
pattern
Prior art date
Application number
KR1020060063755A
Other languages
English (en)
Inventor
카즈마사 노모토
Original Assignee
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시키가이샤 filed Critical 소니 가부시키가이샤
Publication of KR20070014971A publication Critical patent/KR20070014971A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

제조 공정을 복잡화(複雜化; complicating)하는 일없이 인쇄법을 적용한 고정세한(高精細; high-precision) 미세 패턴의 형성이 가능하고, 이것에 의해 소자(素子) 구성의 고집적화(高集積化; higher chip density)를 도모하는 것이 가능한 도포계(塗布系)의 반도체 장치의 제조 방법을 제공하는 것을 목적으로 하고 있다.
오목볼록 형상(凹凸形狀; relief pattern)을 가지는 스탬퍼(stamp)(3)를 압압(押壓; pressing; 내리누름)하는 엠보싱(embossing) 가공에 의해서, 기판(1)의 표면에 오목모양(凹狀; depression) 패턴(1a)을 형성한다. 다음에, 오목모양 패턴(1a)의 양측에 소스/드레인 전극(5)을 패턴 형성한다. 또, 오목모양 패턴(1a) 내(內)에, 반도체 재료로 이루어지는 도포계 재료를 인쇄 공급하고, 이것을 고화(固化; solidifying)시키는 것에 의해 활성층(活性層; active layer)(7a)을 형성한다.
도포계 재료, 오목모양 패턴, 스탬퍼, 기판, 수지 재료층, 반도체 재료, 절연막, 게이트 전극.

Description

반도체 장치의 제조 방법 및 반도체 장치{PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
도 1은 제1 실시 형태의 제조 방법을 설명하기 위한 단면 공정도,
도 2는 제1 및 제2 실시 형태에서 제작하는 탑 게이트형의 박막 트랜지스터의 평면,
도 3은 제2 실시 형태의 제조 방법의 요부(要部)를 설명하기 위한 단면 공정도,
도 4는 제3 실시 형태의 제조 방법을 설명하기 위한 단면 공정도,
도 5는 제4 실시 형태의 제조 방법을 설명하기 위한 단면 공정도,
도 6은 제4 실시 형태에서 제작하는 보텀 게이트형의 박막 트랜지스터의 평면도.
<부호의 설명>
1, 1′, 21, 41…기판, 1a, 1a′, 21a, 41a, 47a…오목모양 패턴, 3, 45…스탬퍼, 5, 25a, 49…소스/드레인 전극(도전성 재료층), 7, 25, 51…도포계 재료, 7a, 27, 51a…활성층(반도체 재료층), 9, 29, 47…게이트 절연막, 11, 31, 43…게이트 전극, 13, 33, 53…반도체 장치, 17…수지 재료층.
본 발명은 반도체 장치의 제조 방법 및 반도체 장치에 관한 것으로서, 특히는 인쇄법을 적용한 패턴 형성이 이루어지는 반도체 장치의 제조 방법, 및 이것에 의해서 얻어지는 반도체 장치에 관한 것이다.
근년(近年; recent years)에, 활성층(活性層; active layer)으로서 유기(有機) 반도체를 이용한 반도체 장치가 주목되고 있다. 유기 반도체를 이용한 반도체 장치는 유기 반도체로 이루어지는 활성층을 저온에서 도포(塗布; application) 성막(成膜; form)하는 것이 가능하기 때문에 저(低)코스트화(化)(cost reduction)에 유리함과 동시에, 플라스틱 등의 내열성(耐熱性)이 없는 플렉시블한(flexible) 기판 상(基板上)에의 형성도 가능하다. 또, 활성층 뿐만 아니라, 게이트 절연막, 소스/드레인 전극, 또 게이트 전극도, 도포계 재료를 이용하는 것에 의해, 인쇄법에 의한 패턴 형성이 가능하게 되기 때문에, 저코스트화가 더욱더 도모된다.
여기서, 도포계(塗布系) 재료를 이용한 패턴 형성 방법(인쇄법)으로서는, 잉크젯법(inkjet printing)이 검토되고 있다. 잉크젯법은 점도(粘度)가 수(數) CP 정도인 재료이면, 여러가지 재료의 인쇄가 가능하지만, 그의 착탄 정밀도(着彈精度; position precision), 도출량(塗出量; discharging amount) 제어의 곤란으로 인해서 현재의 경우에는 20㎛ 정도가 인쇄 정밀도의 실력치(實力値)이다. 이 때문에, 더욱더 정밀도를 올리는 것을 목적으로 해서, 인쇄할 영역 주변에 폴리이미드막( 膜) 등의 제방 구조(土手構造; bank)(뱅크)를 형성하는 방법이 제안되어 있다.
한편, 이상(以上)과 같은 잉크젯법 외에도, 스크린 프린트법과 같은 형(型; stamp)을 이용한 인쇄법에 의한 미세 패턴의 형성도 검토되고 있다. 형을 이용한 인쇄법 중(中)에는, 오목볼록(凹凸; relief pattern)의 형을 미경화(未硬化; uncured)의 도포막에 밀어넣음(押入; pressing)으로써 미세한 구조를 성형(成形)에 의해 제작(作製)하는 나노임프린트법(法)이 있다(하기(下記) 비특허 문헌 1 참조). 또, 상기 오목볼록의 형으로서 일래스토머 형(型)을 이용하는 방법도 제안되어 있다(하기 특허 문헌 1 참조). 또, 리소그래피에 의해서 제작한 미세한 패턴을 고무 모양(狀) 플라스틱에 찍은(寫取; transferring) 형을 이용하는 마이크로컨택트 프린트법도 제안되어 있다(하기 비특허 문헌 2 참조).
[비특허 문헌 1] Michael D. Austin and Stephen Y. Chou, 「Appl. Phys. Lett.」2002년, 81권, pp.4431
[특허 문헌 1] 일본 특표(特表; PCT Japanese Translation Patent Publication) 2003－509228호 공보
[비특허 문헌 2] A. Kumar, G.M. Whiteside et al. 「Langmuir」, 1994년, 제10권, pp.1498
그렇지만, 상술한 인쇄법을 반도체 장치의 제조 공정에 적용하는데는, 각각 이하(以下)와 같은 문제가 있었다.
즉, 잉크젯에 의해 미세 패턴을 형성하기 위해서는, 상술한 바와 같이 인쇄할 영역 주변에 뱅크를 형성하는 것이 필수로 된다. 이 때문에, 뱅크를 형성하는 재료(예를 들면, 폴리이미드막)의 도포 공정, 나아가서는 포토리소그래피에 의한 도포막의 패터닝 공정 등, 많은 공정이 부가되어 제조 공정이 복잡화(複雜化; complicating)한다고 하는 문제가 있었다.
또, 스크린 프린트의 경우, 인쇄 막두께(膜厚)를 1㎛ 이하로 하는 것은 곤란하다. 이 때문에, 예를 들면 스크린 프린트에 의해서 유기 반도체로 이루어지는 활성층을 패턴 형성한 경우, 1㎛ 이상의 크기의 표면 단차(表面段差; step height)가 발생한다. 따라서, 이 상부에 다층 배선을 형성한 경우, 단차의 측벽에서 층간 절연막의 단끊김(段切; 층간 절연막에 의해 덮이지 않는 부분)이 생기기 쉬워, 상하의 배선끼리가 쇼트(short circuit)해 버릴 위험성이 있다.
한편에 있어서, 나노임프린트법(nanoimprinting), 및 마이크로컨택트 프린트법(microcontact printing)은 1㎛ 이하의 미세 패턴의 가공도 가능하다. 그렇지만, 이들 방법에서는, 인쇄할 수 있는 재료와 형, 또 재료와 미세 패턴을 인쇄 형성하는 측의 기판과의 상성(相性; compatibility)(밀착성)으로 제약이 있어, 임의(任意)의 재료로의 패턴 형성에 이들 방법을 적용할 수 있는 것은 아니다.
그래서, 본 발명은 제조 공정을 복잡화하는 일없이 인쇄법을 적용한 고정세한(高精細; high-precision) 미세 패턴의 형성이 가능하고, 이것에 의해 소자(素子) 구성의 고집적화(高集積化; higher chip density)를 도모하는 것이 가능한 도포계의 반도체 장치의 제조 방법을 제공하는 것, 및 이와 같은 제조 방법에 의해서 얻어지는 반도체 장치를 제공하는 것을 목적으로 하고 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 장치의 제조 방법은, 다음(次)의 제1 공정(工程)∼제3 공정을 행하는 것을 특징으로 하고 있다. 먼저, 제1 공정에서는, 오목볼록 형상(凹凸形狀; relief pattern)을 가지는 스탬퍼(stamp)를 압압(押壓; pressing; 내리누름)하는 엠보싱(embossing) 가공에 의해서, 기판의 표면에 오목모양(凹狀; depression) 패턴을 형성한다. 다음의 제2 공정에서는, 오목모양 패턴 내에, 반도체 재료 또는 도전성(導電性; conductive) 재료로 이루어지는 도포계 재료를 인쇄 공급하고. 그 후 제3 공정에서는, 인쇄 공급된 도포계 재료를 경화(硬化; curing)시킨다. 또 본 발명은 이와 같은 제조 방법에 의해서 얻어지는 반도체 장치이기도 하다.
이와 같은 제조 방법에 의하면, 제1 공정에서는, 엠보싱 가공에 의해서 오목모양 패턴을 형성하고 있기 때문에, 스탬퍼를 준비하는 것에 의해 1 공정만으로 오목모양 패턴이 형성되게 된다. 즉, 기판 상에 뱅크를 설치하는 경우와 비교해서, 보다 적은 공정수(工程數)로 오목모양 패턴이 형성된다. 그리고, 제2 공정에서는, 이 오목모양 패턴 내에 도포계 재료를 인쇄 공급하는 것에 의해, 기판 상에서의 도포계 재료의 확산(擴; extension)이 제한된다. 따라서, 오목모양 패턴의 형성 위치에, 위치 정밀도 및 형상 정밀도(形狀精度; form accuracy) 양호하게 도포계 재료를 인쇄 공급하고, 이것을 경화시키는 것에 의해 반도체 재료 또는 도전성 재료로 이루어지는 층이 형성된다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명을 적용한 각 실시 형태(實施形態; embodiment)를, 도면에 의거하여 상세하게 설명한다. 또한, 이하에서는, 본 발명의 반도체 장치의 제조 방법을, 박막 트랜지스터의 제작에 적용한 각 실시 형태를 설명한다.
<제1 실시 형태>
도 1은 제1 실시 형태의 제조 방법을 설명하기 위한 단면(斷面) 공정도이다. 또, 도 2는 여기서(이 실시 형태에서) 제작하는 박막 트랜지스터의 평면도이다. 이하, 도 1의 단면 공정도에 의거하여, 도 2를 참조하면서, 본 발명을 탑 게이트(top-gate)형(型)의 박막(薄膜; thin-film) 트랜지스터의 제작에 적용한 제1 실시 형태를 설명한다.
먼저 도 1의 (1)에 도시하는 바와 같이, 기판(1)에 대해서, 표면이 오목볼록 형상으로 성형된 스탬퍼(3)를 압압하는(내리누르는) 것에 의해, 기판(1)의 표면에 엠보싱 가공에 의한 오목모양 패턴(1a)을 형성한다. 이 오목모양 패턴(1a)은, 여기서 제작하는 박막 트랜지스터에 있어서의 활성층의 형상이며, 직사각형 형상(矩形形狀; rectangle form)인 것으로 한다.
여기서, 기판(1)은 폴리에틸렌 테레프탈레이트(PET), 폴리 에테르 술폰(PES), 폴리에틸렌 나프탈레이트(PEN) 등의 플라스틱 기판 등으로 이루어지거나, 또는 플라스틱 기판이나 유리(glass) 기판 상에 엠보싱 가공이 용이한 수지(樹脂) 재료로 이루어지는 버퍼층(buffer layer)을 설치한 기판이라도 좋다. 기판(1)의 표면이 버퍼층으로 구성되어 있는 경우, 이 버퍼층에 대해서 엠보싱 가공을 행하는 것에 의해, 오목모양 패턴(1a)를 형성한다.
한편, 스탬퍼(3)는 한 주면측(一主面側)에 오목모양 패턴(1a)에 대응하는 볼록형상(凸形狀; protrusion pattern)이 형성된 것이고, 기판(1) 또는 표면층을 구성하는 버퍼층보다도, 연화(軟化; softening) 온도 또는 유리 전이(轉移; transition) 온도가 높은 재료로 구성되어 있는 것으로 한다.
그리고, 기판(1)의 엠보싱 가공에 의한 오목모양 패턴(1a)의 형성에 있어서는, 기판(1)의 표면에 스탬퍼(3)를 압압한(내리누른) 상태에서, 기판(1)의 온도를, 해당 기판(1)의 표면층의 연화 온도 또는 유리 전이 온도 이상으로 상승시킨다. 이것에 의해, 기판(1)의 표면층에 스탬퍼(3)의 볼록 부분을 박히게 한다(減入; forces; 눌려서 깊이 들어가게 한다). 이 상태에서, 기판(1)을 냉각해서 경화시킨 후, 스탬퍼(3)를 기판(1) 측으로부터 이탈(離脫; detach)시킨다.
다음에, 도 1의 (2)에 도시하는 바와 같이, 오목모양 패턴(1a)의 양단 가장자리(兩端緣; both edges)에 겹치는(重; contact) 상태에서, 소스/드레인 전극(5)을 패턴 형성한다. 여기에서는, 잉크젯법, 마이크로 컨택트법, 또는 스크린 인쇄법 등의 인쇄법이나, 포토리소그래법 등에 의해, 소스/드레인 전극(5)을 패턴 형성한다.
여기서, 공정의 간략화를 도모하려면, 인쇄법에 의해서 소스/드레인 전극(5)을 형성하는 것이 바람직하다. 이 경우, 예를 들면 도전성 재료를 함유(含有)하는 페이스트상태(狀)(paste) 또는 액상(液狀; liquid)의 도포계 재료를 이용한 인쇄법에 의해, 도포계 재료를 패턴 인쇄한 후, 이것을 고화(固化; solidifying)시키는 것에 의해, 소스/드레인 전극(5)을 형성한다.
한편, 보다 미세한 소스/드레인 전극(5)을 고정밀도(高精度; high precision)로 형성하기 위해서는, 리소그래피법을 적용한 패턴 형성을 행하는 것이 바람직하다. 이 경우, 성막한 전극 재료층을 리소그래피법에 의해서 형성한 레지스트 패턴을 마스크로 이용하여 패턴 에칭하거나, 또는 리소그래피법에 의해서 형성한 레지스트 패턴을 덮는(覆; covering) 상태에서 전극 재료층을 형성한 후, 레지스트 패턴을 제거하는 것에 의해 상부(上部)의 전극 재료층 부분을 리프트오프(lift-off) 제거한다. 또한, 이 경우이더라도, 공정의 간략화를 도모하려면 , 전극 재료층의 성막을 도포에 의해서 행하는 것이 바람직하다.
그 후, 도 1의 (3)에 도시하는 바와 같이, 오목모양 패턴(1a) 내에, 도포 노즐의 선단(先端; tip)으로부터 유기 반도체 재료를 함유하는 도포계 재료(7)를 인쇄 공급한다. 여기에서는, 예를 들면 잉크젯법이나 디스펜스법(dispensing) 등에 의해, 오목모양 패턴(1a) 내에 도포 노즐의 선단으로부터 도포계 재료(7)를 적하(滴下; dropping) 공급한다. 이 때, 용매에 유기 반도체 재료를 용해시킨 액상의 도포계 재료(7)를, 오목모양 패턴(1a)의 용적(容積; capacity)과 거의 똑같은(等) 양만큼 적하한다.
이 상태에서, 인쇄 공급된 도포계 재료(7)를 고화시켜서, 유기 반도체로 이루어지는 활성층(7a)을 형성한다. 여기에서는, 액상의 도포계 재료(7)에 함유되어 있는 용매를 휘발(揮發) 제거하는 것에 의해, 도포계 재료(7)를 고화시켜서 활성층(7a)을 형성한다. 또 여기에서는, 오목모양 패턴(1a)의 용적과 거의 동등한 양(同等量)으로 인쇄 공급된 도포계 재료(7)를 고화시키기 위해서, 기판(1)의 표면과 거의 동일(同一) 높이(高)의 활성층(7a)이 형성된다. 이 활성층(7a)은 오목모양 패턴(1a)의 측벽 부분에서, 소스/드레인 전극(5) 상에 겹쳐서 설치된다.
또한, 상술한 도 1의 (2)를 이용하여 설명한 소스/드레인 전극(5)의 형성과 도 1의 (3)을 이용하여 설명한 활성층(7a)의 형성은, 활성층(7a)의 손상(損傷; damage)을 방지할 수 있는 것이라면, 역순서(逆順序; inverse order)로 행해도 좋다. 그리고, 역순서로 행한 경우로서, 또한 활성층(7a)의 높이가 기판(1)의 표면보다도 높게 인쇄 형성된 경우에는, 기판(1)과 활성층(7a)의 높이가 같은 정도(同程度)로 되도록, 필요에 따라서 활성층(7a)의 연마(硏磨; polishing)에 의한 평탄화(平坦化) 처리를 행하고, 그 후 소스/드레인 전극(5)의 형성을 행해도 좋다.
이상의 후(後)에, 도 1의 (4)에 도시하는 바와 같이, 스핀 코트법(spin coating) 또는 슬릿 코트법(slit coating) 등의 도포법에 의해, 활성층(7a) 및 소스/드레인 전극(5)을 덮는 상태에서, 기판(1) 상에 게이트 절연막(9)을 형성한다. 이 경우, 활성층(7a)의 높이는 기판(1)의 표면과 대략 동일하기 때문에, 게이트 절연막(9)의 도포 형성에 대해서 활성층(7a)이 영향을 미치는 일은 없다.
다음에, 도 1의 (5)에 도시하는 바와 같이, 게이트 절연막(9)의 상부에, 소스/드레인 전극(5) 사이에서 활성층(7a) 상을 가로지르도록 게이트 전극(11)을 형성한다. 이와 같은 게이트 전극(11)의 형성은, 도 1의 (2)를 이용하여 설명한 소스 /드레인 전극(5)의 형성과 마찬가지로, 잉크젯법, 마이크로 컨택트법, 또는 스크린 인쇄법 등의 인쇄법이나, 포토리소그래법을 적용해서 행해진다.
이상과 같이 해서, 탑 게이트형의 박막 트랜지스터를 반도체 장치(13)로서 얻는다. 이 반도체 장치(13)는 기판(1)의 표면에 형성된 오목모양 패턴(1a) 내에, 도포계 재료를 고화시킨 유기 반도체 재료로 이루어지는 활성층(7a)이 선택적으로 채워넣어진(埋入; filled) 것으로 된다.
그리고, 이상 설명한 제1 실시 형태의 제조 방법에 의하면, 도 1의 (1)을 이용하여 설명한 바와 같이, 오목모양 패턴(1a)의 형성을 엠보싱 가공에 의해서 행하고 있기 때문에, 1매(枚)의 스탬퍼(3)를 준비하는 것에 의해, 1공정만으로 오목모양 패턴(1a)가 형성되게 된다. 다시 말해, 오목모양 패턴을 형성하기 위해서 기판 상에 뱅크를 설치하는 경우와 비교해서, 보다 적은 공정수로 오목모양 패턴(1a)을 형성할 수 있는 것이다. 그리고, 도 1의 (3)을 이용하여 설명한 바와 같이, 엠보싱 가공에 의해서 형성한 오목모양 패턴(1a) 내에, 도포계 재료를 인쇄 공급하는 것에 의해, 기판(1) 상에서의 도포계 재료의 확산이 제한된다. 따라서, 오목모양 패턴(1a)의 형성 위치에, 위치 정밀도 및 형상 정밀도 양호하게 도포계 재료(7)를 패터닝 인쇄할 수가 있다.
이 결과, 보다 적은 공정수로, 위치 정밀도 및 형상 정밀도 양호하게 도포계 재료를 인쇄 공급하는 것이 가능하기 때문에, 제조 공정을 복잡화하는 일없이 인쇄법을 적용한 고정세한 활성층(7a)의 형성이 가능해진다. 이 결과, 이 활성층(7a)을 구비한 반도체 장치(박막 트랜지스터)(13)의 고집적화를 도모하는 것이 가능해진 다.
<제2 실시 형태>
도 3은 제2 실시 형태의 제조 방법을 설명하기 위한 단면 공정도이다. 이 도면에 도시하는 제2 실시 형태의 제조 방법이 제1 실시 형태와 다른 점은, 기판(1′)의 구성과 오목모양 패턴(1a′)의 형성 수순(手順; procedure)에 있으며, 그 후의 공정은 제1 실시 형태와 마찬가지인 것으로 한다.
즉, 제2 실시 형태에서는, 먼저 도 3의 (1)에 도시하는 바와 같이, 재료 기판(15) 상에 수지 재료층(17)을 형성해서 이루어지는 기판(1′)을 준비한다. 재료 기판(15)은 플라스틱 기판이나 유리 기판으로 이루어진다. 또, 수지 재료층(17)은 자외선 경화 수지 또는 열(熱) 경화 수지로 이루어지고, 미경화 상태에서 도포 형성되어 있는 것으로 한다.
다음에, 도 3의 (2)에 도시하는 바와 같이, 이 기판(1′)의 표면에 대해서, 스탬퍼(3)를 압압시킨다. 스탬퍼(3)는 제1 실시 형태와 마찬가지인 것으로 좋다. 이 상태에서, 미경화 수지 재료층(17)을 경화시킨다. 여기에서는, 수지 재료층(17)이 자외선 경화 수지로 이루어지는 경우에는, 스탬퍼(3) 또는 재료 기판(15) 중, 투명 재료로 구성된 부재(部材) 측으로부터의 자외선 조사(照射)에 의해서 수지 재료층(17)을 경화시킨다. 한편, 수지 재료층(17)이 열 경화 수지로 이루어지는 경우에는, 가열에 의해서 수지 재료층(17)을 경화시킨다.
그리고, 수지 재료층(17)이 경화한 시점에서, 도 3의 (3)에 도시하는 바와 같이, 기판(1′) 측으로부터 스탬퍼(3)를 이탈시킨다. 이것에 의해, 기판(1′)의 표면에 스탬퍼(3)의 볼록 형상에 추종한 오목모양 패턴(1a′)을 형성한다.
이상의 후에는, 제1 실시 형태에서 도 1의 (2) 이후에서 설명한 공정을 마찬가지로 행하는 것에 의해, 제1 실시 형태와 마찬가지인 탑 게이트형 박막 트랜지스터를 얻는다.
또, 이와 같은 제2 실시 형태의 제조 방법이더라도, 오목모양 패턴(1a′)의 형성이 엠보싱 가공에 의해서 행해지고, 또 이 오목모양 패턴(1a′) 내에, 도포계 재료를 인쇄 공급해서 활성층을 형성하기 때문에, 제1 실시 형태와 마찬가지로, 제조 공정을 복잡화하는 일없이 인쇄법을 적용한 고정세한 활성층의 형성이 가능하게 된다.
또, 특히 도 3의 (1)에서 설명한 수지 재료층(17)을 자외선 경화 수지로 구성한 경우에는, 엠보싱 가공에서의 수지 재료층(17)의 경화에서 가열의 필요가 없다. 이 때문에, 예를 들면 기판(1′)을 구성하는 재료 기판(15)에 대해서 가열에 의한 스트레스(stress; 응력)가 가해지는 것을 방지할 수 있음과 동시에, 재료 기판(15)으로서 내열성(耐熱性)이 낮은 재료를 이용할 수가 있다.
<제3 실시 형태>
도 4는 제3 실시 형태의 제조 방법을 설명하기 위한 단면 공정도이다. 이하, 도 4의 단면 공정도에 의거하여, 본 발명을 탑 게이트형의 박막 트랜지스터의 제작에 적용한 다른 실시 형태로서 제3 실시 형태를 설명한다. 또한, 여기서 제작하는 박막 트랜지스터의 평면도는 제1 실시 형태에서 이용한 도 2와 마찬가지이다.
먼저, 도 4의 (1)에 도시하는 바와 같이, 기판(21)에 대해서, 표면이 오목볼 록 형상으로 성형된 스탬퍼(23)를 압압하는 것에 의해, 기판(21)의 표면에 엠보싱 가공에 의한 오목모양 패턴(21a)을 형성한다. 이 오목모양 패턴(21a)은 여기서 제작하는 박막 트랜지스터에 있어서의 소스/드레인 전극의 형상이며, 배선홈(配線溝; wiring grooves)으로서 형성되는 것으로 한다.
다음에, 도 4의 (2)에 도시하는 바와 같이, 오목모양 패턴(21a) 내에, 도포 노즐의 선단으로부터 도전성 재료를 함유하는 도포계 재료(25)를 인쇄 공급한다. 여기에서는, 예를 들면 잉크젯법이나 디스펜스법 등에 의해, 오목모양 패턴(21a) 내에 도포 노즐의 선단으로부터 도포계 재료(25)를 적하 공급한다. 이 때, 예를 들면 용매 중에 도전성 재료를 분산시킨 액상의 도포계 재료(25)를, 오목모양 패턴(21a)의 용적과 거의 똑같은 양만큼 적하한다.
이 상태에서, 인쇄 공급된 도포계 재료(25)를 고화시켜서, 도전성 재료로 이루어지는 소스/드레인 전극(25a)을 형성한다. 여기에서는, 액상의 도포계 재료(25)에 함유되어 있는 용매를 휘발 제거하는 것에 의해, 도포계 재료(25)를 고화시켜서 소스/드레인 전극(25a)을 형성한다. 또 여기에서는, 오목모양 패턴(21a)의 용적과 거의 동등한 양으로 인쇄 공급된 도포계 재료(25)를 고화시키기 때문에, 기판(21)의 표면과 거의 동일 높이의 소스/드레인 전극(25a)이 형성된다.
또한, 소스/드레인 전극(25a)의 높이가, 기판(1)의 표면보다도 높게 인쇄 형성된 경우에는, 기판(1)과 소스/드레인 전극(25a)의 높이가 같은 정도로 되도록, 필요에 따라서 소스/드레인 전극(25a)의 연마에 의한 평탄화 처리를 행해도 좋다.
그 후, 도 4의 (3)에 도시하는 바와 같이, 소스/드레인 전극(25a)에 양단 가 장자리가 겹치는 상태에서, 활성층(27)을 형성한다. 여기에서는, 잉크젯법, 마이크로 컨택트법, 또는 스크린 인쇄법 등의 인쇄법에 의해, 유기 반도체 재료로 이루어지는 활성층(27)을 형성하는 것으로 한다.
또한, 상술한 도 4의 (2)를 이용하여 설명한 소스/드레인 전극(25a)의 형성과 도 4의 (3)을 이용하여 설명한 활성층(27)의 형성은, 활성층(27)의 손상을 방지할 수 있는 것이라면, 역순서로 행해도 좋다.
이후의 도 4의 (4) 및 도 4의 (5)에 도시하는 공정은, 제1 실시 형태에서 도 1의 (4) 및 도 1의 (5)를 이용하여 설명한 것과 마찬가지로 행한다.
즉, 먼저 도 4의 (4)에 도시하는 바와 같이, 스핀 코트법 또는 슬릿 코트법 등의 도포법에 의해, 활성층(27) 및 소스/드레인 전극(25a)을 덮는 상태에서, 기판(21) 상에 게이트 절연막(29)을 형성한다. 이 경우, 소스/드레인 전극(25a)의 높이는 기판(21)의 표면과 대략 동일하기 때문에, 게이트 절연막(29)의 도포 형성에 소스/드레인 전극(25a)이 영향을 미치는 일은 없다.
다음에, 도 4의 (5)에 도시하는 바와 같이, 게이트 절연막(29)의 상부에, 소스/드레인 전극(25a) 사이에서 활성층(27) 상을 가로지르도록 게이트 전극(31)을 형성한다. 이와 같은 게이트 전극(31)의 형성은 도 1의 (2)를 이용하여 설명한 소스/드레인 전극(5)의 형성과 마찬가지로, 잉크젯법, 마이크로 컨택트법, 또는 스크린 인쇄법 등의 인쇄법이나, 포토리소그래피법을 적용해서 행해진다.
이상과 같이 해서, 탑 게이트형의 박막 트랜지스터를 반도체 장치(33)로서 얻는다. 이 반도체 장치(33)는 기판(21)의 표면에 형성된 오목모양 패턴(21a) 내 에, 도포계 재료를 고화시킨 도전성 재료로 이루어지는 소스/드레인 전극(25a)이 선택적으로 채워넣어진 것으로 된다.
그리고, 이상 설명한 제3 실시 형태의 제조 방법에 의하면, 도 4의 (1) 및 도 4의 (2)를 이용하여 설명한 바와 같이, 엠보싱 가공에 의해서 행하여 형성한 오목모양 패턴(21a) 내에 도포계 재료를 인쇄 공급해서 고화시키는 것에 의해 소스/드레인 전극(25a)을 형성하고 있고, 이 때문에, 오목모양 패턴을 형성하기 위해서 기판 상에 뱅크를 설치하는 경우와 비교해서, 보다 적은 공정수로 오목모양 패턴(21a)을 형성할 수가 있다. 따라서, 보다 적은 공정수로, 위치 정밀도 및 형상 정밀도 양호하게 도포계 재료를 인쇄 공급해서 소스/드레인 전극(25a)을 형성하는 것이 가능하다. 이 결과, 이 소스/드레인 전극(25a)을 구비한 반도체 장치(박막 트랜지스터)(33)의 고집적화를 도모하는 것이 가능해진다.
또, 본 제3 실시 형태에서는, 선폭(線幅; line width)을 좁게 유지하면서도 저저항화(低抵抗化; lower resistance)를 확보하는 것이 요구되는 소스/드레인 전극(25a)을 오목모양 패턴(21a) 내에 형성하는 구성이다. 이 때문에, 저저항화를 위해서, 소스/드레인 전극(25a)을 후막화(厚膜化; 두께를 두껍게)한 경우이더라도, 기판(21)의 표면으로부터 소스/드레인 전극(25a)이 돌출(突出; project)하는 높이를 억제하는 것이 가능하게 된다. 따라서, 소스/드레인 전극(25a)을 형성한 후의, 도 4의 (3) 이후를 이용하여 설명한 각 공정을, 보다 평탄성을 확보한 면 상(面上)에서 행하는 것이 가능하게 되어, 프로세스의 용이성(容易性; ease)을 확보하는 것이 가능하다.
또한, 상술한 제3 실시 형태의 제조 방법은 제2 실시 형태와 조합(組合; combination)할 수가 있다.
이 경우, 도 4의 (1)을 이용하여 설명한 오목모양 패턴(21a)의 형성 공정에, 제2 실시 형태에서 도 3의 (1)∼도 3의 (3)을 이용하여 설명한 공정을 적용하는 것으로 한다.
<제4 실시 형태>
도 5는 제4 실시 형태의 제조 방법을 설명하기 위한 단면 공정도이다. 또, 도 6은 여기서 제작하는 박막 트랜지스터의 평면도이다. 이하, 도 5의 단면 공정도에 의거하여, 도 6을 참조하면서, 본 발명을 보텀 게이트형의 박막 트랜지스터의 제작에 적용한 제4 실시 형태를 설명한다.
먼저, 도 5의 (1)에 도시하는 바와 같이, 기판(41)을 준비한다. 이 기판(41)은, 제1 실시 형태에서 설명한 기판(1)과 마찬가지인 것으로 좋다. 그리고, 이 기판(41) 상에 게이트 전극(43)을 형성한다. 이 게이트 전극(43)의 형성은 도 1의 (2)를 이용하여 설명한 소스/드레인 전극(5)의 형성과 마찬가지로, 잉크젯법, 마이크로 컨택트법, 또는 스크린 인쇄법 등의 인쇄법이나, 포토리소그래피법을 적용해서 행해진다.
다음에, 도 5의 (2)에 도시하는 바와 같이,기판(41)에 대해서, 표면이 오목볼록 형상으로 성형된 스탬퍼(45)를 압압하는 것에 의해, 기판(41)의 표면의 게이트 전극(43)의 일부에 겹치는 위치에, 엠보싱 가공에 의한 오목모양 패턴(41a)을 형성한다. 이 오목모양 패턴(41a)은 여기서 제작하는 박막 트랜지스터에서의 활성 층의 형상이며, 게이트 전극(43)의 직사각형 형상인 것으로 한다. 이것에 의해, 직사각형 형상의 오목모양 패턴(41a)을 따라서 이것을 가로지르도록, 게이트 전극(43)의 일부가 오목모양 패턴(41a) 내에 배선된 상태로 된다. 또한, 여기서 이용하는 스탬퍼(45)는 제1 실시 형태에서 이용한 것과 마찬가지로 좋다.
그 다음에, 도 5의 (3)에 도시하는 바와 같이, 게이트 전극(43)의 일부가 배선된 오목모양 패턴(41a)의 내벽을 덮는 상태에서, 기판(41) 상에 게이트 절연막(47)을 형성한다. 여기에서는, 스핀 코트법, 슬릿 코트법 등에 의해, 게이트 절연막(47)의 형성을 행한다. 이 때, 게이트 절연막(47)의 표면 측에, 하지(下地; underlying)의 오목모양 패턴(41a)에 추종(追從)한 평면 직사각형 형상의 오목모양 패턴(47a)이 남도록 성막 조건을 조정하는 것이 중요하다.
다음에, 도 5의 (4)에 도시하는 바와 같이, 게이트 전극(43)을 사이에 두고 오목모양 패턴(47a)의 양단 가장자리에 겹지는 상태에서, 소스/드레인 전극(49)을 패턴 형성한다. 여기에서는, 제1 실시 형태에서 도 1의 (2)를 이용하여 설명한 것과 마찬가지로, 잉크젯법, 마이크로 컨택트법, 또는 스크린 인쇄법 등의 인쇄법이나, 포토리소그래피법 등에 의해, 소스/드레인 전극(49)을 패턴 형성한다.
그 후, 도 5의 (5)에 도시하는 바와 같이, 오목모양 패턴(47a) 내에, 도포 노즐의 선단으로부터 유기 반도체 재료를 함유하는 도포계 재료(51)를 인쇄 공급한다. 여기에서는, 예를 들면 잉크젯트법이나 디스펜스법 등에 의해, 오목모양 패턴(47a) 내에 도포 노즐의 선단으로부터 도포계 재료(51)를 적하 공급한다. 이 때, 용매에 유기 반도체 재료를 용해시킨 액상의 도포계 재료(51)를, 오목모양 패턴 (47a)의 용적과 거의 똑같은 양만큼 적하한다.
이 상태에서, 인쇄 공급된 도포계 재료(51)를 고화시켜서, 유기 반도체로 이루어지는 활성층(51a)을 형성한다. 여기에서는, 액상의 도포계 재료(51)에 함유되어 있는 용매를 휘발 제거하는 것에 의해, 도포계 재료(51)를 고화시켜서 활성층(51a)을 형성한다. 또 여기에서는, 오목모양 패턴(47a)의 용적과 거의 동등한 양으로 인쇄 공급된 도포계 재료(51)를 고화시키기 때문에, 게이트 절연막(47)의 표면과 거의 동일 높이의 활성층(51a)이 형성된다. 이 활성층(51a)은 오목모양 패턴(47a)의 측벽 부분에서, 소스/드레인 전극(49) 상에 겹쳐서 설치된다.
또한, 상술한 도 5의 (4)를 이용하여 설명한 소스/드레인 전극(49)의 형성과 도 5의 (5)를 이용하여 설명한 활성층(51a)의 형성은, 활성층(51a)의 손상을 방지할 수 있는 것이라면, 역순서로 행해도 좋다. 그리고, 역순서로 행한 경우로서, 또한 활성층(51a)의 높이가 기판(1)의 표면보다도 높게 인쇄 형성된 경우에는, 기판(1)과 활성층(51a)의 높이가 같은 정도로 되도록, 필요에 따라서 활성층(51a)의 연마에 의한 평탄화 처리를 행하고, 그 후 소스/드레인 전극(49)의 형성을 행해도 좋다.
이상과 같이 해서, 보텀 게이트형의 박막 트랜지스터를 반도체 장치(53)로서 얻는다. 이 반도체 장치(53)는 기판(41)의 표면을 덮는 게이트 절연막(47)의 오목모양 패턴(47a) 내에, 도포계 재료를 고화시킨 유기 반도체 재료로 이루어지는 활성층(51a)이 선택적으로 채워넣어진 것으로 된다.
그리고, 이상 설명한 제4 실시 형태의 제조 방법에 의하면, 도 5의 (2)를 이 용하여 설명한 바와 같이, 엠보싱 가공에 의해서 기판(41)에 오목모양 패턴(41a)을 형성하고, 이 내벽을 덮는 상태에서 게이트 절연막(47)을 형성하고, 이 게이트 절연막(47)으로 덮인 오목모양 패턴(47a) 내에, 도포계 재료를 인쇄 공급하는 것에 의해 활성층(51a)을 형성하고 있다. 따라서, 제1 실시 형태와 마찬가지로, 제조 공정을 복잡화하는 일없이 인쇄법을 적용한 고정세한 활성층(51a)의 형성이 가능하게 된다. 이 결과, 이 활성층(51a)을 구비한 보텀 게이트형의 박막 트랜지스터(반도체 장치)(53)의 고집적화를 도모하는 것이 가능하게 된다.
또한, 이상 설명한 제1 실시 형태∼제4 실시 형태에서는, 오목모양 패턴 내에 도포계 재료를 인쇄 공급하기 전에, 도포계 재료에 대해서 발액성(撥液性; imparting liquid repellency)을 부여하는 처리를 행해도 좋다. 다만, 이 처리는 오목모양 패턴의 내벽을 제외한 외측 표면 부분에 대해서 선택적으로 발액성을 부여하도록 행해지는 것으로 한다. 이것에 의해, 오목모양 패턴 내에 도포계 재료를 인쇄 공급하는 공정에서, 오목모양 패턴의 외측에서 도포계 재료의 확산이 억제되어, 보다 형상 정밀도 양호하게 도포계 재료의 인쇄 형성을 행하는 것이 가능하게 된다.
또한, 상술한 발액성을 부여하는 방법으로서는, 인쇄 목적으로 하는 도포계 재료에 대한 젖음성(wettability)이 작고 큰 접촉각을 주는 재료층(발액성 재료층)을, 오목모양 패턴 밖(外; outside)의 표면 부분에 형성한다. 이 경우, 다른 기판에 발액성 재료층을 형성하고, 이 발액성 재료층 상에 오목모양 패턴이 형성된 면을 재치(載置; place)하고, 발액성 재료층을 오목모양 패턴이 형성된 면측으로 전 사(轉寫; transfer)한다.
또, 본 발명은 상술한 제1 실시 형태∼제4 실시 형태에 한정되는 것은 아니며, 본 발명의 기술적 사상(思想)에 의거하는 각종 변형이 가능하다.
예를 들면, 상술한 제1 실시 형태∼제4 실시 형태에서는, 활성층 또는 소스/드레인 전극의 어느것인가(any one)를, 엠보싱 가공에 의해서 형성한 오목모양 패턴 내에 인쇄 형성해서 박막 트랜지스터를 제작하는 수순을 설명했다.
그렇지만, 본 발명은 활성층 또는 소스/드레인 전극의 양쪽(兩方; both)을, 엠보싱 가공에 의해서 형성한 오목모양 패턴 내에 인쇄 형성하는 방법에도 적용 가능하다. 이 경우, 예를 들면 도 4를 이용하여 설명한 제3 실시 형태의 수순을 예로 들면, 도 4의 (2)에서 설명한 바와 같이 소스/드레인 전극(25a)을 형성한 후에, 소스/드레인 전극(25a) 사이의 기판(21) 위치에 엠보싱 가공에 의해서 직사각형 형상의 오목모양 패턴을 형성하고, 이 내부에 인쇄 형성에 의해서 활성층을 형성하는 수순이 예시된다.
또, 반도체 장치로서 박막 트랜지스터를 형성하는 경우에의 적용에 한정되는 것은 아니다. 예를 들면, 반도체 장치로서 유기 전계발광(電界發光; electroluminescent) 소자(즉, 유기 LED)를 형성하는 경우에는, 유기 전계발광 소자가 설치되는 각 화소에 대응해서 유기 반도체 재료(유기 EL 재료)를 인쇄 형성하기 전에, 유기 반도체 재료의 패턴 인쇄 부분에, 엠보싱 가공에 의해서 오목모양 패턴을 형성한다. 이것에 의해, 유기 반도체 재료의 인쇄 형성에서는, 오목모양 패턴 내로만, 유기 반도체 재료의 공급부를 제한할 수가 있다. 또, 오목모양 패턴의 형성이 엠보싱 가공에 의하기 때문에, 상술한 실시 형태에서 설명한 바와 같이, 구성수(構成數)의 증가를 최소한으로 억제하는 것이 가능하다. 이것에 의해, 화소(畵素)의 집적도를 향상시킨 표시 장치를 보다 적은 공정수로 제작하는 것이 가능하게 된다.
이상 설명한 바와 같이 본 발명에 의하면, 보다 적은 공정수로 위치 정밀도 및 형상 정밀도 양호하게 도포계 재료를 인쇄 공급하는 것이 가능하기 때문에, 제조 공정을 복잡화하는 일없이 인쇄법을 적용한 고정세한 미세 패턴의 형성이 가능하게 된다. 또 이 결과, 소자 구성의 고집적화를 도모하는 것이 가능한 도포계의 반도체 장치를, 공정을 복잡화시키는 일없이 얻을 수가 있다.

Claims (11)

  1. 오목볼록 형상(凹凸形狀; relief pattern)을 가지는 스탬퍼(stamp)를 압압(押壓; pressing; 내리누름)하는 엠보싱(embossing) 가공에 의해서 기판의 표면에 오목모양(凹狀; depression) 패턴을 형성하는 제1 공정(工程)과,
    상기 오목모양 패턴 내(內)에, 반도체 재료 또는 도전성(導電性; conductive) 재료로 이루어지는 도포계(塗布系) 재료를 인쇄 공급하는 제2 공정과,
    상기 인쇄 공급된 도포계 재료를 고화(固化; solidifying)시키는 제3 공정을 행하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 기판은 그의 표면이 수지(樹脂) 재료층으로 덮여서 이루어지고,
    상기 제1 공정에서는, 미경화(未硬化; uncured)의 상기 수지 재료층에 대해서 오목볼록 형상을 가지는 스탬퍼를 압압한 상태에서 해당 수지 재료층을 경화(硬化; curing)시키고, 그 다음에 해당 스탬퍼를 상기 기판측으로부터 이탈(離脫; detach)시키는 것에 의해 상기 오목모양 패턴을 형성하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 수지 재료층은 자외선 경화 수지로 이루어지는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제2 공정에서는, 상기 오목모양 패턴의 용적(容積; capacity)과 같은 정도(同程度)의 도포계 재료를 인쇄 공급하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 제2 공정에서는, 상기 오목모양 패턴 내에 도포 노즐로부터 상기 도포계 재료를 적하(滴下; dropping) 공급하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 공정과 제2 공정 사이에, 상기 오목모양 패턴의 외측에서의 상기 기판의 표면 부분에, 상기 도포계 재료에 대한 발액성(撥液性; imparting liquid repellency)을 선택적으로 부여하는 처리를 행하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 공정 후, 상기 오목모양 패턴의 내벽을 덮는 상태에서 상기 기판 상(上)에 절연막을 형성하고,
    상기 제2 공정에서는, 상기 절연막으로 덮인 상기 오목모양 패턴 내에 상기 도포계 재료의 인쇄 공급을 행하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 제1 공정 전에, 상기 기판 상에 게이트 전극을 형성하는 공정을 행하고,
    상기 제1 공정에서는, 상기 게이트 전극의 일부에 겹치도록(重; contact) 상기 오목모양 패턴을 형성하고,
    상기 제1 공정과 제2 공정 사이에, 상기 오목모양 패턴의 내벽을 덮는 상태에서 상기 기판 상에 절연막을 형성하고,
    상기 제2 공정에서는, 상기 절연막으로 덮인 상기 오목모양 패턴 내에 상기 도포계 재료로서 활성층(活性層; active layer)을 구성하는 반도체 재료를 도포 공급하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 도포계 재료로서 유기(有機) 반도체 재료를 이용하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 도포계 재료로서 발광(發光; luminescent) 재료를 포함하는 유기 재료를 이용하는 것에 의해, 유기 발광 소자에서의 유기층을 형성하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 기판의 표면에 형성된 오목모양 패턴 내에, 도포계 재료를 고화시켜서 이루어지는 반도체 재료층 또는 도전성 재료층이 선택적으로 채워넣어져서(埋入; filled) 이루어지는
    것을 특징으로 하는 반도체 장치.
KR1020060063755A 2005-07-28 2006-07-07 반도체 장치의 제조 방법 및 반도체 장치 KR20070014971A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005218224A JP4506605B2 (ja) 2005-07-28 2005-07-28 半導体装置の製造方法
JPJP-P-2005-00218224 2005-07-28

Publications (1)

Publication Number Publication Date
KR20070014971A true KR20070014971A (ko) 2007-02-01

Family

ID=36940212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063755A KR20070014971A (ko) 2005-07-28 2006-07-07 반도체 장치의 제조 방법 및 반도체 장치

Country Status (7)

Country Link
US (2) US7718465B2 (ko)
EP (1) EP1748502B1 (ko)
JP (1) JP4506605B2 (ko)
KR (1) KR20070014971A (ko)
CN (2) CN101577312B (ko)
DE (1) DE602006019670D1 (ko)
TW (1) TW200707744A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075625A1 (ja) 2006-12-18 2008-06-26 Panasonic Corporation 半導体デバイス
JP2008251888A (ja) * 2007-03-30 2008-10-16 Sony Corp パターン形成方法および電子素子の製造方法
US8057656B2 (en) * 2008-01-30 2011-11-15 Hewlett-Packard Development Company, Lp Crossover
JP5459570B2 (ja) * 2008-02-05 2014-04-02 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置の製造方法、および電子機器の製造方法
US8329504B2 (en) 2008-02-12 2012-12-11 Konica Minolta Holdings, Inc. Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor
WO2010061035A1 (en) * 2008-11-27 2010-06-03 Upm-Kymmene Corporation Embossing of electronic thin-film components
JP5739257B2 (ja) * 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20140030196A (ko) * 2011-05-20 2014-03-11 스미토모 쇼지 가부시키가이샤 패턴 구조체의 제조방법
CN106876277B (zh) * 2017-02-20 2020-03-17 武汉华星光电技术有限公司 薄膜晶体管的制备方法、显示面板的制备方法
CN109860207B (zh) * 2019-02-27 2022-07-19 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法、显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6517995B1 (en) 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
US6946677B2 (en) * 2002-06-14 2005-09-20 Nokia Corporation Pre-patterned substrate for organic thin film transistor structures and circuits and related method for making same
JP4314557B2 (ja) * 2002-09-12 2009-08-19 セイコーエプソン株式会社 成膜方法、光学素子、半導体素子および電子機器、電気光学装置の製造方法、カラーフィルターの製造方法
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
FI20030919A (fi) * 2003-06-19 2004-12-20 Avantone Oy Menetelmä ja laitteisto elektronisen ohutkalvokomponentin valmistamiseksi sekä elektroninen ohutkalvokomponentti
GB0324189D0 (en) * 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors

Also Published As

Publication number Publication date
TWI364841B (ko) 2012-05-21
DE602006019670D1 (de) 2011-03-03
JP4506605B2 (ja) 2010-07-21
EP1748502A1 (en) 2007-01-31
US7718465B2 (en) 2010-05-18
CN101577312A (zh) 2009-11-11
EP1748502B1 (en) 2011-01-19
JP2007035981A (ja) 2007-02-08
CN101577312B (zh) 2011-09-28
US20090152540A1 (en) 2009-06-18
US20070026554A1 (en) 2007-02-01
TW200707744A (en) 2007-02-16
CN1905131A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
KR20070014971A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7956530B2 (en) Organic electroluminescent display device and method of fabricating the same
JP2008243773A (ja) 電気発光装置、その製造方法、電子機器、薄膜構造体、薄膜形成方法
EP1422766A2 (en) Method of fabrication of electronic devices using microfluidic channels
US20090283000A1 (en) Intaglio printing plate, production method for intaglio printing plate, production method for electronic substrate, and production method for display device
KR20070071011A (ko) 패턴 형성 방법 및 그를 이용한 액정표시소자 제조방법
WO2018090647A1 (zh) 显示基板的制备方法
JP2005354042A (ja) 印刷方式を利用したパターン形成方法
US8413576B2 (en) Method of fabricating a structure
KR100675632B1 (ko) 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법
WO2010008085A1 (en) Screen plate, interlayer insulation film, circuit board, active matrix circuit board, and image display apparatus
US8932041B2 (en) Mold structure, patterning method using the same, and method of fabricating liquid crystal display device
JP2008041729A (ja) Ｔｆｔ、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法
US20040099911A1 (en) Novel electronic device structures including interconnecting microfluidic channels
KR100631016B1 (ko) 인쇄방식에 의한 패턴 형성시 사용되는 인쇄롤의 제조방법및 이를 이용한 패턴 형성방법
US9337245B2 (en) Method of manufacturing organic electroluminescence device
CN100501510C (zh) 基板结构及薄膜图案层的制造方法
KR100631015B1 (ko) 인쇄롤의 제조방법 및 이를 이용한 패턴 형성방법
KR100881231B1 (ko) 인쇄 방법 및 그 장치
KR101123506B1 (ko) 평판표시장치 및 그 제조방법
Rogers et al. Large area, rubber stamped plastic circuits for electronic paper
JP2010135378A (ja) 半導体装置、半導体装置の製造方法、および電子機器
Rogers et al. Rubber stamped plastic circuits for electronic paper
CN111864068A (zh) 一种薄膜晶体管及其制备方法、显示装置
JP2005283688A (ja) 画素制御素子形成基板の製造方法及びその方法によって作られる平面ディスプレイ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right