CN109860207B - 一种阵列基板、其制作方法、显示面板及显示装置 - Google Patents

一种阵列基板、其制作方法、显示面板及显示装置 Download PDF

Info

Publication number
CN109860207B
CN109860207B CN201910145454.0A CN201910145454A CN109860207B CN 109860207 B CN109860207 B CN 109860207B CN 201910145454 A CN201910145454 A CN 201910145454A CN 109860207 B CN109860207 B CN 109860207B
Authority
CN
China
Prior art keywords
layer
substrate
array substrate
line
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910145454.0A
Other languages
English (en)
Other versions
CN109860207A (zh
Inventor
王海涛
王庆贺
汪军
李广耀
张扬
刘军
王东方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910145454.0A priority Critical patent/CN109860207B/zh
Publication of CN109860207A publication Critical patent/CN109860207A/zh
Priority to US16/665,410 priority patent/US11527599B2/en
Application granted granted Critical
Publication of CN109860207B publication Critical patent/CN109860207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种阵列基板、其制作方法、显示面板及显示装置，该阵列基板包括：衬底基板，以及位于所述衬底基板上交叉设置的栅线和数据线，且所述栅线所在层位于所述数据线所在层与所述衬底基板之间，所述阵列基板还包括：位于所述衬底基板与所述栅线所在层之间的缓冲层；所述缓冲层包括多个过孔，所述过孔在所述衬底基板上的正投影覆盖所述栅线和所述数据线的交叉区域在所述衬底基板上的正投影。通过在数据线和栅线的交叉区域处，将缓冲层设置过孔，从而可以去除缓冲层在交叉区域处的异物，避免该异物刺破栅线和数据线之间的绝缘层导致栅线和数据线短路的问题。

Description

一种阵列基板、其制作方法、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法、显示面板及显示装置。
背景技术
目前，在阵列基板的制作过程中，为了防止有源层的制备工艺导致衬底基板上的成分进入有源层，导致有源层的性能下降，因此，在有源层与衬底基板之间设置有缓冲层。
在缓冲层的沉积过程中会存在颗粒物等异物，若该异物位于栅线和数据线的交叉区域内，在后续的制作工艺中，会存在该异物刺穿栅线和数据线之间的膜层，导致栅线和数据线短路，从而无法实现正常显示。
因此，如何避免栅线和数据线在交叉区域内短路是本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种阵列基板、其制作方法、显示面板及显示装置，用以解决相关技术中缓冲层沉积的过程中产生异物导致栅线和数据线在交叉区域内产生短路的问题。
第一方面，本发明实施例提供了一种阵列基板，包括衬底基板，以及位于所述衬底基板上交叉设置的栅线和数据线，且所述栅线所在层位于所述数据线所在层与所述衬底基板之间；所述阵列基板还包括：位于所述衬底基板与所述栅线所在层之间的缓冲层；
所述缓冲层包括多个过孔，所述过孔在所述衬底基板上的正投影覆盖所述栅线和所述数据线的交叉区域在所述衬底基板上的正投影。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述阵列基板还包括：位于所述过孔内的填充部，且所述填充部位于所述栅线背离所述衬底基板的一侧；
所述填充部背离所述衬底基板一侧的平面与所述缓冲层背离所述衬底基板一侧的平面齐平。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述阵列基板还包括：位于所述栅线所在层与所述数据线所在层之间的层间介质层。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，在所述交叉区域内，所述层间介质层包括与所述过孔对应设置的第一凹槽，所述数据线位于所述第一凹槽内；
所述过孔在所述衬底基板上的正投影覆盖所述第一凹槽在所述衬底基板上的正投影。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，在除所述交叉区域外，所述阵列基板还包括：位于所述缓冲层与所述栅线所在层之间的有源层。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述层间介质层包括与所述有源层对应设置的第二凹槽；
与所述数据线同层设置的源漏电极位于所述第二凹槽内。
第二方面，本发明实施例还提供了一种阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上与预设的栅线和数据线的交叉区域处形成过孔；
在所述缓冲层上依次形成栅线和数据线。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，在所述缓冲层上与预设的栅线和数据的交叉区域处形成过孔，具体包括：
利用第一掩膜版进行曝光显影在所述缓冲层上形成过孔。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述方法还包括：
在形成所述栅线之后，利用第二掩膜版形成填充所述过孔的填充部。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述第一掩膜版与所述第二掩膜版为同一掩膜版。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板的制作方法中，所述方法还包括：
在所述栅线所在层背离所述衬底基板的一侧形成层间介质层；
在所述层间介质层上形成与所述过孔对应的第一凹槽，与有源层对应的第二凹槽。
第三方面，本发明实施例还提供了一种显示面板，该显示面板包括第一方面任一实施例所述的阵列基板。
第四方面，本发明实施例还提供了一种显示装置，该显示装置包括第三方面实施例提供的显示面板。
本发明有益效果如下：
本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，该阵列基板包括：衬底基板，以及位于所述衬底基板上交叉设置的栅线和数据线，且所述栅线所在层位于所述数据线所在层与所述衬底基板之间，所述阵列基板还包括：位于所述衬底基板与所述栅线所在层之间的缓冲层；所述缓冲层包括多个过孔，所述过孔在所述衬底基板上的正投影覆盖所述栅线和所述数据线的交叉区域在所述衬底基板上的正投影。通过在数据线和栅线的交叉区域处，将缓冲层设置过孔，从而可以去除缓冲层在交叉区域处的异物，避免该异物刺破栅线和数据线之间的绝缘层导致栅线和数据线短路的问题。
附图说明
图1相关技术中阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的平面结构示意图；
图3为本发明实施例提供的阵列基板沿数据线延伸方向的剖面结构示意图之一；
图4为本发明实施例提供的阵列基板沿数据线延伸方向的剖面结构示意图之二；
图5a-5f为本发明实施例提供的阵列基板的制作过程的结构示意图；
图6为本发明实施例提供的显示装置的结构示意图。
具体实施方式
相关技术中的阵列基板，如图1所示，包括衬底基板01，位于衬底基板01上的缓冲层02，在制作缓冲层02的过程中，异物A同时沉积到了栅线03和数据线05的交叉区域，刺穿层间介质层04，使得栅线03和数据线05短路，影响了阵列基板的正常显示。
针对相关技术中的阵列基板存在的上述问题，本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置。为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各部件的形状和大小不反应真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种阵列基板，如图2和图3所示，该阵列基板包括：衬底基板1，以及位于衬底基板1上交叉设置的栅线3和数据线5，且栅线3所在层位于数据线5所在层与衬底基板之间；阵列基板还包括：位于衬底基板1与栅线3所在层之间的缓冲层2；
缓冲层2包括多个过孔21，过孔21在衬底基板1上的正投影覆盖栅线3和数据线5的交叉区域在衬底基板1上的正投影。
具体地，在本发明实施例提供的阵列基板中，通过在数据线和栅线的交叉区域处，将缓冲层设置过孔，从而可以去除缓冲层在交叉区域处的异物，避免该异物刺破栅线和数据线之间的绝缘层导致栅线和数据线短路的问题。
可选地，在本发明实施例提供的阵列基板中，如图2和图3所示，阵列基板还包括：位于过孔21内的填充部6，且填充部6位于栅线3背离衬底基板1的一侧；
填充部6背离衬底基板1一侧的平面与缓冲层2背离衬底基板1一侧的平面齐平。
具体地，在本发明实施例提供的阵列基板中，该填充部的设置可以使数据线制作在一个平面上，避免了如图1所示的相关技术中数据线05的凸起位置C容易产生断线的问题。
可选地，在本发明实施例提供的阵列基板中，如图3所示，阵列基板还包括：位于栅线3所在层与数据线5所在层之间的层间介质层4。
其中，该层间介质层可以采用二氧化硅、氮化硅、高分子材料或气凝胶等。
可选地，在本发明实施例提供的阵列基板中，如图4所示，在交叉区域内，层间介质层4包括与过孔对应设置的第一凹槽，数据线4位于第一凹槽内；
过孔在衬底基板1上的正投影覆盖第一凹槽在衬底基板1上的正投影。
具体地，在本发明实施例提供的阵列基板中，相关技术中，如图1所示，在制作层间介质层04时，也会在数据线05与栅线03的交叉区域内存在异物B，该异物B也会导致栅线03和数据线05出现短路，因此，如图4所示，本发明实施例中的层间介质层4在交叉区域内设置第一凹槽可有效防止异物使数据线和栅线在交叉区域内出现短路。
可选地，在本发明实施例提供的阵列基板中，在除交叉区域外，阵列基板还包括：位于缓冲层与栅线所在层之间的有源层。
其中，与数据线同层设置的源漏电极与有源层电连接。
可选地，在本发明实施例提供的阵列基板中，层间介质层包括与有源层对应设置的第二凹槽；
与数据线同层设置的源漏电极位于第二凹槽内。
具体地，在本发明实施例提供的阵列基板中，该第二凹槽的设置，可以减少源漏电极与有源层之间的距离，便于源漏电极与有源层进行搭接。
下面针对图4中所示的阵列基板的结构，对阵列基板的制作过程进行描述，具体如下：
(1)提供一衬底基板1，并在该衬底基板1上形成缓冲层2，如图5a所示；
(2)通过第一掩膜版对该缓冲层2进行曝光显影，在预设的交叉区域内形成过孔21，如图5b所示；
需要说明的是，该缓冲层在交叉区域内形成的也可以是凹槽，即不将缓冲层刻蚀透，但是由于缓冲层较薄，对工艺要求比较高。
(3)沉积有源层，并形成有源层图形，再形成栅极绝缘层，在图中未具体示出；
(4)沉积栅线所在的层，通过曝光显影等工艺形成栅线3的图形，如图5c所示；
其中，该栅线所在层的材料可以为铜或者铝。
(5)通过第二掩膜版在过孔所在区域内形成填充部6，对形成栅线3后的过孔进行填充，如图5d所示；其中，第二掩膜版可以与第一掩膜版为同一掩膜版；
(6)形成层间介质层4，如图5e所示；
(7)在层间介质层4上形成与过孔对应的第一凹槽41，与有源层对应的第二凹槽(第二凹槽在图中未具体示出)，如图5f所示；
(8)在层间介质层4上形成数据线5及源漏电极的图形(源漏电极在图中未具体示出)，如图4所示。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制作方法，包括：
提供一衬底基板；
在衬底基板上形成缓冲层；
在缓冲层上与预设的栅线和数据线的交叉区域处形成过孔；
在缓冲层上依次形成栅线和数据线。
可选地，在本发明实施例提供的阵列基板的制作方法中，在缓冲层上与预设的栅线和数据的交叉区域处形成过孔，具体包括：
利用第一掩膜版进行曝光显影在缓冲层上形成过孔。
可选地，在本发明实施例提供的阵列基板的制作方法中，方法还包括：
在形成栅线之后，利用第二掩膜版形成填充过孔的填充部。
可选地，在本发明实施例提供的阵列基板的制作方法中，第一掩膜版与第二掩膜版为同一掩膜版。
可选地，在本发明实施例提供的阵列基板的制作方法中，方法还包括：
在栅线所在层背离衬底基板的一侧形成层间介质层；
在层间介质层上形成与过孔对应的第一凹槽，与有源层对应的第二凹槽。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括上述任一实施例提供的阵列基板。
基于同一发明构思，如图6所示，本发明实施例还提供了一种显示装置，包括上述任一实施例提供的显示面板。
由于该显示面板及显示装置解决问题的原理与前述一种阵列基板相似，因此该显示面板及显示装置的实施可以参见前述阵列基板的实施，重复之处不再赘述。
其中，该显示装置适用于有机电致发光显示器、无机电致发光显示器、有源矩阵有机发光二极管显示器(Active Matrix/Organic Light Emitting Diode，AMOLED)等多种类型的显示器。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，在此不作限定。
本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，该阵列基板包括：衬底基板，以及位于所述衬底基板上交叉设置的栅线和数据线，且所述栅线所在层位于所述数据线所在层与所述衬底基板之间，所述阵列基板还包括：位于所述衬底基板与所述栅线所在层之间的缓冲层；所述缓冲层包括多个过孔，所述过孔在所述衬底基板上的正投影覆盖所述栅线和所述数据线的交叉区域在所述衬底基板上的正投影。通过在数据线和栅线的交叉区域处，将缓冲层设置过孔，从而可以去除缓冲层在交叉区域处的异物，避免该异物刺破栅线和数据线之间的绝缘层导致栅线和数据线短路的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种阵列基板，包括衬底基板，以及位于所述衬底基板上交叉设置的栅线和数据线，且所述栅线所在层位于所述数据线所在层与所述衬底基板之间，其特征在于，所述阵列基板还包括：位于所述衬底基板与所述栅线所在层之间的缓冲层；
所述缓冲层包括多个过孔，所述过孔在所述衬底基板上的正投影覆盖所述栅线和所述数据线的交叉区域在所述衬底基板上的正投影；
还包括：位于所述过孔内的填充部，且所述填充部位于所述栅线背离所述衬底基板的一侧；
所述填充部背离所述衬底基板一侧的平面与所述缓冲层背离所述衬底基板一侧的平面齐平；
所述阵列基板还包括：位于所述栅线所在层与所述数据线所在层之间的层间介质层，所述层间介质层朝向所述栅线的一侧表面中，正对于所述过孔的部位与正对于所述过孔之外的部位位于同一平面；
在除所述交叉区域外，所述阵列基板还包括：位于所述缓冲层与所述栅线所在层之间的有源层；
所述层间介质层包括与所述有源层对应设置的第二凹槽；
与所述数据线同层设置的源漏电极位于所述第二凹槽内。
2.如权利要求1所述的阵列基板，其特征在于，在所述交叉区域内，所述层间介质层包括与所述过孔对应设置的第一凹槽，所述数据线位于所述第一凹槽内；
所述过孔在所述衬底基板上的正投影覆盖所述第一凹槽在所述衬底基板上的正投影。
3.一种如权利要求1或2所述的阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上与预设的栅线和数据线的交叉区域处形成过孔；
在所述缓冲层上依次形成栅线和数据线；
在所述缓冲层上与预设的栅线和数据的交叉区域处形成过孔，具体包括：
利用第一掩膜版进行曝光显影在所述缓冲层上形成过孔；
所述方法还包括：
在形成所述栅线之后，利用第二掩膜版形成填充所述过孔的填充部；
所述方法还包括：
在所述栅线所在层背离所述衬底基板的一侧形成层间介质层，所述层间介质层朝向所述栅线的一侧表面中，正对于所述过孔的部位与正对于所述过孔之外的部位位于同一平面；
在所述层间介质层上形成与所述过孔对应的第一凹槽，与有源层对应的第二凹槽。
4.如权利要求3所述的阵列基板的制作方法，其特征在于，所述第一掩膜版与所述第二掩膜版为同一掩膜版。
5.一种显示面板，其特征在于，包括如权利要求1或2所述的阵列基板。
6.一种显示装置，其特征在于，包括如权利要求5所述的显示面板。
CN201910145454.0A 2019-02-27 2019-02-27 一种阵列基板、其制作方法、显示面板及显示装置 Active CN109860207B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910145454.0A CN109860207B (zh) 2019-02-27 2019-02-27 一种阵列基板、其制作方法、显示面板及显示装置
US16/665,410 US11527599B2 (en) 2019-02-27 2019-10-28 Array substrate, method for fabricating the same display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910145454.0A CN109860207B (zh) 2019-02-27 2019-02-27 一种阵列基板、其制作方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN109860207A CN109860207A (zh) 2019-06-07
CN109860207B true CN109860207B (zh) 2022-07-19

Family

ID=66899176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910145454.0A Active CN109860207B (zh) 2019-02-27 2019-02-27 一种阵列基板、其制作方法、显示面板及显示装置

Country Status (2)

Country Link
US (1) US11527599B2 (zh)
CN (1) CN109860207B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860207B (zh) * 2019-02-27 2022-07-19 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN110518024B (zh) * 2019-10-11 2022-05-20 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867692A (zh) * 2016-04-14 2016-08-17 京东方科技集团股份有限公司 阵列基板、制造方法以及显示面板和电子装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3983019B2 (ja) * 2001-08-24 2007-09-26 シャープ株式会社 埋め込み構造を有する基板の製造方法および表示装置の製造方法
KR100874647B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조 방법
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101085139B1 (ko) * 2004-12-03 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4506605B2 (ja) * 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法
KR100688792B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 평판 표시장치 및 그의 제조방법
KR100759667B1 (ko) * 2006-01-27 2007-09-17 삼성에스디아이 주식회사 평판 표시장치 및 그의 제조방법
US8138075B1 (en) * 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101392208B1 (ko) * 2008-01-22 2014-05-08 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
CN101561602B (zh) * 2008-04-15 2011-07-27 北京京东方光电科技有限公司 液晶显示装置的阵列基板
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
US9190427B2 (en) * 2013-05-30 2015-11-17 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
CN104536207A (zh) 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置
CN205881903U (zh) * 2016-07-21 2017-01-11 京东方科技集团股份有限公司 一种走线结构、阵列基板及显示装置
CN107132687B (zh) 2017-07-07 2020-03-10 京东方科技集团股份有限公司 一种阵列基板及制备方法、液晶显示面板、显示装置
US10333086B2 (en) * 2017-08-21 2019-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel fabrication method and flexible display panel
CN109860207B (zh) * 2019-02-27 2022-07-19 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法、显示面板及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867692A (zh) * 2016-04-14 2016-08-17 京东方科技集团股份有限公司 阵列基板、制造方法以及显示面板和电子装置

Also Published As

Publication number Publication date
US11527599B2 (en) 2022-12-13
US20200273939A1 (en) 2020-08-27
CN109860207A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
CN109103231B (zh) 显示基板及其制造方法、显示装置
US9773853B2 (en) Organic light-emitting diode display with bent substrate
US9709864B2 (en) Array substrate and its manufacturing method and display device
CN109801954B (zh) 阵列基板及其制造方法、显示面板及显示装置
US20190086748A1 (en) Array substrate and display device
CN107146818B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
EP3989288A1 (en) Array substrate, display panel and display apparatus
US11659729B2 (en) Electronic device substrate, manufacturing method and display device
WO2019174297A1 (zh) 阵列基板及其制作方法和显示装置
US10381382B2 (en) Array substrate, method for manufacturing the same and display device
US20200343327A1 (en) Display substrate, manufacturing method thereof, corresponding display panel and encapsulation method for the same
US20170271368A1 (en) Display substrate, manufacturing method for the same, and display device
US10871688B2 (en) Array substrate, manufacturing method thereof, and display device
CN108831914B (zh) 一种有机发光显示面板、其制作方法及显示装置
US11158689B2 (en) Electroluminescent display panel, manufacturing method thereof and display device
CN110890409B (zh) 显示装置及其oled面板、oled面板的制作方法
CN109860207B (zh) 一种阵列基板、其制作方法、显示面板及显示装置
CN109283758B (zh) 阵列基板及其制作方法、显示装置
US11133488B2 (en) Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area
CN109449186B (zh) Oled显示基板母板及其制作方法、和oled显示装置
CN107422543B (zh) 一种显示面板及其制备方法、显示装置
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
US10818798B2 (en) Display panel, array substrate, thin film transistor and method for manufacturing the same
CN109728002B (zh) 显示基板、显示装置和显示基板的制造方法
CN110148618B (zh) 一种显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant