JP3983019B2 - 埋め込み構造を有する基板の製造方法および表示装置の製造方法 - Google Patents
埋め込み構造を有する基板の製造方法および表示装置の製造方法 Download PDFInfo
- Publication number
- JP3983019B2 JP3983019B2 JP2001255353A JP2001255353A JP3983019B2 JP 3983019 B2 JP3983019 B2 JP 3983019B2 JP 2001255353 A JP2001255353 A JP 2001255353A JP 2001255353 A JP2001255353 A JP 2001255353A JP 3983019 B2 JP3983019 B2 JP 3983019B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- substrate
- groove
- etching
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000005530 etching Methods 0.000 claims description 111
- 239000011521 glass Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 47
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 42
- 239000011159 matrix material Substances 0.000 claims description 42
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 13
- 239000002253 acid Substances 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000006884 silylation reaction Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000004381 surface treatment Methods 0.000 claims description 4
- 239000003513 alkali Substances 0.000 claims description 3
- 239000005361 soda-lime glass Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000000243 solution Substances 0.000 description 35
- 239000010410 layer Substances 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 230000002159 abnormal effect Effects 0.000 description 15
- 150000003839 salts Chemical class 0.000 description 15
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 10
- 239000007769 metal material Substances 0.000 description 9
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- -1 ITO Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Description
【０００１】
【発明の属する技術分野】
本発明は、配線、ブラックマトリクス（遮光膜）あるいは導波路として機能する埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置や有機ＥＬ表示装置などの薄型表示装置の開発が進められ、その高精細化あるいは大画面化が進んでいる。これらの薄型表示装置には種々の駆動方式のものがあるが、表示品位に優れたものは、アクティブマトリクス駆動されるものが多い。
【０００３】
アクティブマトリクス駆動の表示装置は、絵素ごとにアクティブ素子（例えばＴＦＴやＭＩＭ）を有し、このアクティブ素子を介して、絵素の光学的な状態を変化させている。アクティブ素子はガラス基板上に形成され、アクティブ素子は走査線および信号線に接続されている。例えば、マトリクス状に配置された絵素ごとに設けられたＴＦＴのそれぞれは、互いに交差するゲート線（走査線）およびソース線（信号線）に接続されている。
【０００４】
このように、表面にアクティブ素子が形成されたガラス基板（「アクティブマトリクス基板」と呼ばれることもある。）は、一般に、走査線と信号線とが互いに交差した構造を有する。例えば、走査線の上を信号線が乗り越えるように形成される。この際、走査線と信号線との間に絶縁層が形成されているものの、信号線は、走査線によって形成される段差を乗り越えることになる。
【０００５】
従って、走査線によって形成される段差によって信号線が分断されないようにするため、あるいは、液晶表示装置においては基板表面に形成される段差による液晶分子の配向の乱れを抑制するために、段差を低く形成するあるいは段差を緩やかにする必要がある。一方、走査線や信号線が所定の電気信号を伝導するためには、抵抗が十分に低いことが要求される。これらの条件を満足させるために、従来のアクティブマトリクス基板においては、段差による断線を抑制するために配線の厚さを制限（例えば０．３μｍ以下）し、十分に低い抵抗値が得られるような幅の配線を形成していた。さらに、配線の側面をテーパ状に形成することもなされていた。
【０００６】
このように、従来は、厚さが制限された状況のもとで、所望の抵抗値が得られるように配線の幅を調整していた。すなわち、配線の設計の自由度が低く、例えば透過型液晶表示装置においては、所望の条件を満足する配線を実現するために開口率を犠牲にせざるを得なかった。このような配線構造によって開口率が制限されるという問題は、１０型を超える表示装置で既に現れている。
【０００７】
透過型液晶表示装置の開口率が低くなると、表示輝度の低下あるいは消費電力の増大を招くので、透過型表示装置の高性能化のために、線幅が狭くかつ十分に低い抵抗値を有する配線構造の実現が望まれている。
【０００８】
【発明が解決しようとする課題】
上述の問題を解決するための方法として、基板の表面に形成された溝内に従来よりも厚い配線を形成することによって、基板の表面に形成される段差を抑制するとともに、十分に低い抵抗値を有する配線（「埋め込み配線」ということがある。）を実現する方法が考えられている（例えば、特開平４−１７０５１９号公報）。
【０００９】
しかしながら、上記特開平４−１７０５１９号公報に、ガラス基板の表面に溝を形成する具体的な方法が記載されていないことに象徴されるように、ガラス基板の表面に埋め込み配線を形成する技術は未だに確立されていない。本発明者の検討によると、例えば、従来のフッ酸とフッ化アンモニウム系のエッチング液を用いてガラス基板をウェットエッチすると、エッチングされた表面が不均一（白濁したように観察される）となったり、十分なエッチング速度が得られなかったり、さらには、異常なサイドエッチによって溝の幅が必要以上に広くなるなどの問題があった。
【００１０】
本発明は、上記諸点に鑑みてなされたものであり、上述のガラス基板上に形成され埋め込み配線に代表されるような埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による埋め込み構造を有する基板の製造方法は、主面を有するガラス基板を用意する工程と、前記ガラス基板の前記主面にウェットエッチング法を用いて溝を形成する工程と、前記溝内に第１材料を堆積し、前記主面と略面一の表面を有する埋め込み構造を形成する工程とを包含し、前記溝を形成する工程は、フッ酸と、フッ化アンモニウムと、塩酸または臭酸とを含むエッチング液を用いて実行されることを特徴とし、そのことによって上記目的が達成される。
【００１２】
前記溝の深さをｄ、前記溝の側壁部の曲率半径をｒとしたとき、ｄ≧ｒの関係にある溝を形成することができる。また、溝の深さｄを０．５μｍ以上とすることができる。
【００１３】
前記ガラス基板は、酸化ケイ素を主成分とし、酸化ケイ素以外の金属酸化物を含んでよい。前記ガラス基板は、無アルカリガラスであってよく、ソーダライムガラスであってもよい。
【００１４】
前記溝を形成する工程は、前記主面の前記溝が形成される領域を露出するエッチングマスクを形成する工程を包含し、前記埋め込み構造を形成する工程は、前記エッチングマスクを用いて、前記主面の前記溝以外の領域に堆積された前記第１材料をリフトオフ法で除去する工程を包含する構成とすることができる。
【００１５】
前記エッチングマスクを形成する工程の前に、前記主面と前記エッチングマスクとの密着性を向上させるために表面処理を前記主面に施す工程を包含することが好ましい。
【００１６】
好ましい実施形態において、前記エッチングマスクはフォトレジスト層であって、前記表面処理はシリル化処理である。
【００１７】
前記第１材料の堆積はスパッタ法で実行され得る。
【００１８】
前記第１材料は導電性材料であって、前記埋め込み構造は配線であってよく、あるいは、前記第１材料は遮光性材料であって、前記埋め込み構造はブラックマトリクスであってもよい。
【００１９】
また、前記第１材料は透光性材料であって、前記埋め込み構造は導波路であってもよい。
【００２０】
本発明による表示装置の製造方法は、アクティブマトリクス基板と、表示媒体層とを備える表示装置の製造方法であって、前記アクティブマトリクス基板を作製する工程は、導電性材料または遮光性材料を用いて、上記埋め込み構造を有する基板の製造方法を用いて実行されることを特徴とし、そのことによって上記目的が達成される。
【００２１】
前記埋め込み構造はゲート線であって、前記アクティブマトリクス基板を作製する工程は、前記ゲート線上に、逆スタッガ型ＴＦＴを作製する工程を包含してもよい。
【００２２】
あるいは、前記埋め込み構造はソース線であって、前記アクティブマトリクス基板を作製する工程は、前記ソース線上に、スタッガ型ＴＦＴを作製する工程を包含してもよい。
【００２３】
本発明による埋め込み構造を有する基板は、主面に形成された溝を有するガラス基板と、前記溝内に堆積された第１材料から形成され、前記主面と略面一の表面を有する埋め込み構造を有し、前記溝の深さをｄ、前記溝の側壁部の曲率半径をｒとしたときｄ≧ｒの関係にあり、そのことによって上記目的が達成される。また、前記溝の内面の粗度が前記溝の深さｄの１０分の１以下であることが好ましい。これを超える粗度になると、配線層間絶縁耐圧の低下、配線間リーク電流の増加、配線の断線などの問題が生じることが実験的に確認されている。このような基板は、例えば上記のいずれかの製造方法によって形成され得る。
【００２４】
前記第１材料は導電性材料であって、前記埋め込み構造は配線であってよく、あるいは、前記第１材料は遮光性材料であって、前記埋め込み構造はブラックマトリクスであってもよい。
【００２５】
あるいは、前記第１材料は透光性材料であって、前記埋め込み構造は導波路であってもよい。
【００２６】
本発明による表示装置は、導電性材料または遮光性材料を用いて形成された埋め込み構造を有するアクティブマトリクス基板と、表示媒体層とを備えることを特徴とし、そのことによって上記目的が達成される。
【００２７】
前記埋め込み構造はゲート線であって、前記アクティブマトリクス基板は、前記ゲート線上に形成された逆スタッガ型ＴＦＴを有してもよい。
【００２８】
前記埋め込み構造はソース線であって、前記アクティブマトリクス基板は、前記ソース線上に形成されたスタッガ型ＴＦＴを有してもよい。
【００２９】
【発明の実施の形態】
本発明の埋め込み構造の形成には、ガラスを均一に且つ十分な速度でエッチングできるエッチング液を使用することが重要であり、フッ酸と、フッ化アンモニウムと、塩酸（ＨＣｌ）または臭酸（ＨＢｒ）とを含むエッチング液を用いることによって達成できる。
【００３０】
まず、フッ酸（ＨＦ）とフッ化アンモニウム（ＮＨ4Ｆ）とを含む従来のエッチング液（「ＨＦ＋ＮＨ4Ｆ系エッチング液」または「緩衝フッ酸系エッチング液」ということもある。）でガラスをエッチングした場合に発生する問題を説明する。なお、従来、ガラスのエッチングにフッ酸系エッチング液が用いられることもあったが、エッチング液中にフッ酸の濃度分布が形成されやすく、その結果エッチングが不均一となるため、緩衝作用を有するＨＦ＋ＮＨ4Ｆ系エッチング液が広く利用されている。
【００３１】
ＨＦ＋ＮＨ4Ｆ系エッチング液は、ガラス（ケイ酸塩ガラス）に一般的に含まれているケイ素以外の金属元素（例えば、Ａｌ、Ｂａ、Ｃａ、Ｍｇ）と反応し、金属塩を生成する。この金属塩のなかには、エッチング液（水溶液）に難溶性のもの（例えば、Ｂａ塩）があり、難溶性の金属塩がエッチング面（エッチングされている表面）に生成されたり、あるいは、エッチング液中に不純物粒子（パーティクル）として浮遊していた金属塩がエッチング面に付着すると、金属塩で覆われた部分のエッチング面はエッチングされなくなるために、エッチング面の粗度が大きくなる。
【００３２】
また、難溶性の金属塩の粒子は、エッチング浴中でエッチング液を循環させるための流路に設けたフィルタにつまり、エッチング液の均一な循環を妨げるので、例えば対角が１０インチを超える大型のガラス基板を均一にエッチングすることが困難になることがある。
【００３３】
本発明者の検討によると、ＨＦ＋ＮＨ4Ｆ系エッチング液に塩酸を添加すると、酸化ケイ素およびケイ素以外の金属の塩の溶解が増す。この塩酸の添加効果を次に説明する。なお、ガラス基板としてソーダライムガラスを用いた例を示すが、無アルカリガラスについても同様に適用できる。
【００３４】
エッチング液（フッ酸：フッ化アンモニウム＝１：３（ｍｏｌ／ｋｇ単位）の混合液）に塩酸を添加することによって、金属塩の溶解性が増大し、その結果、エッチング面の粗度は減少する。しかしながら、塩酸の添加量が多くなりすぎると、再び粗度が増大する傾向になる。従って、金属塩を十分に溶解し、且つ、エッチング面の粗度が大きくなり過ぎないように、塩酸の添加量を調整することが好ましい。エッチングするガラスの組成にも依存するが、塩酸の添加量は、３ｍｏｌ／ｋｇ以上５ｍｏｌ／ｋｇ以下の範囲にあることが好ましい。
【００３５】
このように、フッ酸と、フッ化アンモニウムと、塩酸とを含むエッチング液を用いることによって、難溶性の金属塩がエッチング面を覆うことが抑制されるので、表面粗度が小さい、具体的にはエッチング深さ（溝の深さｄに対応）の１０分の１以下のエッチング面を形成することができる。
【００３６】
さらに、エッチング液中に浮遊する金属塩粒子の生成を抑制することができるので、エッチング液を均一にガラス基板の供給することが可能となり、例えば１０型を超えるガラス基板を全面に亘って均一にエッチングすることができる。
【００３７】
ＨＦ＋ＮＨ4Ｆ系エッチング液に塩酸を添加することによって、不均一なエッチングの原因となる難溶性の金属塩を溶解できることを説明したが、塩酸に代えて、臭酸を用いても同様の効果を得ることができる。
【００３８】
従来のＨＦ＋ＮＨ4Ｆ系エッチング液を用いてガラス基板に溝を形成すると、図１（ａ）、（ｂ）および（ｃ）を参照しながら説明する下記の問題が発生することがあった。
【００３９】
一般に、ウェットエッチングは等方性エッチングなので、図１（ａ）に示したように、ガラス基板１の表面にエッチングマスク２を形成し、その開口部２ａ内に露出された部分をエッチングすることによって深さｄの溝３を形成すると、理想的には、溝３の側壁部の曲率半径ｒ0は深さｄと等しくなる（ｒ0＝ｄ）。
【００４０】
しかしながら、実際に、ＨＦ＋ＮＨ4Ｆ系エッチング液を用いてエッチングを行うと、図１（ｂ）に示したように、異常なサイドエッチングが起こり、溝３の側壁部の曲率半径ｒ1は溝３の深さｄよりも大きくなる（ｒ1＞ｄ）。この曲率半径ｒ1は、ガラス基板１の表面と溝３の底面との間に形成された側壁部の平均的な曲率半径を示している。このような異常なサイドエッチングは、エッチングマスク２とガラス基板３の表面との間にエッチング液が浸透し、この界面からエッチングが進行することに起因している。従って、図１（ｂ）に模式的に示したように、溝３の側壁部のうちガラス基板３の表面に近いほどその曲率半径ｒ1’が大きくなっている。このように、図１（ａ）に示した理想的な場合に起こるサイドエッチングを越えたサイドエッチングのことを本明細書においては「異常サイドエッチング」と呼ぶことにする。
【００４１】
異常サイドエッチングによって曲率半径ｒ1＞深さｄの側壁部が形成された溝３内に、例えばスパッタ法を用いて金属材料（例えばＡｌ）４を堆積すると、曲率半径ｒ1が大きな表面への堆積速度は、曲率半径が小さな表面への堆積速度よりも速いので、図１（ｃ）に模式的に示したように、異常サイドエッチングが起こった部分に堆積された金属材料４ａは、ガラス基板３の表面より盛り上がる。その結果、金属材料を堆積した後、例えば、フォトリソグラフィプロセスで不要部分を除去しても、異常サイドエッチングが起こった部分に堆積された金属材料４ａによる段差が残る。
【００４２】
上述の異常サイドエッチングは、ＨＦ＋ＮＨ4Ｆ系エッチング液によるガラスのエッチング速度が遅いために、典型的にはフォトレジストで形成されるエッチングマスク２とガラス基板１との界面にエッチング液が侵入するために起こる。
【００４３】
本発明による埋め込み構造の形成方法は、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いるので、従来のＨＦ＋ＮＨ4Ｆ系エッチング液よりもエッチング速度が速くなり、エッチング液がガラス基板１とエッチングマスク２との間に侵入し、そこからのエッチングが進行する前に、所定の深さの溝３を形成することができる。従って、図１（ａ）に示したような曲率半径ｒ0が深さｄに実質的に等しい溝３を形成することができる。図１（ａ）に示したような断面形状の溝３内に金属材料４をスパッタ法で堆積すると、溝３の側面部のうち垂直に近い領域ほど堆積速度が遅いので、ガラス基板１の表面と略面一の表面を有する埋め込み構造が形成される。
【００４４】
上述したように、本発明によるエッチング液を用いると、エッチング面を不均一にする金属塩の生成が抑制され、かつ、十分に速いエッチング速度が得られ、異常サイドエッチングの発生を防止できる。
【００４５】
さらに、異常サイドエッチングは、ガラス基板１の表面とエッチングマスク２との密着性を向上することによっても防止することができる。例えば、エッチングマスク２を形成するためのフォトレジスト層をガラス基板１の表面に形成する前に、ガラス基板１の表面をシリル化することによって、密着性を向上することができる。このとき、シリル化処理によって、ガラス基板１とエッチングマスク２との界面を疎水性（撥水性）にすれば、エッチング液が界面に侵入することを防止し異常サイドエッチングを防止できるだけでなく、側面部のサイドエッチングそのものを抑制することによって、側面部の曲率半径ｒが深さｄよりも小さい（ｒ＜ｄ）断面形状を有する溝３を形成することが可能になる。すなわち、界面を疎水性にすることによって、異方的なエッチングが可能となる。
【００４６】
ガラス基板１の表面とフォトレジストとの密着性を向上するとともに、疎水化できるシリル化剤として、例えば、ＨＭＤＳ（ヘキサメチルジシラザン）を好適に用いることができる。
【００４７】
フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いると、エッチング面の粗度が小さく、且つ、異常サイドエッチングが抑制された断面形状の溝を従来よりも速く形成することが可能になる。上述のエッチング液を用いて形成された溝内に種々の材料を種々の方法で堆積することによって得られる埋め込み構造を用いて、種々の素子を構成することができる。
【００４８】
例えば、上述したように、スパッタ法などを用いて、溝内に導電性材料（金属材料、ＩＴＯや半導体材料など）を堆積することによって、配線を形成することができる。この配線は、ガラス基板の表面と実質的に面一の表面を有するように形成されるので、その上に形成される例えばＴＦＴや他の配線が段差による影響を受けることがない。
【００４９】
また、溝を例えば０．５μｍ以上の深さに形成することが可能なので、従来よりも厚い配線を形成することが可能となり、配線の幅を従来よりも狭くできる。この埋め込み配線は、従来技術の欄で説明した液晶表示装置や有機ＥＬ表示装置などのアクティブマトリクス基板に応用され、開口率の向上や、あるいは配線同士の交差部に形成される容量を低減することができる。
【００５０】
例えば、埋め込み配線でゲート線を形成し、ゲート線上に、逆スタッガ型ＴＦＴを作製してもよいし、埋め込み配線でソース線を形成し、ソース線上に、スタッガ型ＴＦＴを作製してもよい。
【００５１】
あるいは、溝内に遮光性材料を堆積することによって、例えば特開平３−１０７１２８号公報に開示されているような、埋め込み型のブラックマトリクスを形成することができる。
【００５２】
本発明による埋め込み構造の形成方法において、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いると、粗度の小さいエッチング面が形成されるので、エッチング面が光を散乱し白濁したように見えることが無く、表示装置を構成する透明基板（アクティブマトリクス基板やカラーフィルタ基板）として用いても、透過率の低下などの表示品位を低下させることがない。
【００５３】
さらに、本発明によると、特開平３−２９９０３号公報に開示されているように、溝内に透光性材料を堆積することによって、埋め込み型導波路を形成することもできる。本発明によるエッチング液を用いると、粗度の小さいエッチング面が形成されるので、エッチング面が光を散乱することが無く、導波路の損失を増大させることがない。
【００５４】
次に、本発明による埋め込み配線を有するアクティブマトリクス基板の実施形態を図２（ａ）および（ｂ）を参照しながら説明する。図２（ａ）はアクティブマトリクス基板１００の上面図であり、図２（ｂ）は図２（ａ）中のｘ−ｘ’線に沿った断面図である。
【００５５】
アクティブマトリクス基板１００は、ガラス基板１０１に形成された溝１０２内にゲート線１０３が埋め込まれている。フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いて、後述する方法で形成された溝１０２は、側面部の曲率半径ｒ≦溝の深さｄの関係を満足するので、溝１０２内に例えばＡｌをスパッタ法で堆積することによって形成されたゲート線１０３の表面は、ガラス基板１０１の表面と略面一になっている。ガラス基板１０３のほぼ全面を覆うように設けられたゲート絶縁膜１０４上に、ソース線１０５が形成されている。ゲート線１０３はガラス基板１０１に略面一となるように埋め込まれているので、ゲート絶縁膜１０４の表面は実質的に平坦であり、ソース線１０５はゲート絶縁膜１０４の平坦な表面に形成されている。従って、ゲート線１０３との交差部においてソース線１０５が断線する惧れは全くない。この埋め込みゲート線１０３上に、公知の方法で逆スタッガ型のＴＦＴ（不図示）を形成し、さらにその他の構成要素（例えば、絵素電極）を公知の方法で形成することによってアクティブマトリクス基板１００が得られる。
【００５６】
本発明による埋め込み配線を用いることによって、配線の幅を従来よりも狭くできるので、配線の交差部に形成される容量が減少する。さらに、交差部は平坦な構造なので、断線の惧れがなく、交差部の容量をさらに減少させるために、例えば、図２（ｃ）に示したように、ソース線１０５と交差する部分のゲート線１０３の幅を狭くした構成を採用しても良い。
【００５７】
図２を参照しながら、ゲート線１０３を埋め込み配線とした例を説明したが、ゲート１０３に代えて、ソース線１０５を埋め込み配線とし、その上にスタッガ型のＴＦＴを形成してもよい。もちろん、ＴＦＴに限られず、ＭＩＭ素子を形成しても良い。
【００５８】
次に、図３（ａ）から（ｅ）を参照しながら、埋め込みゲート線１０３の形成方法を説明する。
【００５９】
まず、図３（ａ）に示したように、ガラス基板１０１を用意する。このガラス基板１０１の表面にＨＭＤＳ溶液を塗布し、ガラス基板１０１の表面をシリル化することによって、エッチングマスク２０１となるフォトレジスト層との密着性を向上する。また、このシリル化処理によって、エッチングマスク２０１とガラス基板１０１との界面に撥水性が付与されるので、異常サイドエッチングが抑制される。シリル化処理が終わったガラス基板１０１の表面上に、フォトレジスト（例えば、耐酸性を有するノボラック系レジスト）を塗布し、フォトリソグラフィプロセスで開口部２０１ａを有するエッチングマスク２０１を形成する。
【００６０】
次に、図３（ｂ）に示したように、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いて、開口部２０１ａ内に露出されたガラス基板１０１の表面をウェットエッチングする。ここでは、フッ酸：フッ化アンモニウム：塩酸＝１：３：５（ｍｏｌ／ｋｇ単位）の混合溶液を用いて、２５℃でエッチングを行った。このとき、本発明によるエッチング液を用いているので、エッチング速度が速く、且つ、金属塩が生成されず、粗度の小さい均一なエッチング面が得られる。さらに、エッチング速度が速いので側壁部の異常サイドエッチングが抑制されるとともに、シリル化による撥水作用のためにサイドエッチが抑制されるので、側壁部の曲率半径ｒ≦溝の深さｄの関係を満足する溝１０２が形成される。その結果、エッチングマスク２０１の一部２０１ｂが溝１０２内に張り出した状態で残る。
【００６１】
次に、図３（ｃ）に示したように、エッチングマスク２０１の溝１０２内に張り出した部分（張り出し部）２０１ｂを選択的に除去する。張り出し部２０１ｂの除去は、例えば、図３（ｂ）の状態の基板を水（フォトレジストが耐性を有する液体）中で超音波洗浄（２０ｋＨｚ〜１ＭＨｚ）することよって行われる。ガラス基板１０１上に存在するエッチングマスク２０１ｃは、ガラス基板１０１の表面に十分に強固に接着しているので、超音波の印加で剥離することがない。本実施形態では、シリル化処理の効果もあり、エッチングマスク２０１ｃはガラス基板１０１の表面に強固に接着した状態を維持している。
【００６２】
次に、図３（ｄ）に示すように、例えば、スパッタ法を用いて導電性材料１０３’を堆積する。導電性材料１０３’を堆積する厚さは、溝１０２の深さと同程度に調整する。導電性材料１０３’は単一の材料である必要はなく、複数の異なる材料を用いて積層構造としても良い。導電性材料としては、例えば、Ｔｉ，Ａｌ，Ｔａ，Ｍｏなどの金属材料を好適に用いることができる。これらの材料は遮光性を備えているので、ＴＦＴのチャネル領域を遮光する膜としても機能する。なお、導電性材料１０３’の堆積方法は、スパッタ法に限られず、めっき法やＣＶＤ法などでもよい。
【００６３】
次に、公知のレジスト剥離プロセスによって、エッチングマスク２０１ｃを除去する。このとき、エッチングマスク２０１ｃ上に堆積された導電性材料１０３’がエッチングマスク２０１ｃとともに除去（リフトオフ）され、溝１０２内に面一に形成されたゲート配線１０３が形成される。
【００６４】
この後、公知の方法で、ゲート絶縁膜の堆積、およびソース線の形成、ならびに、ＴＦＴなどの形成を経て、図２に示したアクティブマトリクス基板１００が得られる。
【００６５】
なお、上記の例では、リフトオフ法を用いてゲート線１０３のパターニングを行ったが、これに限られない。例えば、溝１０２を形成した後、エッチングマスク２０１を剥離し、その後、導電性材料１０３’を堆積した後、溝１０２内に堆積された導電性材料１０３’だけを選択的に残すように、フォトリソグラフィプロセス（フォトレジスト膜形成、露光、エッチング、レジスト剥離）を用いてゲート配線１０３をパターニングしてもよい。但し、この場合工程数が増える。
【００６６】
理想的な等方性エッチングを実現すると、溝の幅（配線の幅）をＬ、溝の深さをｄ、パターニング幅（エッチングマスクの開口部の幅）をδとすると、Ｌ＝２ｄ＋δの関係が成立する。ここで、ｉ線を用いたフォトリソグラフィの解像限界が１．５μｍ程度で、深さｄが１μｍ程度の溝を形成する場合を考えると、幅Ｌが３．５μｍ程度の溝（配線）を形成することができる。この配線は、３０型程度の高精細液晶表示装置に適用しても、現在使われている配線材料を用いて十分に低い抵抗値を実現できる。従って、従来技術では１０μｍ程度の線幅が必要とされる配線の幅を３．５μｍ程度にまで狭くすることができる。
【００６７】
例えば、上述の埋め込みゲート線の構成を用いて、ゲート線：厚さ１μｍ、幅６μｍ、ソース線：厚さ０．５μｍ、幅４μｍの３０型ＱＸＧＡ（２０４８×１５３６）用のアクティブマトリクス基板を作製すると、従来の構成では６５％程度であった開口率を８３％まで上昇することがき、且つ、従来よりも配線の交差部に形成される容量が減少するので、消費電力を従来構成の約半分まで低減できる。
【００６８】
次に、図４（ａ）および（ｂ）を参照しながら、本発明による埋め込み配線を有するアクティブマトリクス基板を用いて構成された液晶表示装置４００を説明する。図４（ａ）は液晶表示装置４００が備えるアクティブマトリクス基板４２０の上面図であり、図４（ｂ）は図４（ａ）中のａ−ａ’線に対応した液晶表示装置４００の断面図である。
【００６９】
液晶表示装置４００は、互いに対向して配置されたアクティブマトリクス基板４２０および対向基板４４０と、これらの基板間に挟持された液晶層４６０とを備えている。
【００７０】
以下、アクティブマトリクス基板４２０の構成を説明する。アクティブマトリクス基板４２０は、ガラス基板４２０’上において、ゲート絶縁膜４２６を介して互いに交差するように配置されたゲート線４２２およびソース線４２８と、これらの交差部近傍に配置されたＴＦＴ４５０とを有している。
【００７１】
また、アクティブマトリクス基板４２０は、ゲート線４２２と略平行に形成された補助容量配線４３２、ＴＦＴ４５０に接続されたドレイン配線４３０、層間絶縁膜４３４に形成されたコンタクトホールを介してドレイン配線４３０に接続された画素電極４３６などを備えている。さらに、これらの素子や配線が形成された基板４２０’上には、液晶層４６０の液晶分子の配向方向を制御するための配向膜４３８が設けられている。
【００７２】
アクティブマトリクス基板４２０において、ゲート線４２２、ゲート線４２２から延びるゲート電極４２４、および補助容量配線４３２は、ガラス基板４２０’上に形成された溝内に埋め込まれている。これらは、図３に示したアクティブマトリクス基板１００と同様に、ガラス基板４２０’の表面と略面一となるように埋め込まれている。従って、ゲート絶縁膜４２６の表面は実質的に平坦であり、ソース線４２８は、このゲート絶縁膜４２６上に形成されているので、断線するおそれがない。
【００７３】
このように構成されたアクティブマトリクス基板４２０では、ゲート線４２２を介してゲート電極４２４に書きこみタイミング信号が供給され、これによってＴＦＴ４５０がオン状態になったときに、ソース線４２８に付与されたデータ信号に基づいて画素電極４３６に所望の電圧が印加される。なお、補助容量配線４３２、ドレイン配線４３０、これらに挟まれた絶縁膜４２６によって補助容量が形成されている。
【００７４】
一方、対向基板４４０は、ガラス基板４４０’と、ガラス基板４４０’上に形成された対向電極４４２や配向膜４４４などとを備えている。
【００７５】
液晶表示装置４００では、画素電極４３６と対向電極４４２とによって液晶層４６０に所望の電圧が印加され、このようにして液晶層４６０を透過する光を変調させることで画像の表示を行なうことができる。
【００７６】
上記の例では、逆スタッガ型のＴＦＴを有する液晶表示装置のゲート配線などに埋め込み構造を適用したが、スタッガ型ＴＦＴを有する液晶表示装置のソース配線およびドレイン電極に埋め込み構造を適用することができる。
【００７７】
図５に示したスタッガ型ＴＦＴ５５０は、ソース電極５０１およびドレイン電極５０２は、上記の例と同じプロセスを経て、ガラス基板５０３に埋め込まれている。半導体層（例えばアモルファスシリコン層）５０４がソース電極５０１およびドレイン電極５０２にまたがるように形成されている。その上にゲート絶縁層５０５およびゲート電極５０６がこの順で形成されている。また、ソース電極５０１とドレイン電極５０２との間には、半導体層５０４のチャネル領域に光が入射することを防止するための遮光層５０７が形成されている。遮光層５０７は、電気的に絶縁されており、不透明で反射率の低い材料で形成されることが好ましく、黒色のフォトレジスト材料が好ましい。なお、半導体層５０４として耐光性のある材料（例えばポリシリコン）を用いる場合には省略しても良い。
【００７８】
図６を参照しながら、ＴＦＴ５５０の形成方法を説明する。
【００７９】
図６（ａ）に示すように、上述したプロセスと同様の工程を経て、ガラス基板６０１に溝６０２を形成し、フォトレジスト６０３の張り出し部を除去した後、スパッタ方によって、ソース電極および／またはドレイン電極となる金属配線６０４を溝６０２の深さと同程度の厚さになるように堆積する。
【００８０】
図６（ｂ）に示すように、さらにフォトレジスト６０５を塗布し、遮光層を形成する部分をパターニングによって除去する。
【００８１】
次に、図６（ｃ）に示すように、ドライエッチングプロセスによって、遮光層部分の金属配線を除去する。ドライエッチングは、例えば、ＢＣｌ3などの塩素系ガスを用いたＲＩＥ法で行う。
【００８２】
次に、図６（ｄ）に示しように、遮光層部分の金属配線が除去された後、フォトレジスト６０５の上から遮光層材料を塗布する。
【００８３】
次に、レジスト剥離プロセスによって、フォトレジスト６０３および６０５を除去する。フォトレジスト６０３および６０５上の金属配線材料および遮光層材料は、リフトオフされ、溝６０２内に金属配線６０４を分離するように、遮光層６０６が形成される。
【００８４】
このようにして、埋め込みソース電極および埋め込みドレイン電極の間に遮光層６０６が形成される。この埋め込み構造の上面は平坦になっている。
【００８５】
この上に、常法に従って、半導体層５０４、ゲート絶縁層５０５およびゲート電極５０６を形成することによって、図５に示したＴＦＴ５５０を得ることができる。
【００８６】
このようにして形成されたＴＦＴ５５０は、半導体層５０４およびゲート絶縁層５０５が平坦なので、リーク電流が小さく、また不良動作や製造のばらつきが小さい。
【００８７】
勿論、本発明は、例示した液晶表示装置に限られず、有機ＥＬ表示装置など、ガラス基板に配線構造を有する表示装置に広く適用することができる。
【００８８】
【発明の効果】
本発明によると、ガラス基板上に形成され埋め込み配線に代表されるような埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法が提供される。本発明によると、溝の深さをｄ、溝の側壁部の曲率半径をｒとしたとき、ｄ≧ｒの関係にある溝が形成され、ガラス基板の表面と略面一の表面を有する埋め込み構造が形成される。本発明による埋め込み構造は、配線や遮光膜、光導波路として種々の素子に適用される。
【図面の簡単な説明】
【図１】従来のエッチング液による問題点を説明するための図である。
【図２】（ａ）、（ｂ）および（ｃ）は、本発明の実施形態のアクティブマトリクス基板の構造を模式的に示す図である。
【図３】本発明の実施形態のアクティブマトリクス基板の製造方法を説明するための図である。
【図４】本発明による埋め込み配線を有するアクティブマトリクス基板を用いて構成された液晶表示装置４００を示す図であり、（ａ）は液晶表示装置４００が備えるアクティブマトリクス基板４２０の上面図であり、（ｂ）は（ａ）中のａ−ａ’線に対応した断面図である。
【図５】本発明の実施形態のスタッガ型ＴＦＴの断面構造を模式的に示す図である。
【図６】（ａ）〜（ｅ）は、図５に示したスタッガ型ＴＦＴの製造方法を説明するための図である。
【符号の説明】
１ ガラス基板
２ エッチングマスク
２ａ エッチングマスクの開口部
３ 溝
４ 金属材料
４ａ 異常サイドエッチング部上に堆積された金属材料
【発明の属する技術分野】
本発明は、配線、ブラックマトリクス（遮光膜）あるいは導波路として機能する埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置や有機ＥＬ表示装置などの薄型表示装置の開発が進められ、その高精細化あるいは大画面化が進んでいる。これらの薄型表示装置には種々の駆動方式のものがあるが、表示品位に優れたものは、アクティブマトリクス駆動されるものが多い。
【０００３】
アクティブマトリクス駆動の表示装置は、絵素ごとにアクティブ素子（例えばＴＦＴやＭＩＭ）を有し、このアクティブ素子を介して、絵素の光学的な状態を変化させている。アクティブ素子はガラス基板上に形成され、アクティブ素子は走査線および信号線に接続されている。例えば、マトリクス状に配置された絵素ごとに設けられたＴＦＴのそれぞれは、互いに交差するゲート線（走査線）およびソース線（信号線）に接続されている。
【０００４】
このように、表面にアクティブ素子が形成されたガラス基板（「アクティブマトリクス基板」と呼ばれることもある。）は、一般に、走査線と信号線とが互いに交差した構造を有する。例えば、走査線の上を信号線が乗り越えるように形成される。この際、走査線と信号線との間に絶縁層が形成されているものの、信号線は、走査線によって形成される段差を乗り越えることになる。
【０００５】
従って、走査線によって形成される段差によって信号線が分断されないようにするため、あるいは、液晶表示装置においては基板表面に形成される段差による液晶分子の配向の乱れを抑制するために、段差を低く形成するあるいは段差を緩やかにする必要がある。一方、走査線や信号線が所定の電気信号を伝導するためには、抵抗が十分に低いことが要求される。これらの条件を満足させるために、従来のアクティブマトリクス基板においては、段差による断線を抑制するために配線の厚さを制限（例えば０．３μｍ以下）し、十分に低い抵抗値が得られるような幅の配線を形成していた。さらに、配線の側面をテーパ状に形成することもなされていた。
【０００６】
このように、従来は、厚さが制限された状況のもとで、所望の抵抗値が得られるように配線の幅を調整していた。すなわち、配線の設計の自由度が低く、例えば透過型液晶表示装置においては、所望の条件を満足する配線を実現するために開口率を犠牲にせざるを得なかった。このような配線構造によって開口率が制限されるという問題は、１０型を超える表示装置で既に現れている。
【０００７】
透過型液晶表示装置の開口率が低くなると、表示輝度の低下あるいは消費電力の増大を招くので、透過型表示装置の高性能化のために、線幅が狭くかつ十分に低い抵抗値を有する配線構造の実現が望まれている。
【０００８】
【発明が解決しようとする課題】
上述の問題を解決するための方法として、基板の表面に形成された溝内に従来よりも厚い配線を形成することによって、基板の表面に形成される段差を抑制するとともに、十分に低い抵抗値を有する配線（「埋め込み配線」ということがある。）を実現する方法が考えられている（例えば、特開平４−１７０５１９号公報）。
【０００９】
しかしながら、上記特開平４−１７０５１９号公報に、ガラス基板の表面に溝を形成する具体的な方法が記載されていないことに象徴されるように、ガラス基板の表面に埋め込み配線を形成する技術は未だに確立されていない。本発明者の検討によると、例えば、従来のフッ酸とフッ化アンモニウム系のエッチング液を用いてガラス基板をウェットエッチすると、エッチングされた表面が不均一（白濁したように観察される）となったり、十分なエッチング速度が得られなかったり、さらには、異常なサイドエッチによって溝の幅が必要以上に広くなるなどの問題があった。
【００１０】
本発明は、上記諸点に鑑みてなされたものであり、上述のガラス基板上に形成され埋め込み配線に代表されるような埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による埋め込み構造を有する基板の製造方法は、主面を有するガラス基板を用意する工程と、前記ガラス基板の前記主面にウェットエッチング法を用いて溝を形成する工程と、前記溝内に第１材料を堆積し、前記主面と略面一の表面を有する埋め込み構造を形成する工程とを包含し、前記溝を形成する工程は、フッ酸と、フッ化アンモニウムと、塩酸または臭酸とを含むエッチング液を用いて実行されることを特徴とし、そのことによって上記目的が達成される。
【００１２】
前記溝の深さをｄ、前記溝の側壁部の曲率半径をｒとしたとき、ｄ≧ｒの関係にある溝を形成することができる。また、溝の深さｄを０．５μｍ以上とすることができる。
【００１３】
前記ガラス基板は、酸化ケイ素を主成分とし、酸化ケイ素以外の金属酸化物を含んでよい。前記ガラス基板は、無アルカリガラスであってよく、ソーダライムガラスであってもよい。
【００１４】
前記溝を形成する工程は、前記主面の前記溝が形成される領域を露出するエッチングマスクを形成する工程を包含し、前記埋め込み構造を形成する工程は、前記エッチングマスクを用いて、前記主面の前記溝以外の領域に堆積された前記第１材料をリフトオフ法で除去する工程を包含する構成とすることができる。
【００１５】
前記エッチングマスクを形成する工程の前に、前記主面と前記エッチングマスクとの密着性を向上させるために表面処理を前記主面に施す工程を包含することが好ましい。
【００１６】
好ましい実施形態において、前記エッチングマスクはフォトレジスト層であって、前記表面処理はシリル化処理である。
【００１７】
前記第１材料の堆積はスパッタ法で実行され得る。
【００１８】
前記第１材料は導電性材料であって、前記埋め込み構造は配線であってよく、あるいは、前記第１材料は遮光性材料であって、前記埋め込み構造はブラックマトリクスであってもよい。
【００１９】
また、前記第１材料は透光性材料であって、前記埋め込み構造は導波路であってもよい。
【００２０】
本発明による表示装置の製造方法は、アクティブマトリクス基板と、表示媒体層とを備える表示装置の製造方法であって、前記アクティブマトリクス基板を作製する工程は、導電性材料または遮光性材料を用いて、上記埋め込み構造を有する基板の製造方法を用いて実行されることを特徴とし、そのことによって上記目的が達成される。
【００２１】
前記埋め込み構造はゲート線であって、前記アクティブマトリクス基板を作製する工程は、前記ゲート線上に、逆スタッガ型ＴＦＴを作製する工程を包含してもよい。
【００２２】
あるいは、前記埋め込み構造はソース線であって、前記アクティブマトリクス基板を作製する工程は、前記ソース線上に、スタッガ型ＴＦＴを作製する工程を包含してもよい。
【００２３】
本発明による埋め込み構造を有する基板は、主面に形成された溝を有するガラス基板と、前記溝内に堆積された第１材料から形成され、前記主面と略面一の表面を有する埋め込み構造を有し、前記溝の深さをｄ、前記溝の側壁部の曲率半径をｒとしたときｄ≧ｒの関係にあり、そのことによって上記目的が達成される。また、前記溝の内面の粗度が前記溝の深さｄの１０分の１以下であることが好ましい。これを超える粗度になると、配線層間絶縁耐圧の低下、配線間リーク電流の増加、配線の断線などの問題が生じることが実験的に確認されている。このような基板は、例えば上記のいずれかの製造方法によって形成され得る。
【００２４】
前記第１材料は導電性材料であって、前記埋め込み構造は配線であってよく、あるいは、前記第１材料は遮光性材料であって、前記埋め込み構造はブラックマトリクスであってもよい。
【００２５】
あるいは、前記第１材料は透光性材料であって、前記埋め込み構造は導波路であってもよい。
【００２６】
本発明による表示装置は、導電性材料または遮光性材料を用いて形成された埋め込み構造を有するアクティブマトリクス基板と、表示媒体層とを備えることを特徴とし、そのことによって上記目的が達成される。
【００２７】
前記埋め込み構造はゲート線であって、前記アクティブマトリクス基板は、前記ゲート線上に形成された逆スタッガ型ＴＦＴを有してもよい。
【００２８】
前記埋め込み構造はソース線であって、前記アクティブマトリクス基板は、前記ソース線上に形成されたスタッガ型ＴＦＴを有してもよい。
【００２９】
【発明の実施の形態】
本発明の埋め込み構造の形成には、ガラスを均一に且つ十分な速度でエッチングできるエッチング液を使用することが重要であり、フッ酸と、フッ化アンモニウムと、塩酸（ＨＣｌ）または臭酸（ＨＢｒ）とを含むエッチング液を用いることによって達成できる。
【００３０】
まず、フッ酸（ＨＦ）とフッ化アンモニウム（ＮＨ4Ｆ）とを含む従来のエッチング液（「ＨＦ＋ＮＨ4Ｆ系エッチング液」または「緩衝フッ酸系エッチング液」ということもある。）でガラスをエッチングした場合に発生する問題を説明する。なお、従来、ガラスのエッチングにフッ酸系エッチング液が用いられることもあったが、エッチング液中にフッ酸の濃度分布が形成されやすく、その結果エッチングが不均一となるため、緩衝作用を有するＨＦ＋ＮＨ4Ｆ系エッチング液が広く利用されている。
【００３１】
ＨＦ＋ＮＨ4Ｆ系エッチング液は、ガラス（ケイ酸塩ガラス）に一般的に含まれているケイ素以外の金属元素（例えば、Ａｌ、Ｂａ、Ｃａ、Ｍｇ）と反応し、金属塩を生成する。この金属塩のなかには、エッチング液（水溶液）に難溶性のもの（例えば、Ｂａ塩）があり、難溶性の金属塩がエッチング面（エッチングされている表面）に生成されたり、あるいは、エッチング液中に不純物粒子（パーティクル）として浮遊していた金属塩がエッチング面に付着すると、金属塩で覆われた部分のエッチング面はエッチングされなくなるために、エッチング面の粗度が大きくなる。
【００３２】
また、難溶性の金属塩の粒子は、エッチング浴中でエッチング液を循環させるための流路に設けたフィルタにつまり、エッチング液の均一な循環を妨げるので、例えば対角が１０インチを超える大型のガラス基板を均一にエッチングすることが困難になることがある。
【００３３】
本発明者の検討によると、ＨＦ＋ＮＨ4Ｆ系エッチング液に塩酸を添加すると、酸化ケイ素およびケイ素以外の金属の塩の溶解が増す。この塩酸の添加効果を次に説明する。なお、ガラス基板としてソーダライムガラスを用いた例を示すが、無アルカリガラスについても同様に適用できる。
【００３４】
エッチング液（フッ酸：フッ化アンモニウム＝１：３（ｍｏｌ／ｋｇ単位）の混合液）に塩酸を添加することによって、金属塩の溶解性が増大し、その結果、エッチング面の粗度は減少する。しかしながら、塩酸の添加量が多くなりすぎると、再び粗度が増大する傾向になる。従って、金属塩を十分に溶解し、且つ、エッチング面の粗度が大きくなり過ぎないように、塩酸の添加量を調整することが好ましい。エッチングするガラスの組成にも依存するが、塩酸の添加量は、３ｍｏｌ／ｋｇ以上５ｍｏｌ／ｋｇ以下の範囲にあることが好ましい。
【００３５】
このように、フッ酸と、フッ化アンモニウムと、塩酸とを含むエッチング液を用いることによって、難溶性の金属塩がエッチング面を覆うことが抑制されるので、表面粗度が小さい、具体的にはエッチング深さ（溝の深さｄに対応）の１０分の１以下のエッチング面を形成することができる。
【００３６】
さらに、エッチング液中に浮遊する金属塩粒子の生成を抑制することができるので、エッチング液を均一にガラス基板の供給することが可能となり、例えば１０型を超えるガラス基板を全面に亘って均一にエッチングすることができる。
【００３７】
ＨＦ＋ＮＨ4Ｆ系エッチング液に塩酸を添加することによって、不均一なエッチングの原因となる難溶性の金属塩を溶解できることを説明したが、塩酸に代えて、臭酸を用いても同様の効果を得ることができる。
【００３８】
従来のＨＦ＋ＮＨ4Ｆ系エッチング液を用いてガラス基板に溝を形成すると、図１（ａ）、（ｂ）および（ｃ）を参照しながら説明する下記の問題が発生することがあった。
【００３９】
一般に、ウェットエッチングは等方性エッチングなので、図１（ａ）に示したように、ガラス基板１の表面にエッチングマスク２を形成し、その開口部２ａ内に露出された部分をエッチングすることによって深さｄの溝３を形成すると、理想的には、溝３の側壁部の曲率半径ｒ0は深さｄと等しくなる（ｒ0＝ｄ）。
【００４０】
しかしながら、実際に、ＨＦ＋ＮＨ4Ｆ系エッチング液を用いてエッチングを行うと、図１（ｂ）に示したように、異常なサイドエッチングが起こり、溝３の側壁部の曲率半径ｒ1は溝３の深さｄよりも大きくなる（ｒ1＞ｄ）。この曲率半径ｒ1は、ガラス基板１の表面と溝３の底面との間に形成された側壁部の平均的な曲率半径を示している。このような異常なサイドエッチングは、エッチングマスク２とガラス基板３の表面との間にエッチング液が浸透し、この界面からエッチングが進行することに起因している。従って、図１（ｂ）に模式的に示したように、溝３の側壁部のうちガラス基板３の表面に近いほどその曲率半径ｒ1’が大きくなっている。このように、図１（ａ）に示した理想的な場合に起こるサイドエッチングを越えたサイドエッチングのことを本明細書においては「異常サイドエッチング」と呼ぶことにする。
【００４１】
異常サイドエッチングによって曲率半径ｒ1＞深さｄの側壁部が形成された溝３内に、例えばスパッタ法を用いて金属材料（例えばＡｌ）４を堆積すると、曲率半径ｒ1が大きな表面への堆積速度は、曲率半径が小さな表面への堆積速度よりも速いので、図１（ｃ）に模式的に示したように、異常サイドエッチングが起こった部分に堆積された金属材料４ａは、ガラス基板３の表面より盛り上がる。その結果、金属材料を堆積した後、例えば、フォトリソグラフィプロセスで不要部分を除去しても、異常サイドエッチングが起こった部分に堆積された金属材料４ａによる段差が残る。
【００４２】
上述の異常サイドエッチングは、ＨＦ＋ＮＨ4Ｆ系エッチング液によるガラスのエッチング速度が遅いために、典型的にはフォトレジストで形成されるエッチングマスク２とガラス基板１との界面にエッチング液が侵入するために起こる。
【００４３】
本発明による埋め込み構造の形成方法は、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いるので、従来のＨＦ＋ＮＨ4Ｆ系エッチング液よりもエッチング速度が速くなり、エッチング液がガラス基板１とエッチングマスク２との間に侵入し、そこからのエッチングが進行する前に、所定の深さの溝３を形成することができる。従って、図１（ａ）に示したような曲率半径ｒ0が深さｄに実質的に等しい溝３を形成することができる。図１（ａ）に示したような断面形状の溝３内に金属材料４をスパッタ法で堆積すると、溝３の側面部のうち垂直に近い領域ほど堆積速度が遅いので、ガラス基板１の表面と略面一の表面を有する埋め込み構造が形成される。
【００４４】
上述したように、本発明によるエッチング液を用いると、エッチング面を不均一にする金属塩の生成が抑制され、かつ、十分に速いエッチング速度が得られ、異常サイドエッチングの発生を防止できる。
【００４５】
さらに、異常サイドエッチングは、ガラス基板１の表面とエッチングマスク２との密着性を向上することによっても防止することができる。例えば、エッチングマスク２を形成するためのフォトレジスト層をガラス基板１の表面に形成する前に、ガラス基板１の表面をシリル化することによって、密着性を向上することができる。このとき、シリル化処理によって、ガラス基板１とエッチングマスク２との界面を疎水性（撥水性）にすれば、エッチング液が界面に侵入することを防止し異常サイドエッチングを防止できるだけでなく、側面部のサイドエッチングそのものを抑制することによって、側面部の曲率半径ｒが深さｄよりも小さい（ｒ＜ｄ）断面形状を有する溝３を形成することが可能になる。すなわち、界面を疎水性にすることによって、異方的なエッチングが可能となる。
【００４６】
ガラス基板１の表面とフォトレジストとの密着性を向上するとともに、疎水化できるシリル化剤として、例えば、ＨＭＤＳ（ヘキサメチルジシラザン）を好適に用いることができる。
【００４７】
フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いると、エッチング面の粗度が小さく、且つ、異常サイドエッチングが抑制された断面形状の溝を従来よりも速く形成することが可能になる。上述のエッチング液を用いて形成された溝内に種々の材料を種々の方法で堆積することによって得られる埋め込み構造を用いて、種々の素子を構成することができる。
【００４８】
例えば、上述したように、スパッタ法などを用いて、溝内に導電性材料（金属材料、ＩＴＯや半導体材料など）を堆積することによって、配線を形成することができる。この配線は、ガラス基板の表面と実質的に面一の表面を有するように形成されるので、その上に形成される例えばＴＦＴや他の配線が段差による影響を受けることがない。
【００４９】
また、溝を例えば０．５μｍ以上の深さに形成することが可能なので、従来よりも厚い配線を形成することが可能となり、配線の幅を従来よりも狭くできる。この埋め込み配線は、従来技術の欄で説明した液晶表示装置や有機ＥＬ表示装置などのアクティブマトリクス基板に応用され、開口率の向上や、あるいは配線同士の交差部に形成される容量を低減することができる。
【００５０】
例えば、埋め込み配線でゲート線を形成し、ゲート線上に、逆スタッガ型ＴＦＴを作製してもよいし、埋め込み配線でソース線を形成し、ソース線上に、スタッガ型ＴＦＴを作製してもよい。
【００５１】
あるいは、溝内に遮光性材料を堆積することによって、例えば特開平３−１０７１２８号公報に開示されているような、埋め込み型のブラックマトリクスを形成することができる。
【００５２】
本発明による埋め込み構造の形成方法において、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いると、粗度の小さいエッチング面が形成されるので、エッチング面が光を散乱し白濁したように見えることが無く、表示装置を構成する透明基板（アクティブマトリクス基板やカラーフィルタ基板）として用いても、透過率の低下などの表示品位を低下させることがない。
【００５３】
さらに、本発明によると、特開平３−２９９０３号公報に開示されているように、溝内に透光性材料を堆積することによって、埋め込み型導波路を形成することもできる。本発明によるエッチング液を用いると、粗度の小さいエッチング面が形成されるので、エッチング面が光を散乱することが無く、導波路の損失を増大させることがない。
【００５４】
次に、本発明による埋め込み配線を有するアクティブマトリクス基板の実施形態を図２（ａ）および（ｂ）を参照しながら説明する。図２（ａ）はアクティブマトリクス基板１００の上面図であり、図２（ｂ）は図２（ａ）中のｘ−ｘ’線に沿った断面図である。
【００５５】
アクティブマトリクス基板１００は、ガラス基板１０１に形成された溝１０２内にゲート線１０３が埋め込まれている。フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いて、後述する方法で形成された溝１０２は、側面部の曲率半径ｒ≦溝の深さｄの関係を満足するので、溝１０２内に例えばＡｌをスパッタ法で堆積することによって形成されたゲート線１０３の表面は、ガラス基板１０１の表面と略面一になっている。ガラス基板１０３のほぼ全面を覆うように設けられたゲート絶縁膜１０４上に、ソース線１０５が形成されている。ゲート線１０３はガラス基板１０１に略面一となるように埋め込まれているので、ゲート絶縁膜１０４の表面は実質的に平坦であり、ソース線１０５はゲート絶縁膜１０４の平坦な表面に形成されている。従って、ゲート線１０３との交差部においてソース線１０５が断線する惧れは全くない。この埋め込みゲート線１０３上に、公知の方法で逆スタッガ型のＴＦＴ（不図示）を形成し、さらにその他の構成要素（例えば、絵素電極）を公知の方法で形成することによってアクティブマトリクス基板１００が得られる。
【００５６】
本発明による埋め込み配線を用いることによって、配線の幅を従来よりも狭くできるので、配線の交差部に形成される容量が減少する。さらに、交差部は平坦な構造なので、断線の惧れがなく、交差部の容量をさらに減少させるために、例えば、図２（ｃ）に示したように、ソース線１０５と交差する部分のゲート線１０３の幅を狭くした構成を採用しても良い。
【００５７】
図２を参照しながら、ゲート線１０３を埋め込み配線とした例を説明したが、ゲート１０３に代えて、ソース線１０５を埋め込み配線とし、その上にスタッガ型のＴＦＴを形成してもよい。もちろん、ＴＦＴに限られず、ＭＩＭ素子を形成しても良い。
【００５８】
次に、図３（ａ）から（ｅ）を参照しながら、埋め込みゲート線１０３の形成方法を説明する。
【００５９】
まず、図３（ａ）に示したように、ガラス基板１０１を用意する。このガラス基板１０１の表面にＨＭＤＳ溶液を塗布し、ガラス基板１０１の表面をシリル化することによって、エッチングマスク２０１となるフォトレジスト層との密着性を向上する。また、このシリル化処理によって、エッチングマスク２０１とガラス基板１０１との界面に撥水性が付与されるので、異常サイドエッチングが抑制される。シリル化処理が終わったガラス基板１０１の表面上に、フォトレジスト（例えば、耐酸性を有するノボラック系レジスト）を塗布し、フォトリソグラフィプロセスで開口部２０１ａを有するエッチングマスク２０１を形成する。
【００６０】
次に、図３（ｂ）に示したように、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いて、開口部２０１ａ内に露出されたガラス基板１０１の表面をウェットエッチングする。ここでは、フッ酸：フッ化アンモニウム：塩酸＝１：３：５（ｍｏｌ／ｋｇ単位）の混合溶液を用いて、２５℃でエッチングを行った。このとき、本発明によるエッチング液を用いているので、エッチング速度が速く、且つ、金属塩が生成されず、粗度の小さい均一なエッチング面が得られる。さらに、エッチング速度が速いので側壁部の異常サイドエッチングが抑制されるとともに、シリル化による撥水作用のためにサイドエッチが抑制されるので、側壁部の曲率半径ｒ≦溝の深さｄの関係を満足する溝１０２が形成される。その結果、エッチングマスク２０１の一部２０１ｂが溝１０２内に張り出した状態で残る。
【００６１】
次に、図３（ｃ）に示したように、エッチングマスク２０１の溝１０２内に張り出した部分（張り出し部）２０１ｂを選択的に除去する。張り出し部２０１ｂの除去は、例えば、図３（ｂ）の状態の基板を水（フォトレジストが耐性を有する液体）中で超音波洗浄（２０ｋＨｚ〜１ＭＨｚ）することよって行われる。ガラス基板１０１上に存在するエッチングマスク２０１ｃは、ガラス基板１０１の表面に十分に強固に接着しているので、超音波の印加で剥離することがない。本実施形態では、シリル化処理の効果もあり、エッチングマスク２０１ｃはガラス基板１０１の表面に強固に接着した状態を維持している。
【００６２】
次に、図３（ｄ）に示すように、例えば、スパッタ法を用いて導電性材料１０３’を堆積する。導電性材料１０３’を堆積する厚さは、溝１０２の深さと同程度に調整する。導電性材料１０３’は単一の材料である必要はなく、複数の異なる材料を用いて積層構造としても良い。導電性材料としては、例えば、Ｔｉ，Ａｌ，Ｔａ，Ｍｏなどの金属材料を好適に用いることができる。これらの材料は遮光性を備えているので、ＴＦＴのチャネル領域を遮光する膜としても機能する。なお、導電性材料１０３’の堆積方法は、スパッタ法に限られず、めっき法やＣＶＤ法などでもよい。
【００６３】
次に、公知のレジスト剥離プロセスによって、エッチングマスク２０１ｃを除去する。このとき、エッチングマスク２０１ｃ上に堆積された導電性材料１０３’がエッチングマスク２０１ｃとともに除去（リフトオフ）され、溝１０２内に面一に形成されたゲート配線１０３が形成される。
【００６４】
この後、公知の方法で、ゲート絶縁膜の堆積、およびソース線の形成、ならびに、ＴＦＴなどの形成を経て、図２に示したアクティブマトリクス基板１００が得られる。
【００６５】
なお、上記の例では、リフトオフ法を用いてゲート線１０３のパターニングを行ったが、これに限られない。例えば、溝１０２を形成した後、エッチングマスク２０１を剥離し、その後、導電性材料１０３’を堆積した後、溝１０２内に堆積された導電性材料１０３’だけを選択的に残すように、フォトリソグラフィプロセス（フォトレジスト膜形成、露光、エッチング、レジスト剥離）を用いてゲート配線１０３をパターニングしてもよい。但し、この場合工程数が増える。
【００６６】
理想的な等方性エッチングを実現すると、溝の幅（配線の幅）をＬ、溝の深さをｄ、パターニング幅（エッチングマスクの開口部の幅）をδとすると、Ｌ＝２ｄ＋δの関係が成立する。ここで、ｉ線を用いたフォトリソグラフィの解像限界が１．５μｍ程度で、深さｄが１μｍ程度の溝を形成する場合を考えると、幅Ｌが３．５μｍ程度の溝（配線）を形成することができる。この配線は、３０型程度の高精細液晶表示装置に適用しても、現在使われている配線材料を用いて十分に低い抵抗値を実現できる。従って、従来技術では１０μｍ程度の線幅が必要とされる配線の幅を３．５μｍ程度にまで狭くすることができる。
【００６７】
例えば、上述の埋め込みゲート線の構成を用いて、ゲート線：厚さ１μｍ、幅６μｍ、ソース線：厚さ０．５μｍ、幅４μｍの３０型ＱＸＧＡ（２０４８×１５３６）用のアクティブマトリクス基板を作製すると、従来の構成では６５％程度であった開口率を８３％まで上昇することがき、且つ、従来よりも配線の交差部に形成される容量が減少するので、消費電力を従来構成の約半分まで低減できる。
【００６８】
次に、図４（ａ）および（ｂ）を参照しながら、本発明による埋め込み配線を有するアクティブマトリクス基板を用いて構成された液晶表示装置４００を説明する。図４（ａ）は液晶表示装置４００が備えるアクティブマトリクス基板４２０の上面図であり、図４（ｂ）は図４（ａ）中のａ−ａ’線に対応した液晶表示装置４００の断面図である。
【００６９】
液晶表示装置４００は、互いに対向して配置されたアクティブマトリクス基板４２０および対向基板４４０と、これらの基板間に挟持された液晶層４６０とを備えている。
【００７０】
以下、アクティブマトリクス基板４２０の構成を説明する。アクティブマトリクス基板４２０は、ガラス基板４２０’上において、ゲート絶縁膜４２６を介して互いに交差するように配置されたゲート線４２２およびソース線４２８と、これらの交差部近傍に配置されたＴＦＴ４５０とを有している。
【００７１】
また、アクティブマトリクス基板４２０は、ゲート線４２２と略平行に形成された補助容量配線４３２、ＴＦＴ４５０に接続されたドレイン配線４３０、層間絶縁膜４３４に形成されたコンタクトホールを介してドレイン配線４３０に接続された画素電極４３６などを備えている。さらに、これらの素子や配線が形成された基板４２０’上には、液晶層４６０の液晶分子の配向方向を制御するための配向膜４３８が設けられている。
【００７２】
アクティブマトリクス基板４２０において、ゲート線４２２、ゲート線４２２から延びるゲート電極４２４、および補助容量配線４３２は、ガラス基板４２０’上に形成された溝内に埋め込まれている。これらは、図３に示したアクティブマトリクス基板１００と同様に、ガラス基板４２０’の表面と略面一となるように埋め込まれている。従って、ゲート絶縁膜４２６の表面は実質的に平坦であり、ソース線４２８は、このゲート絶縁膜４２６上に形成されているので、断線するおそれがない。
【００７３】
このように構成されたアクティブマトリクス基板４２０では、ゲート線４２２を介してゲート電極４２４に書きこみタイミング信号が供給され、これによってＴＦＴ４５０がオン状態になったときに、ソース線４２８に付与されたデータ信号に基づいて画素電極４３６に所望の電圧が印加される。なお、補助容量配線４３２、ドレイン配線４３０、これらに挟まれた絶縁膜４２６によって補助容量が形成されている。
【００７４】
一方、対向基板４４０は、ガラス基板４４０’と、ガラス基板４４０’上に形成された対向電極４４２や配向膜４４４などとを備えている。
【００７５】
液晶表示装置４００では、画素電極４３６と対向電極４４２とによって液晶層４６０に所望の電圧が印加され、このようにして液晶層４６０を透過する光を変調させることで画像の表示を行なうことができる。
【００７６】
上記の例では、逆スタッガ型のＴＦＴを有する液晶表示装置のゲート配線などに埋め込み構造を適用したが、スタッガ型ＴＦＴを有する液晶表示装置のソース配線およびドレイン電極に埋め込み構造を適用することができる。
【００７７】
図５に示したスタッガ型ＴＦＴ５５０は、ソース電極５０１およびドレイン電極５０２は、上記の例と同じプロセスを経て、ガラス基板５０３に埋め込まれている。半導体層（例えばアモルファスシリコン層）５０４がソース電極５０１およびドレイン電極５０２にまたがるように形成されている。その上にゲート絶縁層５０５およびゲート電極５０６がこの順で形成されている。また、ソース電極５０１とドレイン電極５０２との間には、半導体層５０４のチャネル領域に光が入射することを防止するための遮光層５０７が形成されている。遮光層５０７は、電気的に絶縁されており、不透明で反射率の低い材料で形成されることが好ましく、黒色のフォトレジスト材料が好ましい。なお、半導体層５０４として耐光性のある材料（例えばポリシリコン）を用いる場合には省略しても良い。
【００７８】
図６を参照しながら、ＴＦＴ５５０の形成方法を説明する。
【００７９】
図６（ａ）に示すように、上述したプロセスと同様の工程を経て、ガラス基板６０１に溝６０２を形成し、フォトレジスト６０３の張り出し部を除去した後、スパッタ方によって、ソース電極および／またはドレイン電極となる金属配線６０４を溝６０２の深さと同程度の厚さになるように堆積する。
【００８０】
図６（ｂ）に示すように、さらにフォトレジスト６０５を塗布し、遮光層を形成する部分をパターニングによって除去する。
【００８１】
次に、図６（ｃ）に示すように、ドライエッチングプロセスによって、遮光層部分の金属配線を除去する。ドライエッチングは、例えば、ＢＣｌ3などの塩素系ガスを用いたＲＩＥ法で行う。
【００８２】
次に、図６（ｄ）に示しように、遮光層部分の金属配線が除去された後、フォトレジスト６０５の上から遮光層材料を塗布する。
【００８３】
次に、レジスト剥離プロセスによって、フォトレジスト６０３および６０５を除去する。フォトレジスト６０３および６０５上の金属配線材料および遮光層材料は、リフトオフされ、溝６０２内に金属配線６０４を分離するように、遮光層６０６が形成される。
【００８４】
このようにして、埋め込みソース電極および埋め込みドレイン電極の間に遮光層６０６が形成される。この埋め込み構造の上面は平坦になっている。
【００８５】
この上に、常法に従って、半導体層５０４、ゲート絶縁層５０５およびゲート電極５０６を形成することによって、図５に示したＴＦＴ５５０を得ることができる。
【００８６】
このようにして形成されたＴＦＴ５５０は、半導体層５０４およびゲート絶縁層５０５が平坦なので、リーク電流が小さく、また不良動作や製造のばらつきが小さい。
【００８７】
勿論、本発明は、例示した液晶表示装置に限られず、有機ＥＬ表示装置など、ガラス基板に配線構造を有する表示装置に広く適用することができる。
【００８８】
【発明の効果】
本発明によると、ガラス基板上に形成され埋め込み配線に代表されるような埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法が提供される。本発明によると、溝の深さをｄ、溝の側壁部の曲率半径をｒとしたとき、ｄ≧ｒの関係にある溝が形成され、ガラス基板の表面と略面一の表面を有する埋め込み構造が形成される。本発明による埋め込み構造は、配線や遮光膜、光導波路として種々の素子に適用される。
【図面の簡単な説明】
【図１】従来のエッチング液による問題点を説明するための図である。
【図２】（ａ）、（ｂ）および（ｃ）は、本発明の実施形態のアクティブマトリクス基板の構造を模式的に示す図である。
【図３】本発明の実施形態のアクティブマトリクス基板の製造方法を説明するための図である。
【図４】本発明による埋め込み配線を有するアクティブマトリクス基板を用いて構成された液晶表示装置４００を示す図であり、（ａ）は液晶表示装置４００が備えるアクティブマトリクス基板４２０の上面図であり、（ｂ）は（ａ）中のａ−ａ’線に対応した断面図である。
【図５】本発明の実施形態のスタッガ型ＴＦＴの断面構造を模式的に示す図である。
【図６】（ａ）〜（ｅ）は、図５に示したスタッガ型ＴＦＴの製造方法を説明するための図である。
【符号の説明】
１ ガラス基板
２ エッチングマスク
２ａ エッチングマスクの開口部
３ 溝
４ 金属材料
４ａ 異常サイドエッチング部上に堆積された金属材料
Claims (15)
- 主面を有するガラス基板を用意する工程と、
前記ガラス基板の前記主面にウェットエッチング法を用いて溝を形成する工程と、
前記溝内に第１材料を堆積し、前記主面と略面一の表面を有する埋め込み構造を形成する工程と、
を包含し、前記溝を形成する工程は、フッ酸と、フッ化アンモニウムと、塩酸または臭酸とを含むエッチング液を用いて実行される、埋め込み構造を有する基板の製造方法。 - 前記溝の深さをｄ、前記溝の側壁部の曲率半径をｒとしたとき、ｄ≧ｒの関係にある、請求項１に記載の基板の製造方法。
- 前記ガラス基板は、酸化ケイ素を主成分とし、酸化ケイ素以外の金属酸化物を含む、請求項１または２に記載の基板の製造方法。
- 前記ガラス基板は、無アルカリガラスである、請求項３に記載の基板の製造方法。
- 前記ガラス基板は、ソーダライムガラスである、請求項３に記載の基板の製造方法。
- 前記溝を形成する工程は、前記主面の前記溝が形成される領域を露出するエッチングマスクを形成する工程を包含し、
前記埋め込み構造を形成する工程は、前記エッチングマスクを用いて、前記主面の前記溝以外の領域に堆積された前記第１材料をリフトオフ法で除去する工程を包含する、請求項１から５のいずれかに記載の基板の製造方法。 - 前記エッチングマスクを形成する工程の前に、前記主面と前記エッチングマスクとの密着性を向上させるために表面処理を前記主面に施す工程を包含する、請求項６に記載の基板の製造方法。
- 前記エッチングマスクはフォトレジスト層であって、前記表面処理はシリル化処理である、請求項７に記載の基板の製造方法。
- 前記第１材料の堆積はスパッタ法で実行される、請求項１から８のいずれかに記載の基板の製造方法。
- 前記第１材料は導電性材料であって、前記埋め込み構造は配線である、請求項１から９のいずれかに記載の基板の製造方法。
- 前記第１材料は遮光性材料であって、前記埋め込み構造はブラックマトリクスである、請求項１から９のいずれかに記載の基板の製造方法。
- 前記第１材料は透光性材料であって、前記埋め込み構造は導波路である、請求項１から９のいずれかに記載の基板の製造方法。
- アクティブマトリクス基板と、表示媒体層とを備える表示装置の製造方法であって、前記アクティブマトリクス基板を作製する工程は、請求項１０または１１に記載の埋め込み構造を有する基板の製造方法を用いて実行される表示装置の製造方法。
- 前記埋め込み構造はゲート線であって、前記アクティブマトリクス基板を作製する工程は、前記ゲート線上に、逆スタッガ型ＴＦＴを作製する工程を包含する、請求項１３に記載の表示装置の製造方法。
- 前記埋め込み構造はソース線であって、前記アクティブマトリクス基板を作製する工程は、前記ソース線上に、スタッガ型ＴＦＴを作製する工程を包含する、請求項１３に記載の表示装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255353A JP3983019B2 (ja) | 2001-08-24 | 2001-08-24 | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 |
| KR10-2002-0049762A KR100484847B1 (ko) | 2001-08-24 | 2002-08-22 | 매립 구조를 갖는 기판, 그 기판을 포함하는 표시장치, 그기판의 제조 방법 및 그 표시장치의 제조방법 |
| US10/227,121 US6815720B2 (en) | 2001-08-24 | 2002-08-23 | Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device |
| TW91119149A TW574560B (en) | 2001-08-24 | 2002-08-23 | Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device |
| CNB021420505A CN1205504C (zh) | 2001-08-24 | 2002-08-23 | 具有埋置式结构的基片、包括该基片的显示器件、制造该基片的方法和制造显示器件的方法 |
| US10/956,886 US6992008B2 (en) | 2001-08-24 | 2004-10-01 | Method of making a substrate having buried structure and method for fabricating a display device including the substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255353A JP3983019B2 (ja) | 2001-08-24 | 2001-08-24 | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007070793A Division JP2007183672A (ja) | 2007-03-19 | 2007-03-19 | 埋め込み構造を有する基板およびそれを備える表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066864A JP2003066864A (ja) | 2003-03-05 |
| JP3983019B2 true JP3983019B2 (ja) | 2007-09-26 |
Family
ID=19083336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001255353A Expired - Fee Related JP3983019B2 (ja) | 2001-08-24 | 2001-08-24 | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6815720B2 (ja) |
| JP (1) | JP3983019B2 (ja) |
| KR (1) | KR100484847B1 (ja) |
| CN (1) | CN1205504C (ja) |
| TW (1) | TW574560B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576525B2 (en) * | 2001-03-19 | 2003-06-10 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
| US7223694B2 (en) * | 2003-06-10 | 2007-05-29 | Intel Corporation | Method for improving selectivity of electroless metal deposition |
| KR101054819B1 (ko) | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP4440697B2 (ja) * | 2004-04-22 | 2010-03-24 | 浜松ホトニクス株式会社 | 光導波路基板及びその製造方法 |
| JP2006276622A (ja) * | 2005-03-30 | 2006-10-12 | Seiko Epson Corp | 液晶装置およびその製造方法、投射型表示装置 |
| TWI332707B (en) | 2005-08-04 | 2010-11-01 | Au Optronics Corp | Array substrate of a liquid crystal display and method of fabricating the same |
| JP2011217420A (ja) * | 2006-02-24 | 2011-10-27 | Panasonic Corp | 弾性表面波フィルタ、アンテナ共用器、及びそれらを用いた高周波モジュール、通信機器 |
| JP2006148170A (ja) * | 2006-02-28 | 2006-06-08 | Seiko Epson Corp | 配線パターン形成方法および配線パターン |
| TWI352430B (en) | 2006-10-14 | 2011-11-11 | Au Optronics Corp | Lcd tft array substrate and fabricating method the |
| JP5038047B2 (ja) * | 2006-10-14 | 2012-10-03 | 友達光電股▲ふん▼有限公司 | 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法 |
| KR101430290B1 (ko) | 2008-06-25 | 2014-08-14 | 아사히 가라스 가부시키가이샤 | 무알칼리 유리 기판의 에칭 방법 및 표시 장치 |
| CN101935160B (zh) * | 2010-07-28 | 2011-11-30 | 东旭集团有限公司 | 显示器用平板玻璃工艺中使用的原配料湿润剂及制备方法 |
| CN101956184B (zh) * | 2010-09-29 | 2012-04-25 | 厦门华弘昌科技有限公司 | 瓷片上钼或钨图形选择性化学镀镍工艺及一种还原性微蚀液 |
| JP5881414B2 (ja) * | 2011-04-20 | 2016-03-09 | Hoya株式会社 | 携帯機器用カバーガラス |
| JP2013222089A (ja) * | 2012-04-17 | 2013-10-28 | Seiko Epson Corp | 電気泳動表示装置用基材の製造方法、電気泳動表示装置の製造方法 |
| KR102249532B1 (ko) * | 2013-12-27 | 2021-05-11 | 엘지디스플레이 주식회사 | 유리 석출물 발생을 억제하는 습식 식각액 |
| US9321677B2 (en) | 2014-01-29 | 2016-04-26 | Corning Incorporated | Bendable glass stack assemblies, articles and methods of making the same |
| KR102269921B1 (ko) * | 2014-03-31 | 2021-06-28 | 삼성디스플레이 주식회사 | 유리 강화용 조성물 및 이를 이용한 터치 스크린 글래스의 제조 방법 |
| KR20160144406A (ko) | 2014-04-04 | 2016-12-16 | 코닝 인코포레이티드 | 향상된 접착을 위한 유리 표면의 처리 |
| KR20160028587A (ko) * | 2014-09-03 | 2016-03-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치 |
| KR102270650B1 (ko) * | 2014-09-05 | 2021-06-30 | 코닝 인코포레이티드 | 유리 제품의 신뢰성 향상을 위한 유리 제품 및 방법 |
| CN104460093A (zh) * | 2014-12-31 | 2015-03-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法、显示装置 |
| US10295875B2 (en) | 2017-05-12 | 2019-05-21 | A.U. Vista, Inc. | TFT array having conducting lines with low resistance |
| CN109270745B (zh) * | 2018-10-08 | 2020-11-24 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN109659230A (zh) * | 2018-12-13 | 2019-04-19 | 吉林华微电子股份有限公司 | 双面玻璃终端的半导体加工方法 |
| CN109860207B (zh) * | 2019-02-27 | 2022-07-19 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH02285081A (ja) * | 1989-04-25 | 1990-11-22 | Sanyo Chem Ind Ltd | エッチング液 |
| JPH0329903A (ja) | 1989-06-27 | 1991-02-07 | Seiko Epson Corp | 光導波路及びその製造方法 |
| JPH03107128A (ja) | 1989-09-20 | 1991-05-07 | Sharp Corp | アクティブマトリクス表示装置及びその製造方法 |
| US5091053A (en) | 1990-02-28 | 1992-02-25 | At&T Bell Laboratories | Matte finishes on optical fibers and other glass articles |
| JPH03297134A (ja) * | 1990-04-16 | 1991-12-27 | Nippon Telegr & Teleph Corp <Ntt> | パターン形成方法 |
| JPH0490514A (ja) * | 1990-08-02 | 1992-03-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPH04170519A (ja) * | 1990-11-01 | 1992-06-18 | Matsushita Electric Ind Co Ltd | 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子 |
| JP2603886B2 (ja) * | 1991-05-09 | 1997-04-23 | 日本電信電話株式会社 | 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法 |
| JPH0541372A (ja) * | 1991-08-05 | 1993-02-19 | Sharp Corp | シリコン酸化膜のウエツトエツチング方法 |
| JPH06163583A (ja) * | 1992-11-16 | 1994-06-10 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JPH06163516A (ja) * | 1992-11-20 | 1994-06-10 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH06340448A (ja) | 1993-05-26 | 1994-12-13 | Asahi Glass Co Ltd | ガラスのエッチング処理方法 |
| JPH0854647A (ja) * | 1994-06-06 | 1996-02-27 | Nippon Sheet Glass Co Ltd | 光アクティブマトリクスおよびその製造方法 |
| JPH07333648A (ja) | 1994-06-07 | 1995-12-22 | Mitsubishi Electric Corp | 液晶表示装置およびその製法 |
| JP3107128B2 (ja) | 1994-07-08 | 2000-11-06 | 矢崎総業株式会社 | シート電線の絶縁構造および絶縁方法 |
| JPH08203132A (ja) * | 1995-01-30 | 1996-08-09 | Ricoh Co Ltd | 光ディスク原盤の製造方法 |
| JPH0990360A (ja) * | 1995-09-22 | 1997-04-04 | Nippon Sheet Glass Co Ltd | 平板型マイクロレンズアレイの製造方法及びこの平板型マイクロレンズアレイを用いた液晶表示素子の製造方法 |
| JPH09230371A (ja) * | 1996-02-20 | 1997-09-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板およびその製造方法 |
| JPH10161093A (ja) * | 1996-11-28 | 1998-06-19 | Sharp Corp | 液晶表示素子用配線基板の製造方法および液晶表示素子 |
| US6008877A (en) * | 1996-11-28 | 1999-12-28 | Sharp Kabushiki Kaisha | Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide |
| JP3610710B2 (ja) * | 1996-12-20 | 2005-01-19 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH1125454A (ja) * | 1997-06-30 | 1999-01-29 | Hoya Corp | 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法 |
| JPH1187290A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法 |
| JP3204316B2 (ja) * | 1998-12-28 | 2001-09-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3332005B2 (ja) * | 1999-04-06 | 2002-10-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3439387B2 (ja) * | 1999-07-27 | 2003-08-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6243517B1 (en) * | 1999-11-04 | 2001-06-05 | Sparkolor Corporation | Channel-switched cross-connect |
| KR100629174B1 (ko) * | 1999-12-31 | 2006-09-28 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
| US6288426B1 (en) * | 2000-02-28 | 2001-09-11 | International Business Machines Corp. | Thermal conductivity enhanced semiconductor structures and fabrication processes |
| TW580736B (en) * | 2000-04-27 | 2004-03-21 | Hitachi Ltd | Fabrication method for semiconductor device |
-
2001
- 2001-08-24 JP JP2001255353A patent/JP3983019B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-22 KR KR10-2002-0049762A patent/KR100484847B1/ko not_active IP Right Cessation
- 2002-08-23 TW TW91119149A patent/TW574560B/zh not_active IP Right Cessation
- 2002-08-23 US US10/227,121 patent/US6815720B2/en not_active Expired - Lifetime
- 2002-08-23 CN CNB021420505A patent/CN1205504C/zh not_active Expired - Fee Related
-
2004
- 2004-10-01 US US10/956,886 patent/US6992008B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100484847B1 (ko) | 2005-04-22 |
| TW574560B (en) | 2004-02-01 |
| CN1402066A (zh) | 2003-03-12 |
| CN1205504C (zh) | 2005-06-08 |
| JP2003066864A (ja) | 2003-03-05 |
| US20050040526A1 (en) | 2005-02-24 |
| KR20030017403A (ko) | 2003-03-03 |
| US6992008B2 (en) | 2006-01-31 |
| US20030038903A1 (en) | 2003-02-27 |
| US6815720B2 (en) | 2004-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3983019B2 (ja) | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 | |
| KR100714139B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3524029B2 (ja) | トップゲート型ｔｆｔ構造を形成する方法 | |
| US8305510B2 (en) | Liquid crystal display device with notched gate line and gate electrode | |
| US20090233388A1 (en) | Manufacturing method of electro line for liquid crystal display device | |
| JP4802462B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| KR20020064795A (ko) | 금속 막을 생산하는 방법과, 이러한 금속 막을 구비한박막 디바이스와, 이러한 박막 디바이스를 구비한 액정디스플레이 디바이스 | |
| JP2005321781A (ja) | Ｔｆｔ液晶表示器のパネルの製造方法 | |
| JP5063936B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| JP2000275660A (ja) | 液晶表示装置およびその製造方法 | |
| JP2008089994A (ja) | 画像表示装置およびその製造方法 | |
| US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
| JP2010002594A (ja) | 液晶表示装置およびその製造方法 | |
| JP2000180881A (ja) | 液晶表示装置およびその製造方法 | |
| JP2007183672A (ja) | 埋め込み構造を有する基板およびそれを備える表示装置 | |
| CN107247376B (zh) | Tft基板的制作方法及液晶显示装置的制作方法 | |
| KR20020005152A (ko) | 투명도전막 패터닝 방법 | |
| KR20180010655A (ko) | 박막트랜지스터를 이용한 평판표시장치 제조방법 | |
| KR100679100B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| JPH07333648A (ja) | 液晶表示装置およびその製法 | |
| KR100455537B1 (ko) | 액정 표시 장치 및 투사형 액정 표시 장치 | |
| JP5032188B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR20050065703A (ko) | 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR101146523B1 (ko) | 횡전계형 액정표시장치용 기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070508 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3983019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |