JPH06163516A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06163516A JPH06163516A JP31156792A JP31156792A JPH06163516A JP H06163516 A JPH06163516 A JP H06163516A JP 31156792 A JP31156792 A JP 31156792A JP 31156792 A JP31156792 A JP 31156792A JP H06163516 A JPH06163516 A JP H06163516A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- oxide film
- hydrofluoric acid
- silicate glass
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】シリケートグラス膜６と、この膜の上に位置す
るボロンリンシリコン酸化膜７とを貫通するコンタクト
ホール８をウェットエッチングしてもコンタクトホール
８の側壁に逆テーパ１０が形成されず、このコンタクト
ホール８に配線材料を確実に形成することができる半導
体装置の製造方法を提供する。 【構成】フッ酸とフッ化アンモニウムの容積比率がフッ
酸／フッ化アンモニウム＝１／１００〜１／２００であ
るバッファードフッ酸を用いてコンタクトホール８をウ
ェットエッチングする。
るボロンリンシリコン酸化膜７とを貫通するコンタクト
ホール８をウェットエッチングしてもコンタクトホール
８の側壁に逆テーパ１０が形成されず、このコンタクト
ホール８に配線材料を確実に形成することができる半導
体装置の製造方法を提供する。 【構成】フッ酸とフッ化アンモニウムの容積比率がフッ
酸／フッ化アンモニウム＝１／１００〜１／２００であ
るバッファードフッ酸を用いてコンタクトホール８をウ
ェットエッチングする。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホールにウ
ェットエッチングを行う半導体装置の製造方法に関す
る。
ェットエッチングを行う半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置は、その集積度が増すにつれ
て配線が複雑になるため、配線が多くなると半導体基板
のスペースが不足し、配線を２層、３層と多層にしなけ
ればならないことがある。この際、第１層のアルミニウ
ム等の配線の上に燐を多く含んだシリコン酸化膜（以
下、「ＰＳＧ」と呼ぶ）等が絶縁膜として設けられ、こ
のＰＳＧ等の上に第２層の配線が設けられ、この第２層
の配線の上にＰＳＧ等が設けられ、これらの作業が繰り
返されて配線の多層化が実現される。このようにして形
成されて多層化された配線どうしを接続するため、配線
間に設けられたＰＳＧ等に貫通穴であるコンタクトホー
ルが設けられる。このコンタクトにはアルミニウム等の
配線材料がスパッタ等により形成される。
て配線が複雑になるため、配線が多くなると半導体基板
のスペースが不足し、配線を２層、３層と多層にしなけ
ればならないことがある。この際、第１層のアルミニウ
ム等の配線の上に燐を多く含んだシリコン酸化膜（以
下、「ＰＳＧ」と呼ぶ）等が絶縁膜として設けられ、こ
のＰＳＧ等の上に第２層の配線が設けられ、この第２層
の配線の上にＰＳＧ等が設けられ、これらの作業が繰り
返されて配線の多層化が実現される。このようにして形
成されて多層化された配線どうしを接続するため、配線
間に設けられたＰＳＧ等に貫通穴であるコンタクトホー
ルが設けられる。このコンタクトにはアルミニウム等の
配線材料がスパッタ等により形成される。
【０００３】図５は、配線材料を形成する前のコンタク
トホールの一例の断面図である。このコンタクトホール
８は、半導体基板１の堆積されたシリケートグラス膜６
と、このシリケートグラス膜６の上に堆積された、ホウ
素および燐を含んだシリコン酸化膜（以下、「ボロンリ
ンシリコン酸化膜」と呼ぶ）７とを貫通している。ま
た、コンタクトホール８の底には酸化膜９が生成してい
る。
トホールの一例の断面図である。このコンタクトホール
８は、半導体基板１の堆積されたシリケートグラス膜６
と、このシリケートグラス膜６の上に堆積された、ホウ
素および燐を含んだシリコン酸化膜（以下、「ボロンリ
ンシリコン酸化膜」と呼ぶ）７とを貫通している。ま
た、コンタクトホール８の底には酸化膜９が生成してい
る。
【０００４】このコンタクトホール８は、そのコンタク
ト抵抗の安定化のためにコンタクトインプラおよびコン
タクトアニールを行うプロセスが行われる。このコンタ
クトアニールのプロセスの後にはコンタクトホール８の
底に酸化膜９が生成する。この酸化膜９は、コンタクト
ホール８の内部に形成される配線材料（図示せず）と半
導体基板１のオーミックコンタクトを確保するためウェ
ットエッチングにより除去される。この時のウェットエ
ッチングには、フッ酸（ＨＦ）とフッ化アンモニウム
（ＮＨ4 Ｆ）を容積比率ＨＦ／ＮＨ4 Ｆ＝１／１０〜１
／５０で混合したバッファードフッ酸（ＢＨＦ）が用い
られることが多い。これは他の工程でこの容積比率で混
合したバッファードフッ酸が用いられるためである。
ト抵抗の安定化のためにコンタクトインプラおよびコン
タクトアニールを行うプロセスが行われる。このコンタ
クトアニールのプロセスの後にはコンタクトホール８の
底に酸化膜９が生成する。この酸化膜９は、コンタクト
ホール８の内部に形成される配線材料（図示せず）と半
導体基板１のオーミックコンタクトを確保するためウェ
ットエッチングにより除去される。この時のウェットエ
ッチングには、フッ酸（ＨＦ）とフッ化アンモニウム
（ＮＨ4 Ｆ）を容積比率ＨＦ／ＮＨ4 Ｆ＝１／１０〜１
／５０で混合したバッファードフッ酸（ＢＨＦ）が用い
られることが多い。これは他の工程でこの容積比率で混
合したバッファードフッ酸が用いられるためである。
【０００５】
【発明が解決しようとする課題】上記従来の技術におい
て、コンタクトホール８をウェットエッチングした後に
問題が生じる。図６は、図５に示すコンタクトホールを
ウェットエッチングした断面図を示す。
て、コンタクトホール８をウェットエッチングした後に
問題が生じる。図６は、図５に示すコンタクトホールを
ウェットエッチングした断面図を示す。
【０００６】このコンタクトホール８の底の酸化膜９
（図５参照）はエッチングにより除去される。この際コ
ンタクトホール８の側壁であるシリケートグラス膜６お
よびボロンリンシリコン酸化膜７もエッチングされる。
ボロンリンシリコン酸化膜７よりもシリケートグラス膜
６の方が多くエッチングされ、これによりコンタクトホ
ール８の側壁に逆テーパ１０が形成されている。これ
は、ウェットエッチングに用いられたバッファードフッ
酸が上記したようなフッ酸（ＨＦ）とフッ化アンモニウ
ム（ＮＨ4 Ｆ）の容積比率がＨＦ／ＮＨ4 Ｆ＝１／１０
〜１／５０である場合は、ボロンリンシリコン酸化膜７
よりもシリケートグラス膜６の方がエッチングされ易い
ためである。このようにコンタクトホール８に逆テーパ
１０が形成された場合、コンタクトホール８にスパッタ
によりアルミニウム等（図示せず）で配線材料を形成し
ようとしても、コンタクトホール８の逆テーパ１０の部
分には配線材料が確実に形成することができないという
問題がある。
（図５参照）はエッチングにより除去される。この際コ
ンタクトホール８の側壁であるシリケートグラス膜６お
よびボロンリンシリコン酸化膜７もエッチングされる。
ボロンリンシリコン酸化膜７よりもシリケートグラス膜
６の方が多くエッチングされ、これによりコンタクトホ
ール８の側壁に逆テーパ１０が形成されている。これ
は、ウェットエッチングに用いられたバッファードフッ
酸が上記したようなフッ酸（ＨＦ）とフッ化アンモニウ
ム（ＮＨ4 Ｆ）の容積比率がＨＦ／ＮＨ4 Ｆ＝１／１０
〜１／５０である場合は、ボロンリンシリコン酸化膜７
よりもシリケートグラス膜６の方がエッチングされ易い
ためである。このようにコンタクトホール８に逆テーパ
１０が形成された場合、コンタクトホール８にスパッタ
によりアルミニウム等（図示せず）で配線材料を形成し
ようとしても、コンタクトホール８の逆テーパ１０の部
分には配線材料が確実に形成することができないという
問題がある。
【０００７】本発明は、上記事情に鑑み、シリケートグ
ラス膜とボロンリンシリコン酸化膜とを貫通するコンタ
クトホールをウェットエッチングしても、このコンタク
トホールに配線材料を確実に形成することができる半導
体装置の製造方法を提供することを目的とする。
ラス膜とボロンリンシリコン酸化膜とを貫通するコンタ
クトホールをウェットエッチングしても、このコンタク
トホールに配線材料を確実に形成することができる半導
体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の製造方法は、シリケートグラス
膜と、該シリケートグラス膜の上に形成したホウ素およ
び燐を含んだシリコン酸化膜とを貫通するコンタクトホ
ールの底に生成した酸化膜を、バッファードフッ酸を用
いてウェットエッチングして除去する半導体装置の製造
方法において、フッ酸とフッ化アンモニウムとの容積比
率がフッ酸／フッ化アンモニウム＝１／１００〜１／２
００で混合したバッファードフッ酸を用いてウェットエ
ッチングすることを特徴とするものである。
の本発明の半導体装置の製造方法は、シリケートグラス
膜と、該シリケートグラス膜の上に形成したホウ素およ
び燐を含んだシリコン酸化膜とを貫通するコンタクトホ
ールの底に生成した酸化膜を、バッファードフッ酸を用
いてウェットエッチングして除去する半導体装置の製造
方法において、フッ酸とフッ化アンモニウムとの容積比
率がフッ酸／フッ化アンモニウム＝１／１００〜１／２
００で混合したバッファードフッ酸を用いてウェットエ
ッチングすることを特徴とするものである。
【０００９】
【作用】発明者は、シリケートグラス膜と、この膜の上
に堆積させた、ホウ素および燐を含んだシリコン酸化膜
とを貫通するコンタクトホールを、フッ酸とフッ化アン
モニウムの容積比率がフッ酸／フッ化アンモニウム＝１
／１００〜１／２００であるバッファードフッ酸を用い
てウェットエッチングすれば、コンタクトホールの底に
生成した酸化膜を除去でき、かつコンタクトホールの側
壁に逆テーパが形成されないことを見いだし、本発明を
完成するに至った。
に堆積させた、ホウ素および燐を含んだシリコン酸化膜
とを貫通するコンタクトホールを、フッ酸とフッ化アン
モニウムの容積比率がフッ酸／フッ化アンモニウム＝１
／１００〜１／２００であるバッファードフッ酸を用い
てウェットエッチングすれば、コンタクトホールの底に
生成した酸化膜を除去でき、かつコンタクトホールの側
壁に逆テーパが形成されないことを見いだし、本発明を
完成するに至った。
【００１０】図１は、本発明に係るバッファードフッ酸
の混合比率によるシリケートグラス膜およびシリコン酸
化膜のエッチングされ易さを示す図である。尚、フッ素
の濃度は一例として５０％であり、フッ化アンモニウム
の濃度は一例として４０％である。図１の横軸は、バッ
ファードフッ酸を構成する濃度５０％のフッ酸と濃度４
０％のフッ化アンモニウムの容積比率であり、縦軸は、
シリケートグラス膜（ＮＳＧ）およびホウ素および燐を
含んだシリコン酸化膜（ＢＰＳＧ）がバッファードフッ
酸によるエッチングされ易さを示すエッチングレートで
ある。
の混合比率によるシリケートグラス膜およびシリコン酸
化膜のエッチングされ易さを示す図である。尚、フッ素
の濃度は一例として５０％であり、フッ化アンモニウム
の濃度は一例として４０％である。図１の横軸は、バッ
ファードフッ酸を構成する濃度５０％のフッ酸と濃度４
０％のフッ化アンモニウムの容積比率であり、縦軸は、
シリケートグラス膜（ＮＳＧ）およびホウ素および燐を
含んだシリコン酸化膜（ＢＰＳＧ）がバッファードフッ
酸によるエッチングされ易さを示すエッチングレートで
ある。
【００１１】図１に示すようにフッ酸とフッ化アンモニ
ウムの容積比率がフッ酸／フッ化アンモニウム＝１／１
００〜１／２００であるバッファードフッ酸では、シリ
ケートグラス膜（ＮＳＧ）の方が、ホウ素および燐を含
んだシリコン酸化膜（ＢＰＳＧ）よりエッチングされ難
い。
ウムの容積比率がフッ酸／フッ化アンモニウム＝１／１
００〜１／２００であるバッファードフッ酸では、シリ
ケートグラス膜（ＮＳＧ）の方が、ホウ素および燐を含
んだシリコン酸化膜（ＢＰＳＧ）よりエッチングされ難
い。
【００１２】
【実施例】以下、本発明の実施例について説明する。特
許請求項に記載したホウ素および燐を含んだシリコン酸
化膜は、本実施例においてはボロンリンシリコン酸化膜
（ＢＰＳＧ）のことである。また本実施例に用いたボロ
ンリンシリコン酸化膜は通常に用いられる、ホウ素を重
量の０ｗｔ％を越えて４．５ｗｔ％以下含むとともに燐
を重量の４ｗｔ％以上含んだものである。
許請求項に記載したホウ素および燐を含んだシリコン酸
化膜は、本実施例においてはボロンリンシリコン酸化膜
（ＢＰＳＧ）のことである。また本実施例に用いたボロ
ンリンシリコン酸化膜は通常に用いられる、ホウ素を重
量の０ｗｔ％を越えて４．５ｗｔ％以下含むとともに燐
を重量の４ｗｔ％以上含んだものである。
【００１３】図２は、本発明の一実施例のコンタクトホ
ールを形成するウェハの断面図である。尚、上記従来の
技術と同様の構成の要素には、同一の番号を付し、重複
説明は省略する。図２に示すようにＰ型半導体基板１に
ゲート酸化膜２を形成し、その上にＬＰＣＶＤ法により
多結晶シリコン層３を形成し、ゲート酸化膜２の下にＮ
+ 形ソース電極４およびＮ+ 形ドレイン電極５を形成す
る。
ールを形成するウェハの断面図である。尚、上記従来の
技術と同様の構成の要素には、同一の番号を付し、重複
説明は省略する。図２に示すようにＰ型半導体基板１に
ゲート酸化膜２を形成し、その上にＬＰＣＶＤ法により
多結晶シリコン層３を形成し、ゲート酸化膜２の下にＮ
+ 形ソース電極４およびＮ+ 形ドレイン電極５を形成す
る。
【００１４】図３は、図２に示すウェハにコンタクトホ
ールを形成した断面図を示す。このウェハは、多結晶シ
リコン層３およびゲート酸化膜２の上にシリケートグラ
ス膜６を有し、このシリケートグラス膜（ＮＳＧ）６の
上にボロンリンシリコン酸化膜（ＢＰＳＧ）７を有して
いる。またウェハは、シリケートグラス膜６およびボロ
ンリンシリコン酸化膜７を貫通するコンタクトホール８
を有している。このコンタクトホール８の底には酸化膜
９が生成している。
ールを形成した断面図を示す。このウェハは、多結晶シ
リコン層３およびゲート酸化膜２の上にシリケートグラ
ス膜６を有し、このシリケートグラス膜（ＮＳＧ）６の
上にボロンリンシリコン酸化膜（ＢＰＳＧ）７を有して
いる。またウェハは、シリケートグラス膜６およびボロ
ンリンシリコン酸化膜７を貫通するコンタクトホール８
を有している。このコンタクトホール８の底には酸化膜
９が生成している。
【００１５】図２に示すウェハに、ＣＶＤ法によりシリ
ケートグラス膜６を形成し、このシリケートグラス膜６
の上にボロンリンシリコン酸化膜７を形成する。この形
成されたシリケートグラス膜６およびボロンリンシリコ
ン酸化膜７にパターニングエッチングしてコンタクトホ
ール８を形成する。このコンタクトホール８にコンタク
トイオン（図示せず）を注入しアニールを行う。このア
ニールの際に酸化膜９が生成する。
ケートグラス膜６を形成し、このシリケートグラス膜６
の上にボロンリンシリコン酸化膜７を形成する。この形
成されたシリケートグラス膜６およびボロンリンシリコ
ン酸化膜７にパターニングエッチングしてコンタクトホ
ール８を形成する。このコンタクトホール８にコンタク
トイオン（図示せず）を注入しアニールを行う。このア
ニールの際に酸化膜９が生成する。
【００１６】図４は、図３に示すコンタクトホールをウ
ェットエッチングして示す拡大図である。このコンタク
トホール８の内部を、濃度５０％のフッ酸と濃度４０％
のフッ化アンモニウムの容積比率がフッ酸（ＨＦ）／フ
ッ化アンモニウム（ＮＨ4 Ｆ）＝１／２００であるバッ
ファードフッ酸（ＢＨＦ）（図示せず）によりウェット
エッチングしてＳｉ基板上の酸化膜９（図３参照）を除
去した。この際にコンタクトホール８の側壁であるシリ
ケートグラス膜６およびボロンリンシリコン酸化膜７も
それぞれウェットエッチングすることになる。このウェ
ットエッチングに用いたバッファードフッ酸は、シリケ
ートグラス膜６よりボロンリンシリコン酸化膜７の方を
エッチングし易いものであるため、コンタクトホール８
の側壁に逆テーパが生じることがない。この後、配線材
料であるアルミニウム−シリコン（図示せず）をコンタ
クトホール８の内部に形成してパターニングする。
ェットエッチングして示す拡大図である。このコンタク
トホール８の内部を、濃度５０％のフッ酸と濃度４０％
のフッ化アンモニウムの容積比率がフッ酸（ＨＦ）／フ
ッ化アンモニウム（ＮＨ4 Ｆ）＝１／２００であるバッ
ファードフッ酸（ＢＨＦ）（図示せず）によりウェット
エッチングしてＳｉ基板上の酸化膜９（図３参照）を除
去した。この際にコンタクトホール８の側壁であるシリ
ケートグラス膜６およびボロンリンシリコン酸化膜７も
それぞれウェットエッチングすることになる。このウェ
ットエッチングに用いたバッファードフッ酸は、シリケ
ートグラス膜６よりボロンリンシリコン酸化膜７の方を
エッチングし易いものであるため、コンタクトホール８
の側壁に逆テーパが生じることがない。この後、配線材
料であるアルミニウム−シリコン（図示せず）をコンタ
クトホール８の内部に形成してパターニングする。
【００１７】
【発明の効果】以上、説明したように本発明の半導体装
置の製造方法は、シリケートグラス膜と、ホウ素および
燐を含んだシリコン酸化膜とを貫通するコンタクトホー
ルを、フッ酸とフッ化アンモニウムの容積比率がフッ酸
／フッ化アンモニウム＝１／１００〜１／２００である
バッファードフッ酸を用いてウェットエッチングすれ
ば、コンタクトホールの底に生成した酸化膜を除去でき
るとともにコンタクトホールの側壁に逆テーパが形成さ
れないものであるため、オーミックコンタクトを確保し
てコンタクトホールに配線材料を確実に形成することが
できる。これにより、半導体装置の信頼性、生産性が向
上することとなる。
置の製造方法は、シリケートグラス膜と、ホウ素および
燐を含んだシリコン酸化膜とを貫通するコンタクトホー
ルを、フッ酸とフッ化アンモニウムの容積比率がフッ酸
／フッ化アンモニウム＝１／１００〜１／２００である
バッファードフッ酸を用いてウェットエッチングすれ
ば、コンタクトホールの底に生成した酸化膜を除去でき
るとともにコンタクトホールの側壁に逆テーパが形成さ
れないものであるため、オーミックコンタクトを確保し
てコンタクトホールに配線材料を確実に形成することが
できる。これにより、半導体装置の信頼性、生産性が向
上することとなる。
【図１】本発明に係るバッファードフッ酸の混合比率に
よるシリケートグラス膜とシリコン酸化膜のエッチング
され易さを示す図である。
よるシリケートグラス膜とシリコン酸化膜のエッチング
され易さを示す図である。
【図２】本発明の一実施例のコンタクトホールを形成す
るウェハの断面図である。
るウェハの断面図である。
【図３】図２に示すシリコンウェハにコンタクトホール
を形成した断面図である。
を形成した断面図である。
【図４】図３に示すコンタクトホールをウェットエッチ
ングした拡大図である。
ングした拡大図である。
【図５】配線材料を形成する前のコンタクトホールの一
例の断面図である。
例の断面図である。
【図６】図５に示すコンタクトホールをウェットエッチ
ングして示す断面図である。
ングして示す断面図である。
１ Ｐ型半導体基板 ２ ゲート酸化膜 ６ シリケートグラス膜 ７ ボロンリンシリコン酸化膜 ８ コンタクトホール ９ 酸化膜
Claims (1)
- 【請求項１】 シリケートグラス膜と、該シリケートグ
ラス膜の上に形成したホウ素および燐を含んだシリコン
酸化膜とを貫通するコンタクトホールの底に生成した酸
化膜を、バッファードフッ酸を用いてウェットエッチン
グして除去する半導体装置の製造方法において、 フッ酸とフッ化アンモニウムとの容積比率がフッ酸／フ
ッ化アンモニウム＝１／１００〜１／２００で混合した
前記バッファードフッ酸を用いて前記ウェットエッチン
グすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31156792A JPH06163516A (ja) | 1992-11-20 | 1992-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31156792A JPH06163516A (ja) | 1992-11-20 | 1992-11-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163516A true JPH06163516A (ja) | 1994-06-10 |
Family
ID=18018794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31156792A Withdrawn JPH06163516A (ja) | 1992-11-20 | 1992-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163516A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998009320A1 (fr) * | 1996-08-28 | 1998-03-05 | Stella Chemifa Kabushiki Kaisha | Traitement de surface pour micro-usinage |
| US6815720B2 (en) | 2001-08-24 | 2004-11-09 | Sharp Kabushiki Kaisha | Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device |
-
1992
- 1992-11-20 JP JP31156792A patent/JPH06163516A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998009320A1 (fr) * | 1996-08-28 | 1998-03-05 | Stella Chemifa Kabushiki Kaisha | Traitement de surface pour micro-usinage |
| US6027571A (en) * | 1996-08-28 | 2000-02-22 | Stella Chemifa Kabushiki Kaisha | Surface treatment for micromachining |
| US6815720B2 (en) | 2001-08-24 | 2004-11-09 | Sharp Kabushiki Kaisha | Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device |
| KR100484847B1 (ko) * | 2001-08-24 | 2005-04-22 | 샤프 가부시키가이샤 | 매립 구조를 갖는 기판, 그 기판을 포함하는 표시장치, 그기판의 제조 방법 및 그 표시장치의 제조방법 |
| US6992008B2 (en) | 2001-08-24 | 2006-01-31 | Sharp Kabushiki Kaisha | Method of making a substrate having buried structure and method for fabricating a display device including the substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135495B2 (ja) | ||
| JPH0423422B2 (ja) | ||
| JP4319809B2 (ja) | 半導体装置の製造方法 | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| JPH06163516A (ja) | 半導体装置の製造方法 | |
| US5441909A (en) | Method for constructing charge storage electrode of semiconductor memory device | |
| JP2001210821A (ja) | 半導体装置およびその製造方法 | |
| US6730574B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH01212451A (ja) | 半導体装置の製法 | |
| JPS60140818A (ja) | 半導体装置の製造方法 | |
| JP2512740B2 (ja) | 半導体装置の製造方法 | |
| JPH07122627A (ja) | 半導体装置の製造方法 | |
| JPH09275194A (ja) | 半導体記憶装置の製造方法 | |
| JPS6117143B2 (ja) | ||
| JPH06275792A (ja) | 強誘電体メモリ | |
| JP2611744B2 (ja) | 半導体装置の製造方法 | |
| JPH0786433A (ja) | 半導体装置およびその製造方法 | |
| RU2234162C2 (ru) | Способ изготовления автомасштабируемого биполярного транзистора | |
| JP2661357B2 (ja) | 半導体装置の製造方法 | |
| JPS63291437A (ja) | 半導体装置 | |
| JP2608889B2 (ja) | 半導体装置の製造方法 | |
| JPS6171664A (ja) | 半導体装置の製造方法 | |
| JPS6222452A (ja) | 半導体装置の製造方法 | |
| JPH06236962A (ja) | 半導体装置およびその製造方法 | |
| JPS58180061A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |