JP2611744B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2611744B2 JP2611744B2 JP29441394A JP29441394A JP2611744B2 JP 2611744 B2 JP2611744 B2 JP 2611744B2 JP 29441394 A JP29441394 A JP 29441394A JP 29441394 A JP29441394 A JP 29441394A JP 2611744 B2 JP2611744 B2 JP 2611744B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- polycrystalline silicon
- film
- forming
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に電極配線の形成方法に関する。
関し、特に電極配線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、図３
（ａ）に示すように、Ｐ型シリコン基板１の表面に形成
したフィールド酸化膜２により区画された素子形成領域
に形成した拡散層３とフィールド酸化膜２の上に形成し
た下層の電極配線４とを含む表面に層間絶縁膜５を堆積
し、拡散層３および電極配線４の上の層間絶縁膜５を開
孔してコンタクトホール６，７を形成する。
（ａ）に示すように、Ｐ型シリコン基板１の表面に形成
したフィールド酸化膜２により区画された素子形成領域
に形成した拡散層３とフィールド酸化膜２の上に形成し
た下層の電極配線４とを含む表面に層間絶縁膜５を堆積
し、拡散層３および電極配線４の上の層間絶縁膜５を開
孔してコンタクトホール６，７を形成する。
【０００３】次に、図３（ｂ）に示すように、コンタク
トホール６，７を含む表面にバリアメタル膜９を形成す
る。
トホール６，７を含む表面にバリアメタル膜９を形成す
る。
【０００４】次に、図３（ｃ）に示すように、アルミニ
ウム系合金膜１０を堆積してリフローしコンタクトホー
ル６，７内に充填した後パターニングして上層の電極配
線を形成していた。
ウム系合金膜１０を堆積してリフローしコンタクトホー
ル６，７内に充填した後パターニングして上層の電極配
線を形成していた。
【０００５】しかしながら、半導体集積回路の高集積化
に伴いコンタクトホールも微細化され口径が０．４μｍ
以下のコンタクトホールでは接触面積が減少してコンタ
クト抵抗が増大するという問題があった。
に伴いコンタクトホールも微細化され口径が０．４μｍ
以下のコンタクトホールでは接触面積が減少してコンタ
クト抵抗が増大するという問題があった。
【０００６】これを解決するための方法として、特開平
４−３１４３５２号公報に記載されているように接触面
積を増大させるものがある。
４−３１４３５２号公報に記載されているように接触面
積を増大させるものがある。
【０００７】この方法は、図４（ａ）に示すように、拡
散層３および下層配線４を含む表面に設けた層間絶縁膜
５にコンタクトホール６，７を形成した後、Ｃｌ2 ：Ｈ
ｅ＝１：１の混合比を有するエッチングガスを用い、コ
ンタクトホール６，７に露出した拡散層３及び下層配線
４の表面をエッチングして凹凸を形成して表面積を増や
した後、図４（ｂ）に示すように、バリアメタル膜９を
成膜し、次に、アルミニウム系合金膜１０を堆積してコ
ンタクトホール６，７内に充填し、パターニングして上
層の電極配線を形成する。
散層３および下層配線４を含む表面に設けた層間絶縁膜
５にコンタクトホール６，７を形成した後、Ｃｌ2 ：Ｈ
ｅ＝１：１の混合比を有するエッチングガスを用い、コ
ンタクトホール６，７に露出した拡散層３及び下層配線
４の表面をエッチングして凹凸を形成して表面積を増や
した後、図４（ｂ）に示すように、バリアメタル膜９を
成膜し、次に、アルミニウム系合金膜１０を堆積してコ
ンタクトホール６，７内に充填し、パターニングして上
層の電極配線を形成する。
【０００８】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法は、拡散層の表面をエッチングしただけでは
表面積があまり拡大できず、口径の小さいコンタクトホ
ールのコンタクト抵抗を顕著に低減させることができな
いという問題があった。
の製造方法は、拡散層の表面をエッチングしただけでは
表面積があまり拡大できず、口径の小さいコンタクトホ
ールのコンタクト抵抗を顕著に低減させることができな
いという問題があった。
【０００９】本発明の目的は、コンタクトホールの拡散
層に高低差の大きい凹凸を設けて接触面積を拡大し、コ
ンタクト抵抗を大幅に低減させた半導体装置の製造方法
を提供することにある。
層に高低差の大きい凹凸を設けて接触面積を拡大し、コ
ンタクト抵抗を大幅に低減させた半導体装置の製造方法
を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面に形成した拡散層を含む
表面に層間絶縁膜を形成し前記層間絶縁膜を選択的にエ
ッチングしてコンタクトホールを形成する工程と、前記
コンタクトホールに露出した前記拡散層を含む表面に不
純物を含有する多結晶シリコン膜を堆積する工程と、エ
ッチング速度の不純物濃度依存性の大きい第１のエッチ
ングで前記多結晶シリコン膜の不純物濃度の高い結晶粒
界および結晶欠陥をエッチングして多孔質層を形成した
後エッチング速度の不純物濃度依存性の小さい第２のエ
ッチングで前記多孔質層を除去し高低差の大きい凹凸を
形成する工程と、前記多結晶シリコン膜の表面にバリア
メタル膜および金属膜を順次堆積してパターニングし電
極配線を形成する工程とを含んで構成される。
造方法は、半導体基板の一主面に形成した拡散層を含む
表面に層間絶縁膜を形成し前記層間絶縁膜を選択的にエ
ッチングしてコンタクトホールを形成する工程と、前記
コンタクトホールに露出した前記拡散層を含む表面に不
純物を含有する多結晶シリコン膜を堆積する工程と、エ
ッチング速度の不純物濃度依存性の大きい第１のエッチ
ングで前記多結晶シリコン膜の不純物濃度の高い結晶粒
界および結晶欠陥をエッチングして多孔質層を形成した
後エッチング速度の不純物濃度依存性の小さい第２のエ
ッチングで前記多孔質層を除去し高低差の大きい凹凸を
形成する工程と、前記多結晶シリコン膜の表面にバリア
メタル膜および金属膜を順次堆積してパターニングし電
極配線を形成する工程とを含んで構成される。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１（ａ）〜（ｃ）は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
【００１３】まず、図１（ａ）に示すように、Ｐ型のシ
リコン基板１の表面を選択酸化して形成したフィールド
酸化膜２により区画された素子形成領域の表面にＮ型不
純物を導入して拡散層３を形成し、フィールド酸化膜２
の上に多結晶シリコン膜等からなる下層の電極配線４を
形成する。次に、全面に酸化シリコン膜等の層間絶縁膜
５を堆積して選択的に開孔し、拡散層３上のコンタクト
ホール６および下層の電極配線４上のコンタクトホール
７のそれぞれを形成する。次に、これらのコンタクトホ
ール６，７を含む表面にＳｉＨ4 −Ａｒ混合ガスを用い
温度約６５０℃と圧力０．３Ｔｏｒｒの減圧ＣＶＤ法に
より厚さ１８０〜２００ｎｍの多結晶シリコン膜８を堆
積する。
リコン基板１の表面を選択酸化して形成したフィールド
酸化膜２により区画された素子形成領域の表面にＮ型不
純物を導入して拡散層３を形成し、フィールド酸化膜２
の上に多結晶シリコン膜等からなる下層の電極配線４を
形成する。次に、全面に酸化シリコン膜等の層間絶縁膜
５を堆積して選択的に開孔し、拡散層３上のコンタクト
ホール６および下層の電極配線４上のコンタクトホール
７のそれぞれを形成する。次に、これらのコンタクトホ
ール６，７を含む表面にＳｉＨ4 −Ａｒ混合ガスを用い
温度約６５０℃と圧力０．３Ｔｏｒｒの減圧ＣＶＤ法に
より厚さ１８０〜２００ｎｍの多結晶シリコン膜８を堆
積する。
【００１４】このとき、多結晶シリコン膜８は図２
（ａ）に示す図１（ａ）の一部を拡大した模式的断面図
に示すように、柱状結晶構造を有している。
（ａ）に示す図１（ａ）の一部を拡大した模式的断面図
に示すように、柱状結晶構造を有している。
【００１５】次に、多結晶シリコン膜８にＰＯＣｌ3 を
ソースとする熱拡散により燐を１０20ｃｍ-3程度の濃度
にドープする。ここで、多結晶シリコン膜８にドープさ
れた不純物は結晶粒界や結晶欠陥に偏析して不純物濃度
の高い部分が形成される。
ソースとする熱拡散により燐を１０20ｃｍ-3程度の濃度
にドープする。ここで、多結晶シリコン膜８にドープさ
れた不純物は結晶粒界や結晶欠陥に偏析して不純物濃度
の高い部分が形成される。
【００１６】なお、不純物として燐の代りに砒素を用い
ても良く、熱拡散以外にイオン注入やＣＶＤ法で不純物
を含む多結晶シリコン膜を堆積しても良い。
ても良く、熱拡散以外にイオン注入やＣＶＤ法で不純物
を含む多結晶シリコン膜を堆積しても良い。
【００１７】次に、図１（ｂ）に示すように、エッチン
グ速度の不純物濃度依存性の大きい（選択比１０以上
の）第１のエッチングとして１４０〜１７０℃に加熱し
た燐酸液に６０〜９０分間浸漬して多結晶シリコン膜８
の結晶粒界をエッチングし、図２（ｂ）に示すように、
多結晶シリコン膜８の表面に高低差の大きい凹凸部を形
成する。また、結晶粒中の欠陥に偏析した不純物濃度の
高い部分も同時にエッチングされ、多結晶シリコン膜８
の表面に多孔質層８ａが形成される。
グ速度の不純物濃度依存性の大きい（選択比１０以上
の）第１のエッチングとして１４０〜１７０℃に加熱し
た燐酸液に６０〜９０分間浸漬して多結晶シリコン膜８
の結晶粒界をエッチングし、図２（ｂ）に示すように、
多結晶シリコン膜８の表面に高低差の大きい凹凸部を形
成する。また、結晶粒中の欠陥に偏析した不純物濃度の
高い部分も同時にエッチングされ、多結晶シリコン膜８
の表面に多孔質層８ａが形成される。
【００１８】次に、エッチング速度の不純物濃度依存性
の小さい（選択比１〜２程度）の第２のエッチングとし
てアンモニア−過酸化水素水や希釈した弗酸と硝酸の混
合液で多孔質層８ａをエッチング除去し、図２（ｃ）に
示すように表面に数１０ｎｍ程度の凹凸を形成する。
の小さい（選択比１〜２程度）の第２のエッチングとし
てアンモニア−過酸化水素水や希釈した弗酸と硝酸の混
合液で多孔質層８ａをエッチング除去し、図２（ｃ）に
示すように表面に数１０ｎｍ程度の凹凸を形成する。
【００１９】次に、図１（ｃ）に示すように、多結晶シ
リコン膜８の上に窒化チタン膜やタングステン膜又は高
融点金属シリサイド膜等からなるバリアメタル膜９を
０．１μｍの厚さに堆積した後、スパッタ法によりアル
ミニウム系合金膜１０を０．８μｍの厚さに堆積してリ
フローさせ、コンタクトホール６，７内を充填し、アル
ミニウム系合金膜１０，バリアメタル膜９，多結晶シリ
コン膜８を選択的に順次エッチングして上層の電極配線
を形成する。
リコン膜８の上に窒化チタン膜やタングステン膜又は高
融点金属シリサイド膜等からなるバリアメタル膜９を
０．１μｍの厚さに堆積した後、スパッタ法によりアル
ミニウム系合金膜１０を０．８μｍの厚さに堆積してリ
フローさせ、コンタクトホール６，７内を充填し、アル
ミニウム系合金膜１０，バリアメタル膜９，多結晶シリ
コン膜８を選択的に順次エッチングして上層の電極配線
を形成する。
【００２０】なお、多結晶シリコン膜８は選択ＣＶＤ法
を用いてコンタクトホール６に露出した拡散層３の表面
にのみ堆積しても良い。
を用いてコンタクトホール６に露出した拡散層３の表面
にのみ堆積しても良い。
【００２１】
【発明の効果】以上説明したように本発明は、コンタク
トホールに露出させた拡散層の表面に不純物を含有させ
た多結晶シリコン膜を堆積して不純物濃度依存性の大き
い第１のエッチングと不純物濃度依存性の小さい第２の
エッチングにより、多結晶シリコン膜の表面に高低差の
大きい凹凸を形成して上層の電極配線との接触面積を格
段に増大させ、口径の微細なコンタクトホールにおける
コンタクト抵抗を大幅に低減させるという効果を有す
る。
トホールに露出させた拡散層の表面に不純物を含有させ
た多結晶シリコン膜を堆積して不純物濃度依存性の大き
い第１のエッチングと不純物濃度依存性の小さい第２の
エッチングにより、多結晶シリコン膜の表面に高低差の
大きい凹凸を形成して上層の電極配線との接触面積を格
段に増大させ、口径の微細なコンタクトホールにおける
コンタクト抵抗を大幅に低減させるという効果を有す
る。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図２】図１の一部を拡大した模式的断面図。
【図３】従来の半導体装置の製造方法の第１の例を説明
するための工程順に示した半導体チップの断面図。
するための工程順に示した半導体チップの断面図。
【図４】従来の半導体装置の製造方法の第２の例を説明
するための工程順に示した半導体チップの断面図。
するための工程順に示した半導体チップの断面図。
１ シリコン基板 ２ フィールド酸化膜 ３ 拡散層 ４ 下層配線 ５ 層間絶縁膜 ６，７ コンタクトホール ８ 多結晶シリコン膜 ８ａ 多孔質層 ９ バリアメタル膜 １０ アルミニウム系合金膜
Claims (3)
- 【請求項１】 半導体基板の一主面に形成した拡散層を
含む表面に層間絶縁膜を形成し前記層間絶縁膜を選択的
にエッチングしてコンタクトホールを形成する工程と、
前記コンタクトホールに露出した前記拡散層を含む表面
に不純物を含有する多結晶シリコン膜を堆積する工程
と、エッチング速度の不純物濃度依存性の大きい第１の
エッチングで前記多結晶シリコン膜の不純物濃度の高い
結晶粒界および結晶欠陥をエッチングして多孔質層を形
成した後エッチング速度の不純物濃度依存性の小さい第
２のエッチングで前記多孔質層を除去し高低差の大きい
凹凸を形成する工程と、前記多結晶シリコン膜の表面に
バリアメタル膜および金属膜を順次堆積してパターニン
グし電極配線を形成する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項２】 第１のエッチングが熱燐酸溶液によるウ
ェットエッチングである請求項１記載の半導体装置の製
造方法。 - 【請求項３】 第２のエッチングがアンモニアと過酸化
水素水の混合溶液又は希釈した弗酸と硝酸の混合溶液に
よるウェットエッチングである請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29441394A JP2611744B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29441394A JP2611744B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153786A JPH08153786A (ja) | 1996-06-11 |
| JP2611744B2 true JP2611744B2 (ja) | 1997-05-21 |
Family
ID=17807436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29441394A Expired - Lifetime JP2611744B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611744B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102458923B1 (ko) | 2016-02-01 | 2022-10-25 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
-
1994
- 1994-11-29 JP JP29441394A patent/JP2611744B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153786A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677163A (ja) | 半導体装置およびその製造方法 | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JPH09139429A (ja) | 半導体装置の製造方法 | |
| JP2817645B2 (ja) | 半導体装置の製造方法 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| US4879253A (en) | Method for fabricating a semiconductor device using a BPSG layer containing high concentrations of phosphorus and boron | |
| JPH04317358A (ja) | 半導体装置の製造方法 | |
| US6166395A (en) | Amorphous silicon interconnect with multiple silicon layers | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10335607A (ja) | 半導体装置の製造方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JP2611744B2 (ja) | 半導体装置の製造方法 | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS6022502B2 (ja) | 半導体装置の製造方法 | |
| US6399494B1 (en) | Method of making a semiconductor device | |
| JPH10256187A (ja) | 半導体装置及びその製造方法 | |
| JP3085831B2 (ja) | 半導体装置の製造方法 | |
| JP3160811B2 (ja) | 半導体素子の配線形成方法 | |
| KR100811449B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPS6160580B2 (ja) | ||
| JP3019803B2 (ja) | 半導体装置の製造方法 | |
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JPH0737878A (ja) | 半導体装置の製造方法 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970107 |