JP2608889B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2608889B2 JP2608889B2 JP62053379A JP5337987A JP2608889B2 JP 2608889 B2 JP2608889 B2 JP 2608889B2 JP 62053379 A JP62053379 A JP 62053379A JP 5337987 A JP5337987 A JP 5337987A JP 2608889 B2 JP2608889 B2 JP 2608889B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- film
- semiconductor device
- oxide film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、多層配線を得るに好適な半導体装置の製造
方法に関する。
方法に関する。
従来の技術 超LSIプロセスにおいて、ボロンリンケイ酸ガラス
（以下、BPSG膜と略す）は、多層配線の層間絶縁膜に利
用されている。層間絶縁膜として使われる場合、BPSG膜
は通常２つの高温プロセス工程（フローとリフロー）を
経て、下層配線の凹凸を平坦化する。
（以下、BPSG膜と略す）は、多層配線の層間絶縁膜に利
用されている。層間絶縁膜として使われる場合、BPSG膜
は通常２つの高温プロセス工程（フローとリフロー）を
経て、下層配線の凹凸を平坦化する。
BPSG膜のフローとリフローを採用した従来のMOS型半
導体装置の製造方法を第２図（ａ）〜（ｄ）の工程図を
参照して説明する。
導体装置の製造方法を第２図（ａ）〜（ｄ）の工程図を
参照して説明する。
この製造方法では、先ず、シリコン基板１の一方の主
面側に選択酸化（LOCOS）膜2,ゲート酸化膜3,多結晶シ
リコンゲート層4,拡散層５を形成し、さらに基板表面全
域に窒化シリコン膜６を堆積する。次に、例えば、ボロ
ン濃度３重量％、リン濃度４重量％のBPSG膜７を堆積
し、表面を平坦化するため酸素ガス中、900℃で60分間
の熱処理（フロー処理）を施す。引き続きBPSG膜７と窒
化シリコン膜６にコンタクト孔８を開孔する〔第２図
（ａ）〕。次に、フォスフィン（PH3）を含む酸素ガス
中で900℃の熱処理（リフロー処理）を20分間にわたり
施す。この熱処理により急峻であったコンタクト孔８の
段差部の形状が丸みを帯び、コンタクト孔８の側壁部に
はテーパーが付与される〔第２図（ｂ）〕。なお、PH3
を含む酸素ガス中での処理は、不活性ガス（N2など）中
の処理に比べ、リフロー効果が高いばかりでなく、重金
属やNa等をリンゲッタして半導体素子特性の信頼性を高
める効果の面でも勝っている。また、コンタクト孔内の
シリコン基板にリンが深く熱拡散されるため拡散が浅い
場合に、アルミニウム配線時にアルミニウム電極とシリ
コン基板の合金化によって生じたスパイクに起因する接
合の破壊にともなうコンタクト部でのリーク電流の発生
も抑制される。
面側に選択酸化（LOCOS）膜2,ゲート酸化膜3,多結晶シ
リコンゲート層4,拡散層５を形成し、さらに基板表面全
域に窒化シリコン膜６を堆積する。次に、例えば、ボロ
ン濃度３重量％、リン濃度４重量％のBPSG膜７を堆積
し、表面を平坦化するため酸素ガス中、900℃で60分間
の熱処理（フロー処理）を施す。引き続きBPSG膜７と窒
化シリコン膜６にコンタクト孔８を開孔する〔第２図
（ａ）〕。次に、フォスフィン（PH3）を含む酸素ガス
中で900℃の熱処理（リフロー処理）を20分間にわたり
施す。この熱処理により急峻であったコンタクト孔８の
段差部の形状が丸みを帯び、コンタクト孔８の側壁部に
はテーパーが付与される〔第２図（ｂ）〕。なお、PH3
を含む酸素ガス中での処理は、不活性ガス（N2など）中
の処理に比べ、リフロー効果が高いばかりでなく、重金
属やNa等をリンゲッタして半導体素子特性の信頼性を高
める効果の面でも勝っている。また、コンタクト孔内の
シリコン基板にリンが深く熱拡散されるため拡散が浅い
場合に、アルミニウム配線時にアルミニウム電極とシリ
コン基板の合金化によって生じたスパイクに起因する接
合の破壊にともなうコンタクト部でのリーク電流の発生
も抑制される。
なお、この工程では、コンタクト孔８の底面に露出し
ていたシリコン基板面部分に酸化膜９が成長される。
ていたシリコン基板面部分に酸化膜９が成長される。
この後、第２図（ｃ）に示すように、リフロー工程で
シリコンの露出面に成長した酸化膜９を緩衝液にふっ化
アンモン（NH4F）を用いたバッファードふっ酸（HF:NH4
F＝1:20）で50秒間ほどエッチング処理して除去する。
最後に、上層配線としてアルミニウム配線10を形成する
ことによりMOS型トランジスタが完成する（第２図
（ｄ））。
シリコンの露出面に成長した酸化膜９を緩衝液にふっ化
アンモン（NH4F）を用いたバッファードふっ酸（HF:NH4
F＝1:20）で50秒間ほどエッチング処理して除去する。
最後に、上層配線としてアルミニウム配線10を形成する
ことによりMOS型トランジスタが完成する（第２図
（ｄ））。
発明が解決しようとする問題点 しかしながら、コンタクト孔８に成長した酸化膜９を
除去するために、上述したウエットエッチングによる等
方性エッチング処理を施すと、リフロー工程で形成され
たコンタクト孔８の開口端縁における丸みや側壁部にお
けるテーパが小さくなり、上層配線のステップカバレー
ジが悪化する。このコンタクト孔８の形状変化を抑える
ためにはエッチング時間を短縮すればよいが、コンタク
ト部の酸化膜が一部で残ることがありコンタクト抵抗の
ばらつきや抵抗値の増大につながる不都合が派生する。
除去するために、上述したウエットエッチングによる等
方性エッチング処理を施すと、リフロー工程で形成され
たコンタクト孔８の開口端縁における丸みや側壁部にお
けるテーパが小さくなり、上層配線のステップカバレー
ジが悪化する。このコンタクト孔８の形状変化を抑える
ためにはエッチング時間を短縮すればよいが、コンタク
ト部の酸化膜が一部で残ることがありコンタクト抵抗の
ばらつきや抵抗値の増大につながる不都合が派生する。
問題点を解決するための手段 本発明の半導体装置の製造方法は、半導体素子の作り
込まれた半導体基板上に絶縁膜を形成したのち、第１の
熱処理を施す工程、前記絶縁膜上に所定パターンのレジ
ストマスクを形成して、前記絶縁膜をドライエッチング
により、前記所定パターンに開孔する工程、前記半導体
基板に酸化性雰囲気中で第２の熱処理を施す工程、前記
第２の熱処理後に、異方性エッチングによって、前記所
定パターンの開孔底部の前記半導体基板面に成長した酸
化膜を除去する工程をそなえたものである。
込まれた半導体基板上に絶縁膜を形成したのち、第１の
熱処理を施す工程、前記絶縁膜上に所定パターンのレジ
ストマスクを形成して、前記絶縁膜をドライエッチング
により、前記所定パターンに開孔する工程、前記半導体
基板に酸化性雰囲気中で第２の熱処理を施す工程、前記
第２の熱処理後に、異方性エッチングによって、前記所
定パターンの開孔底部の前記半導体基板面に成長した酸
化膜を除去する工程をそなえたものである。
作用 本発明の半導体装置の製造方法によれば、酸化雰囲気
中での第２の熱処理で、リフロー作用が促進されるとと
もに、異方性エッチングによって、開孔底部の半導体基
板面に成長した酸化膜を完全に除去する過程で、成長し
た酸化膜量とエッチング量とをバランスさせて、結果と
して、開孔の形状を、リフロー処理前の形状にそのまま
維持される。
中での第２の熱処理で、リフロー作用が促進されるとと
もに、異方性エッチングによって、開孔底部の半導体基
板面に成長した酸化膜を完全に除去する過程で、成長し
た酸化膜量とエッチング量とをバランスさせて、結果と
して、開孔の形状を、リフロー処理前の形状にそのまま
維持される。
実施例 本発明にかかる半導体装置の製造方法の一実施例を図
面を参照して説明する。第１図（ａ）〜（ｄ）はMOS型
集積回路の製造工程図であり、簡明化のために１個のMO
S型トランジスタ部を拡大して示した。
面を参照して説明する。第１図（ａ）〜（ｄ）はMOS型
集積回路の製造工程図であり、簡明化のために１個のMO
S型トランジスタ部を拡大して示した。
本発明の製造方法でも、先ず、シリコン基板１の一方
の主面側に選択酸化（LOCOS）膜2,ゲート酸化膜3,多結
晶シリコンゲート層4,拡散層５を形成し、さらに基板表
面全域に窒化シリコン膜６を堆積する。次に、例えばボ
ロン濃度３重量％，リン濃度４重量％のBPSG膜７を堆積
し、表面を平坦化するため酸素ガス中、900℃で60分間
の熱処理（フロー処理）を施す。引き続きレジストパタ
ーンをマスクとしてドライエッチング処理を施し、BPSG
膜７と窒化シリコン膜６にコンタクト孔９を開孔する
〔第１図（ａ）〕。次に、レジストパターンを除き、フ
ォスフィン（PH3）を含む酸素ガス中、900℃で20分間の
熱処理（リフロー処理）を施す。この工程で、コンタク
ト孔の底部に膜厚が300〜700Å程度の酸化膜９が形成さ
れる〔第１図（ｂ）〕。
の主面側に選択酸化（LOCOS）膜2,ゲート酸化膜3,多結
晶シリコンゲート層4,拡散層５を形成し、さらに基板表
面全域に窒化シリコン膜６を堆積する。次に、例えばボ
ロン濃度３重量％，リン濃度４重量％のBPSG膜７を堆積
し、表面を平坦化するため酸素ガス中、900℃で60分間
の熱処理（フロー処理）を施す。引き続きレジストパタ
ーンをマスクとしてドライエッチング処理を施し、BPSG
膜７と窒化シリコン膜６にコンタクト孔９を開孔する
〔第１図（ａ）〕。次に、レジストパターンを除き、フ
ォスフィン（PH3）を含む酸素ガス中、900℃で20分間の
熱処理（リフロー処理）を施す。この工程で、コンタク
ト孔の底部に膜厚が300〜700Å程度の酸化膜９が形成さ
れる〔第１図（ｂ）〕。
この後、酸化膜９をドライエッチング（CHF3,O2）で
１分間ほど異方性エッチングして除去する。第１図
（ｃ）はこの処理が施された後の形状を示す図であり、
コンタクト孔８の形状は、処理前の形状をほぼ保ってい
る。この異方性エッチング処理でコンタクト孔の形状が
ほぼそのままに保たれるのは、リフロー工程で生じるBP
SG膜中のリンの濃度分布の影響を受けないためと考えら
れる。従来のように等方性エッチング処理を施す方法で
は、エッチングレートがリン濃度に依存しており、リン
濃度が高くなるとエッチングレートも高くなる。ところ
で、リンはコンタクト孔の下端部近傍で高濃度に分布す
るため、等方性エッチングによるとコンタクト孔の下端
部でエッチングが早く進行してコンタクト孔の形状が変
化するものと考えられる。
１分間ほど異方性エッチングして除去する。第１図
（ｃ）はこの処理が施された後の形状を示す図であり、
コンタクト孔８の形状は、処理前の形状をほぼ保ってい
る。この異方性エッチング処理でコンタクト孔の形状が
ほぼそのままに保たれるのは、リフロー工程で生じるBP
SG膜中のリンの濃度分布の影響を受けないためと考えら
れる。従来のように等方性エッチング処理を施す方法で
は、エッチングレートがリン濃度に依存しており、リン
濃度が高くなるとエッチングレートも高くなる。ところ
で、リンはコンタクト孔の下端部近傍で高濃度に分布す
るため、等方性エッチングによるとコンタクト孔の下端
部でエッチングが早く進行してコンタクト孔の形状が変
化するものと考えられる。
次に、従来の方法と同様に周知の方法でアルミニウム
配線10を形成する〔第１図（ｄ）〕。以上の工程を経て
二層配線構造をもつMOS型集積回路が形成される。
配線10を形成する〔第１図（ｄ）〕。以上の工程を経て
二層配線構造をもつMOS型集積回路が形成される。
なお、本実施例ではBPSG膜について説明したが、燐け
い酸ガラス（PSG）、硼けい酸ガラス（BSG）および砒け
い酸ガラス（AsSG）が用いられる半導体装置に実施して
も同じ効果があることを確認した。
い酸ガラス（PSG）、硼けい酸ガラス（BSG）および砒け
い酸ガラス（AsSG）が用いられる半導体装置に実施して
も同じ効果があることを確認した。
また、本発明をMOS型集積回路の製造を例示して説明
したが、本発明はガラスリフローが必要な半導体装置全
般に応用できるものである。
したが、本発明はガラスリフローが必要な半導体装置全
般に応用できるものである。
発明の効果 以上説明したように、本発明の製造方法によればコン
タクト孔の適当な形状を保つことができるため、BPSG膜
上の金属配線の断線やコンタクト抵抗の増大を防止する
ことができ、半導体装置の信頼性を大幅に向上させる効
果がある。
タクト孔の適当な形状を保つことができるため、BPSG膜
上の金属配線の断線やコンタクト抵抗の増大を防止する
ことができ、半導体装置の信頼性を大幅に向上させる効
果がある。
第１図（ａ）〜（ｄ）は、本発明にかかる半導体装置の
製造方法の一実施例を示す工程断面図、第２図（ａ）〜
（ｄ）は従来例の工程断面図である。 １……シリコン基板、２……LOCOS膜、３……ゲート酸
化膜、４……多結晶シリコンゲート層、５……拡散層、
６……窒化シリコン膜、７……BPSG膜、８……コンタク
ト孔、９……酸化膜、10……アルミニウム配線。
製造方法の一実施例を示す工程断面図、第２図（ａ）〜
（ｄ）は従来例の工程断面図である。 １……シリコン基板、２……LOCOS膜、３……ゲート酸
化膜、４……多結晶シリコンゲート層、５……拡散層、
６……窒化シリコン膜、７……BPSG膜、８……コンタク
ト孔、９……酸化膜、10……アルミニウム配線。
フロントページの続き (56)参考文献 特開 昭63−24645（ＪＰ，Ａ) 特開 昭62−183142（ＪＰ，Ａ) 特開 昭62−40746（ＪＰ，Ａ) 特開 昭61−144043（ＪＰ，Ａ) 特開 昭60−123027（ＪＰ，Ａ) 特開 昭61−248525（ＪＰ，Ａ) 特開 昭61−214538（ＪＰ，Ａ) 特開 昭61−147550（ＪＰ，Ａ) 特開 昭60−30128（ＪＰ，Ａ) 特開 昭55−107267（ＪＰ，Ａ) 特開 昭55−21192（ＪＰ，Ａ) 特開 昭54−60558（ＪＰ，Ａ) 特開 昭54−29569（ＪＰ，Ａ) 特開 昭52−52576（ＪＰ，Ａ) 特表 昭56−500631（ＪＰ，Ａ)
Claims (3)
- 【請求項１】半導体素子の作り込まれた半導体基板上に
絶縁膜を形成したのち、第１の熱処理を施す工程、前記
絶縁膜上に所定パターンのレジストマスクを形成して、
前記絶縁膜をドライエッチングにより、前記所定パター
ンに開孔する工程、前記半導体基板に酸化性雰囲気中で
第２の熱処理を施す工程、前記第２の熱処理後に、異方
性エッチングによって、前記所定パターンの開孔底部の
前記半導体基板面に成長した酸化膜を完全に除去する工
程をそなえた半導体装置の製造方法。 - 【請求項２】第２の熱処理を、リン原子を含む酸化性雰
囲気中で行うことを特徴とする特許請求の範囲第１項に
記載の半導体装置の製造方法。 - 【請求項３】絶縁膜に、ボロン（Ｂ）、リン（Ｐ）、ヒ
素（As）の少なくとも１つを含む複合酸化けい素膜を用
いることを特徴とする特許請求の範囲第１項に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053379A JP2608889B2 (ja) | 1987-03-09 | 1987-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053379A JP2608889B2 (ja) | 1987-03-09 | 1987-03-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220547A JPS63220547A (ja) | 1988-09-13 |
| JP2608889B2 true JP2608889B2 (ja) | 1997-05-14 |
Family
ID=12941184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62053379A Expired - Lifetime JP2608889B2 (ja) | 1987-03-09 | 1987-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608889B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5460558A (en) * | 1977-10-24 | 1979-05-16 | Hitachi Ltd | Electrode forming method |
| JPS5923468B2 (ja) * | 1978-08-03 | 1984-06-02 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS57153450A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Manufacture of integrated circuit device |
| JPS60123027A (ja) * | 1983-12-07 | 1985-07-01 | Toshiba Corp | 半導体装置の製造方法 |
| GB8431525D0 (en) * | 1984-12-13 | 1985-01-23 | Standard Telephones Cables Ltd | Forming glass layers |
| JPH0770502B2 (ja) * | 1985-04-26 | 1995-07-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS6240746A (ja) * | 1985-08-16 | 1987-02-21 | Nec Corp | 半導体装置 |
-
1987
- 1987-03-09 JP JP62053379A patent/JP2608889B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63220547A (ja) | 1988-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6242385B2 (ja) | ||
| US4948743A (en) | Method of manufacturing a semiconductor device | |
| JPS59159544A (ja) | 半導体装置およびその製造方法 | |
| JP2608889B2 (ja) | 半導体装置の製造方法 | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| JPH0897202A (ja) | 半導体装置の製造方法 | |
| JPH06177239A (ja) | トレンチ素子分離構造の製造方法 | |
| JPS6160580B2 (ja) | ||
| JP2611744B2 (ja) | 半導体装置の製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| JPH01253254A (ja) | 半導体装置の製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPS6386522A (ja) | 半導体装置の製造方法 | |
| JPH07249633A (ja) | 半導体装置の製造方法 | |
| JPH0810681B2 (ja) | 半導体装置の製造方法 | |
| JPH02224226A (ja) | 半導体装置の製造方法 | |
| JPS61152062A (ja) | 半導体装置の製造方法 | |
| JPS6038873A (ja) | 半導体装置の製造方法 | |
| JPS6167251A (ja) | 半導体装置の製造方法 | |
| JPH07147282A (ja) | 半導体装置の製造方法 | |
| JPH01283820A (ja) | 半導体装置の製造方法 | |
| JPS63237542A (ja) | 半導体装置 |