JPH02224226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02224226A JPH02224226A JP25089289A JP25089289A JPH02224226A JP H02224226 A JPH02224226 A JP H02224226A JP 25089289 A JP25089289 A JP 25089289A JP 25089289 A JP25089289 A JP 25089289A JP H02224226 A JPH02224226 A JP H02224226A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- semiconductor substrate
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 239000012808 vapor phase Substances 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 abstract description 29
- 239000010410 layer Substances 0.000 abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置の製造方法に関するものである
。
。
「従来技術」
従来、半導体装置の製造の際の配線工程において、半導
体基板からコンタクトをとるために、第５図（ａ）に示
すように半導体基板１上に層間絶縁膜（ＢＰＳＧ、ＰＳ
Ｇ等）２が形成された状態から、第５図（ｂ）に示すよ
うに異方性エツチングによりコンタクト穴３を形成し、
配線材料によりこのコンタクト穴３部分から半導体基板
１のＰ“層にコンタクトをとるようにしていた。ところ
が、このとき、層間絶縁膜２の縁部の段差が垂直となり
、配線材料であるアルミニウム膜に段切れが発生し断線
してしまう。
体基板からコンタクトをとるために、第５図（ａ）に示
すように半導体基板１上に層間絶縁膜（ＢＰＳＧ、ＰＳ
Ｇ等）２が形成された状態から、第５図（ｂ）に示すよ
うに異方性エツチングによりコンタクト穴３を形成し、
配線材料によりこのコンタクト穴３部分から半導体基板
１のＰ“層にコンタクトをとるようにしていた。ところ
が、このとき、層間絶縁膜２の縁部の段差が垂直となり
、配線材料であるアルミニウム膜に段切れが発生し断線
してしまう。
この配線材料の段切れ対策として、リフロー法がある。
これは、第５図（Ｃ）に示すように、異方性エツチング
により層間絶縁膜２にコンタクト穴３を形成した後に、
層間絶縁膜２が流れる程度（変型可能な）の高温で処理
（リフロー）することによりコンタクト穴３の縁部に丸
みをつけ、第５図（ｄ）に示すように、配線材料４の段
切れを防止するものである。
により層間絶縁膜２にコンタクト穴３を形成した後に、
層間絶縁膜２が流れる程度（変型可能な）の高温で処理
（リフロー）することによりコンタクト穴３の縁部に丸
みをつけ、第５図（ｄ）に示すように、配線材料４の段
切れを防止するものである。
［発明が解決しようとする課題］
ところが、上述したりフロー法ではコンタクト穴３内に
半導体基板１が露出したまま高温処理を行なうため層間
絶縁膜２中の不純物（主に、リン）が気相拡散してコン
タクト穴３から半導体基板１に侵入してしまい、第５図
（Ｃ）に示すようにＰ＋層表面に薄いＮ層５が形成され
、コンタクト抵抗が増大してしまうという問題があった
。
半導体基板１が露出したまま高温処理を行なうため層間
絶縁膜２中の不純物（主に、リン）が気相拡散してコン
タクト穴３から半導体基板１に侵入してしまい、第５図
（Ｃ）に示すようにＰ＋層表面に薄いＮ層５が形成され
、コンタクト抵抗が増大してしまうという問題があった
。
この発明の目的は、コンタクト抵抗の増大を抑制できる
半導体装置を提供することにある。
半導体装置を提供することにある。
［課題を解決するための手段］
第１の発明は、半導体基板上の絶縁膜の一部をエツチン
グ除去してコンタクト穴を形成する第１工程と、前記コ
ンタクト穴の半導体基板露出部を保護膜で覆う第２工程
と、高温雰囲気にて絶縁膜をリフローさせ、前記コンタ
クト穴の側壁である絶縁膜に丸みをつける第３工程と、
前記保護膜を除去し、コンタクト穴内に半導体基板を露
出ざＵる第４工程と、前記コンタクト穴を含む絶縁膜上
に配線材料を配置する第５工程とを備えた半導体装置の
製造方法をその要旨とする。
グ除去してコンタクト穴を形成する第１工程と、前記コ
ンタクト穴の半導体基板露出部を保護膜で覆う第２工程
と、高温雰囲気にて絶縁膜をリフローさせ、前記コンタ
クト穴の側壁である絶縁膜に丸みをつける第３工程と、
前記保護膜を除去し、コンタクト穴内に半導体基板を露
出ざＵる第４工程と、前記コンタクト穴を含む絶縁膜上
に配線材料を配置する第５工程とを備えた半導体装置の
製造方法をその要旨とする。
第２の発明は、半導体基板上に絶縁膜を形成する第１工
程と、高温雰囲気により前記絶縁膜表面の不純物を気相
拡散させる第２工程と、前記半導体基板上の絶縁膜の一
部をエツチング除去してコンタクト穴を形成する第３工
程と、前記第２工程における不純物気相拡散温度よりも
低い温度での高温雰囲気にて絶縁膜をリフローさせ、前
記コンタク；〜穴の側壁である絶縁膜に丸みをつける第
４工程と、前記コンタクト穴を含む絶縁膜上に配線材料
を配置する第５工程とを備えた半導体装置の製造方法を
その要旨とするものである。
程と、高温雰囲気により前記絶縁膜表面の不純物を気相
拡散させる第２工程と、前記半導体基板上の絶縁膜の一
部をエツチング除去してコンタクト穴を形成する第３工
程と、前記第２工程における不純物気相拡散温度よりも
低い温度での高温雰囲気にて絶縁膜をリフローさせ、前
記コンタク；〜穴の側壁である絶縁膜に丸みをつける第
４工程と、前記コンタクト穴を含む絶縁膜上に配線材料
を配置する第５工程とを備えた半導体装置の製造方法を
その要旨とするものである。
［作用］
第１の発明は、第１工程により半導体基板上の絶縁膜の
一部をエツチング除去してコンタクト穴を形成した後に
、第２工程よりそのコンタクト穴の半導体基板露出部が
保護膜にて覆われ、第３工程により高温雰囲気にて絶縁
膜がリフローされてコンタクト穴の側壁である絶縁膜に
丸みがつけられる。このリフローの際に、コンタクト穴
の半導体基板露出部が保護膜にて覆われ絶縁膜中のリン
等の不純物の侵入が防止される。その後、第４工程によ
り前記保護膜が除去されてコンタクト穴内に半導体基板
が露出され、第５工程によりコンタクト穴を含む絶縁膜
上に配線材料が配置される。
一部をエツチング除去してコンタクト穴を形成した後に
、第２工程よりそのコンタクト穴の半導体基板露出部が
保護膜にて覆われ、第３工程により高温雰囲気にて絶縁
膜がリフローされてコンタクト穴の側壁である絶縁膜に
丸みがつけられる。このリフローの際に、コンタクト穴
の半導体基板露出部が保護膜にて覆われ絶縁膜中のリン
等の不純物の侵入が防止される。その後、第４工程によ
り前記保護膜が除去されてコンタクト穴内に半導体基板
が露出され、第５工程によりコンタクト穴を含む絶縁膜
上に配線材料が配置される。
第２の発明は、第１工程により半導体基板上に絶縁膜が
形成され、第２工程により高温雰囲気にて絶縁膜表面の
リン等の不純物が気相拡散され、第３工程により半導体
基板上の絶縁膜の一部がエツチング除去されてコンタク
１−穴が形成され、第４工程により第２工程における不
純物気相拡散温度よりも低い温度での高温雰囲気にて絶
縁膜がリフローされ、コンタクト穴の側壁である絶縁膜
に丸みがつけられる。このリフローの際に、その雰囲気
温度が不純物気相拡散温度よりも低く、又、既に絶縁膜
の表面は不純物が拡散しているので半導体基板への侵入
が防止される。その後、第５工程によりコンタク１〜穴
を含む絶縁膜上に配線材料が配置される。
形成され、第２工程により高温雰囲気にて絶縁膜表面の
リン等の不純物が気相拡散され、第３工程により半導体
基板上の絶縁膜の一部がエツチング除去されてコンタク
１−穴が形成され、第４工程により第２工程における不
純物気相拡散温度よりも低い温度での高温雰囲気にて絶
縁膜がリフローされ、コンタクト穴の側壁である絶縁膜
に丸みがつけられる。このリフローの際に、その雰囲気
温度が不純物気相拡散温度よりも低く、又、既に絶縁膜
の表面は不純物が拡散しているので半導体基板への侵入
が防止される。その後、第５工程によりコンタク１〜穴
を含む絶縁膜上に配線材料が配置される。
［第１実施例］
以下、この発明を具体化した一実施例を図面に従って説
明する。
明する。
第１図（ａ）に示すように、予めトランジスタ等を形成
した半導体基板（ウェハ）１１に対し、その表面の全面
に層間絶縁膜（ＢＰＳＧ、ＰＳＧ等）１２を形成する二
第１図（ａ）においては、半導体基板（ウェハ）１１の
Ｐチャネルトランジスタのソース・ドレイン部分を示す
。そして、層開路縁膜１２上にパターンニングしたレジ
スト１３を形成する。その後、このレジスト１３をマス
クとして異方性エツチングにより層間絶縁膜１２の一部
をエツチング除去し、コンタクト穴１４を形成する（第
１図（ｂ））。
した半導体基板（ウェハ）１１に対し、その表面の全面
に層間絶縁膜（ＢＰＳＧ、ＰＳＧ等）１２を形成する二
第１図（ａ）においては、半導体基板（ウェハ）１１の
Ｐチャネルトランジスタのソース・ドレイン部分を示す
。そして、層開路縁膜１２上にパターンニングしたレジ
スト１３を形成する。その後、このレジスト１３をマス
クとして異方性エツチングにより層間絶縁膜１２の一部
をエツチング除去し、コンタクト穴１４を形成する（第
１図（ｂ））。
引続き、半導体基板１１を炉に入れ、窒素（Ｎ２）と酸
素（０２）との雰囲気中で９５０℃以下での高温にする
。その結果、第１図（Ｃ）に示すように、コンタクト穴
１４の半導体基板１１の露出部には保護膜としての薄い
熱酸化膜（Ｓｉ ｏ２）１５が形成される。この熱酸化
膜１５の膜厚は、俊配りフローにより層間絶縁膜１２中
の不純物の侵入を防ぐことが可能な最小膜厚であるとと
もに希釈フッ酸液あるいはプラズマエツチングにて容易
に除去可能な最大膜厚である。より具体的には、５０〜
１２０Ａ程度である。
素（０２）との雰囲気中で９５０℃以下での高温にする
。その結果、第１図（Ｃ）に示すように、コンタクト穴
１４の半導体基板１１の露出部には保護膜としての薄い
熱酸化膜（Ｓｉ ｏ２）１５が形成される。この熱酸化
膜１５の膜厚は、俊配りフローにより層間絶縁膜１２中
の不純物の侵入を防ぐことが可能な最小膜厚であるとと
もに希釈フッ酸液あるいはプラズマエツチングにて容易
に除去可能な最大膜厚である。より具体的には、５０〜
１２０Ａ程度である。
ざらに、窒素（Ｎ２）の雰囲気中で炉の温度を９５０℃
に上げ層間絶縁膜１２に流動性をもたせリフローする。
に上げ層間絶縁膜１２に流動性をもたせリフローする。
その結果、第１図（ｄ）に示すように、熱酸化膜１５に
よってコンタクト穴１４での層間絶縁膜１２中の不純物
（リン）の気相拡散による侵入が防止された状態で、コ
ンタクト穴１４の縁部に丸みがつけられる。
よってコンタクト穴１４での層間絶縁膜１２中の不純物
（リン）の気相拡散による侵入が防止された状態で、コ
ンタクト穴１４の縁部に丸みがつけられる。
その後、第１図（ｅ）に示すように、希釈フッ酸液ある
いはプラズマエツチングにより熱酸化膜１５を除去する
。
いはプラズマエツチングにより熱酸化膜１５を除去する
。
引続き、第１図（ｆ＞に示すように、コンタクト穴１４
を含む層間絶縁膜１２上に配線材料としてのアルミニウ
ム１６を積層する。このとき、コンタクト穴１４の縁部
に丸みがつけられているのでアルミニウム１６の段切れ
が防止される。
を含む層間絶縁膜１２上に配線材料としてのアルミニウ
ム１６を積層する。このとき、コンタクト穴１４の縁部
に丸みがつけられているのでアルミニウム１６の段切れ
が防止される。
第２図は、このようにしてコンタクトをとった場合（本
実施例）における、このコンタクト部分での電圧■ａを
変化さＶたときの電流値Ｉａと微分抵抗ΔＶａ／Δ■ａ
の測定結果を示す。又、第３図はコンタクト穴１４の半
導体基板露出部に熱酸化膜１５を形成することなくリフ
ローした場合（従来方式）の電圧Ｖａを変化させたとき
の電流値）ａと微分抵抗ΔＶａ／ΔＩａの測定結果を示
す。
実施例）における、このコンタクト部分での電圧■ａを
変化さＶたときの電流値Ｉａと微分抵抗ΔＶａ／Δ■ａ
の測定結果を示す。又、第３図はコンタクト穴１４の半
導体基板露出部に熱酸化膜１５を形成することなくリフ
ローした場合（従来方式）の電圧Ｖａを変化させたとき
の電流値）ａと微分抵抗ΔＶａ／ΔＩａの測定結果を示
す。
この第２図及び第３図から明らかなように、従来方式（
第３図）に比べ本実施例（第２図）は、微分抵抗ΔＶａ
／ΔＩａが低くなっている。
第３図）に比べ本実施例（第２図）は、微分抵抗ΔＶａ
／ΔＩａが低くなっている。
又、従来方式（第３図）では、リフローの際にＰ＋領域
にＮ層５が形成されるために、ダイオード特性を示すこ
ととなる。即ち、電圧ＶａとしてＰ＋層に順方向の電圧
（プラス）をかけたとき電流値Ｉａの傾きが大きくなり
、又、逆バイアスをかけたとき電流値）ａの傾きが小さ
くなる。これに対し本実施例（第２図）では電圧Ｖａに
無関係に電流値（ａの傾きが一定値となり、リフローの
際にＰ＋領域にＮ層が形成されていないことが分る。
にＮ層５が形成されるために、ダイオード特性を示すこ
ととなる。即ち、電圧ＶａとしてＰ＋層に順方向の電圧
（プラス）をかけたとき電流値Ｉａの傾きが大きくなり
、又、逆バイアスをかけたとき電流値）ａの傾きが小さ
くなる。これに対し本実施例（第２図）では電圧Ｖａに
無関係に電流値（ａの傾きが一定値となり、リフローの
際にＰ＋領域にＮ層が形成されていないことが分る。
ざらに、従来方式では非オーミツク接触となっているの
に対し、本実施例はオーミック接触となる。
に対し、本実施例はオーミック接触となる。
このように本実施例によれば、コンタクト穴１４を形成
した後にコンタクト穴１４の半導体基板１１の露出部を
熱酸化膜１５で覆い、高温雰囲気にてコンタクト穴１４
の側壁である層間絶縁膜１２をリフローさせた俊に当該
熱酸化膜１５を除去するようにした。従って、従来方式
ではりフローの際に層間絶縁膜２中の不純物（主に、リ
ン）が気相拡散してコンタクト部から半導体基板１に浸
入してＰ＋層表面に薄いＮ層５が形成されコンタクト抵
抗が増大していたが、本実施例では熱酸化膜１５により
層間絶縁膜１２中の不純物（リン）の侵入を防ぐことが
でき、コンタクト抵抗の増大を抑制することができる。
した後にコンタクト穴１４の半導体基板１１の露出部を
熱酸化膜１５で覆い、高温雰囲気にてコンタクト穴１４
の側壁である層間絶縁膜１２をリフローさせた俊に当該
熱酸化膜１５を除去するようにした。従って、従来方式
ではりフローの際に層間絶縁膜２中の不純物（主に、リ
ン）が気相拡散してコンタクト部から半導体基板１に浸
入してＰ＋層表面に薄いＮ層５が形成されコンタクト抵
抗が増大していたが、本実施例では熱酸化膜１５により
層間絶縁膜１２中の不純物（リン）の侵入を防ぐことが
でき、コンタクト抵抗の増大を抑制することができる。
又、本実施例ではドライ酸化にて熱酸化膜１５を形成す
るようにしたので、連続した工程にて半導体装置を製造
することができる。即ち、炉にウェハを入れた後に炉内
温度の上昇に伴い雰囲気を換える（０２十Ｎ２→Ｎ２
＞ことにより熱酸化膜１５の形成とりフローを連続して
行なうことができる。
るようにしたので、連続した工程にて半導体装置を製造
することができる。即ち、炉にウェハを入れた後に炉内
温度の上昇に伴い雰囲気を換える（０２十Ｎ２→Ｎ２
＞ことにより熱酸化膜１５の形成とりフローを連続して
行なうことができる。
尚、この発明は上記実施例に限定されるものではなく、
例えば上記実施例ではドライ酸化にて熱酸化膜１５を形
成したがウェット酸化にて熱酸化膜１５を形成してもよ
い。又、上記実施例では保護膜として熱酸化膜１５を用
いたが、ＣＶＤによる酸化膜を用いてもよい。
例えば上記実施例ではドライ酸化にて熱酸化膜１５を形
成したがウェット酸化にて熱酸化膜１５を形成してもよ
い。又、上記実施例では保護膜として熱酸化膜１５を用
いたが、ＣＶＤによる酸化膜を用いてもよい。
［第２実施例］
以下、第２の発明に対応する第２実施例を説明する。
第４図（ａ）に示すように、予めトランジスタ等を形成
した半導体基板（ウェハ）１７に対し、その表面の全面
に居間絶縁膜（ＢＰＳＧ、ＰＳＧ等）１８を形成する。
した半導体基板（ウェハ）１７に対し、その表面の全面
に居間絶縁膜（ＢＰＳＧ、ＰＳＧ等）１８を形成する。
第４図（ａ）においては、半導体基板（ウェハ）１７の
Ｐチャネルトランジスタのソース・ドレイン部分を示す
。そして、第４図（ｂ）に示すように、半導体基板１７
を炉に入れ、窒素（Ｎ２）の雰囲気中で９３０℃の高温
にする。この９３０℃での熱処理により、居間絶縁膜（
ＢＰＳＧ、ＰＳＧ等）１８の平坦化及び吸湿防止が行な
われるとともに、層間絶縁膜（ＢＰＳＧ、ＰＳＧ等）１
８の表面のリンの気相拡散が行なわれる。
Ｐチャネルトランジスタのソース・ドレイン部分を示す
。そして、第４図（ｂ）に示すように、半導体基板１７
を炉に入れ、窒素（Ｎ２）の雰囲気中で９３０℃の高温
にする。この９３０℃での熱処理により、居間絶縁膜（
ＢＰＳＧ、ＰＳＧ等）１８の平坦化及び吸湿防止が行な
われるとともに、層間絶縁膜（ＢＰＳＧ、ＰＳＧ等）１
８の表面のリンの気相拡散が行なわれる。
その後、層間絶縁膜１８上にパターンニングしたレジス
ト１９を形成する。そして、第４図（Ｃ）に示すように
、このレジスト１９をマスクとして異方性エツチングに
より層間絶縁膜１８の一部をエツチング除去し、コンタ
ク１〜穴２０を形成する。
ト１９を形成する。そして、第４図（Ｃ）に示すように
、このレジスト１９をマスクとして異方性エツチングに
より層間絶縁膜１８の一部をエツチング除去し、コンタ
ク１〜穴２０を形成する。
引続き、半導体基板１７を炉に入れ、窒素（Ｎ２）の雰
囲気中で炉の温度を９００℃に上げ層間絶縁膜１８に流
動性をもたせリフローする。その結果、第４図（ｄ）に
示すように、コンタクト穴２０の縁部に丸みがつけられ
る。この際に、その雰囲気温度（９００℃）が不純物気
相拡散温度（９３０℃）よりも低く、又、既に絶縁膜１
８の表面は不純物が拡散しているので半導体基板１７へ
の侵入が防止される。
囲気中で炉の温度を９００℃に上げ層間絶縁膜１８に流
動性をもたせリフローする。その結果、第４図（ｄ）に
示すように、コンタクト穴２０の縁部に丸みがつけられ
る。この際に、その雰囲気温度（９００℃）が不純物気
相拡散温度（９３０℃）よりも低く、又、既に絶縁膜１
８の表面は不純物が拡散しているので半導体基板１７へ
の侵入が防止される。
引続き、第４図（ｅ）に示すように、コンタクト穴２０
を含む層間絶縁膜１８上に配線材料としてのアルミニウ
ム２１を積層する。このとき、コンタクト穴２０の縁部
に丸みがつけられているのでアルミニウム２１の段切れ
が防止される。
を含む層間絶縁膜１８上に配線材料としてのアルミニウ
ム２１を積層する。このとき、コンタクト穴２０の縁部
に丸みがつけられているのでアルミニウム２１の段切れ
が防止される。
このように製造された半導体装置においても第２図に示
す特性が得られ、従来方式（第３図）に比べ本実施例（
第２図）は、微分抵抗ΔＶａ／Δ■ａが低くなっている
。さらに、従来方式では非オーミツク接触となっている
のに対し、本実施例はオーミック接触となる。
す特性が得られ、従来方式（第３図）に比べ本実施例（
第２図）は、微分抵抗ΔＶａ／Δ■ａが低くなっている
。さらに、従来方式では非オーミツク接触となっている
のに対し、本実施例はオーミック接触となる。
このように本実施例は、半導体基板１７上に層間絶縁膜
１８を形成しく第１工程）、９３０℃の高温雰囲気によ
り層間絶縁膜１８表面の不純物を気相拡散させ（第２工
程）、半導体基板１７上の層間絶縁膜１８の一部をエツ
チング除去してコンタクト穴２０を形成する（第３工程
）。そして、第２工程における不純物気相拡散温度より
も低い９００ ’Ｃの温度での高温雰囲気にて層間絶縁
膜１８をリフローさせ、コンタク１−穴２０の側壁であ
る層間絶縁膜１８に丸みをつけ（第４工程）、コンタク
ト穴２０を含む絶縁膜上にアルミニウム（配線材料）を
配置した（第５工程）。このように、コンタクト穴２０
を形成する前に、リフローする際の温度（９００℃）よ
りも高い温度（９３０℃）で熱処理を行なったので、リ
フローの際には気相拡散は発生せずに、コンタクト抵抗
の増大を抑制することができる。
１８を形成しく第１工程）、９３０℃の高温雰囲気によ
り層間絶縁膜１８表面の不純物を気相拡散させ（第２工
程）、半導体基板１７上の層間絶縁膜１８の一部をエツ
チング除去してコンタクト穴２０を形成する（第３工程
）。そして、第２工程における不純物気相拡散温度より
も低い９００ ’Ｃの温度での高温雰囲気にて層間絶縁
膜１８をリフローさせ、コンタク１−穴２０の側壁であ
る層間絶縁膜１８に丸みをつけ（第４工程）、コンタク
ト穴２０を含む絶縁膜上にアルミニウム（配線材料）を
配置した（第５工程）。このように、コンタクト穴２０
を形成する前に、リフローする際の温度（９００℃）よ
りも高い温度（９３０℃）で熱処理を行なったので、リ
フローの際には気相拡散は発生せずに、コンタクト抵抗
の増大を抑制することができる。
［発明の効果］
以上詳述したようにこの発明によれば、コンタクト抵抗
の増大を抑制できる優れた効果を発揮する。
の増大を抑制できる優れた効果を発揮する。
第１図（ａ）〜（ｆ）は第１実施例の半導体装置の製造
工程を示す図、第２図は電圧変化に対する電流値及び微
分抵抗値を示す図、第３図は電圧変化に苅する電流値及
び微分抵抗値を示す図、第４図（ａ）〜（ｅ）は第２実
施例の半導体装置の製造工程を示す図、第５図（ａ）〜
（ｄ）は従来の半導体装置の製造工程を示す図である。 １１は半導体基板、１２は層間絶縁膜、１４はコンタク
ト穴、１５は保護膜としての熱酸化膜、１６は配線材料
としてのアルミニウム、１７は半導体基板、１８は層間
絶縁膜、２０はコンタクト穴、２１は配線材料としての
アルミニウム。 特許出願人 日本電装 株式会社 代 理 人 弁理士 恩１）博宣（ほか１名）第２
図 第３図 第５図
工程を示す図、第２図は電圧変化に対する電流値及び微
分抵抗値を示す図、第３図は電圧変化に苅する電流値及
び微分抵抗値を示す図、第４図（ａ）〜（ｅ）は第２実
施例の半導体装置の製造工程を示す図、第５図（ａ）〜
（ｄ）は従来の半導体装置の製造工程を示す図である。 １１は半導体基板、１２は層間絶縁膜、１４はコンタク
ト穴、１５は保護膜としての熱酸化膜、１６は配線材料
としてのアルミニウム、１７は半導体基板、１８は層間
絶縁膜、２０はコンタクト穴、２１は配線材料としての
アルミニウム。 特許出願人 日本電装 株式会社 代 理 人 弁理士 恩１）博宣（ほか１名）第２
図 第３図 第５図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上の絶縁膜の一部をエッチング除去して
コンタクト穴を形成する第１工程と、前記コンタクト穴
の半導体基板露出部を保護膜で覆う第２工程と、 高温雰囲気にて絶縁膜をリフローさせ、前記コンタクト
穴の側壁である絶縁膜に丸みをつける第３工程と、 前記保護膜を除去し、コンタクト穴内に半導体基板を露
出させる第４工程と、 前記コンタクト穴を含む絶縁膜上に配線材料を配置する
第５工程と を備えたことを特徴とする半導体装置の製造方法。 ２、半導体基板上に絶縁膜を形成する第１工程と、高温
雰囲気により前記絶縁膜表面の不純物を気相拡散させる
第２工程と、 前記半導体基板上の絶縁膜の一部をエッチング除去して
コンタクト穴を形成する第３工程と、前記第２工程にお
ける不純物気相拡散温度よりも低い温度での高温雰囲気
にて絶縁膜をリフローさせ、前記コンタクト穴の側壁で
ある絶縁膜に丸みをつける第４工程と、 前記コンタクト穴を含む絶縁膜上に配線材料を配置する
第５工程と を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1250892A JP2752457B2 (ja) | 1988-11-21 | 1989-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29416788 | 1988-11-21 | ||
| JP63-294167 | 1988-11-21 | ||
| JP1250892A JP2752457B2 (ja) | 1988-11-21 | 1989-09-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224226A true JPH02224226A (ja) | 1990-09-06 |
| JP2752457B2 JP2752457B2 (ja) | 1998-05-18 |
Family
ID=26539974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1250892A Expired - Lifetime JP2752457B2 (ja) | 1988-11-21 | 1989-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752457B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538906A (en) * | 1994-03-29 | 1996-07-23 | Sharp Kabushiki Kaisha | Process for producing mask ROM |
| US5759869A (en) * | 1991-12-31 | 1998-06-02 | Sgs-Thomson Microelectronics, Inc. | Method to imporve metal step coverage by contact reflow |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384467A (en) * | 1976-12-29 | 1978-07-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6092615A (ja) * | 1983-10-27 | 1985-05-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6386522A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-09-27 JP JP1250892A patent/JP2752457B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384467A (en) * | 1976-12-29 | 1978-07-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6092615A (ja) * | 1983-10-27 | 1985-05-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6386522A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759869A (en) * | 1991-12-31 | 1998-06-02 | Sgs-Thomson Microelectronics, Inc. | Method to imporve metal step coverage by contact reflow |
| US5538906A (en) * | 1994-03-29 | 1996-07-23 | Sharp Kabushiki Kaisha | Process for producing mask ROM |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2752457B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| JPH02224226A (ja) | 半導体装置の製造方法 | |
| JP2001036074A (ja) | 半導体装置およびその製造方法 | |
| JPS5817673A (ja) | 電界効果トランジスタ | |
| JPS61285766A (ja) | 半導体装置の製造方法 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| JPS58197826A (ja) | 半導体装置の製造方法 | |
| JPH043419A (ja) | 半導体装置の製造方法 | |
| JPH0228956A (ja) | 半導体集積回路装置 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS63283060A (ja) | 絶縁分離型半導体装置およびその製造方法 | |
| JPS6134255B2 (ja) | ||
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JP2608889B2 (ja) | 半導体装置の製造方法 | |
| JPH01245560A (ja) | 半導体装置の製造方法 | |
| JPH02222543A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH061803B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6118350B2 (ja) | ||
| JPH08250445A (ja) | 半導体装置の製造方法 | |
| JPH0845952A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |