JPH08250445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08250445A JPH08250445A JP7959895A JP7959895A JPH08250445A JP H08250445 A JPH08250445 A JP H08250445A JP 7959895 A JP7959895 A JP 7959895A JP 7959895 A JP7959895 A JP 7959895A JP H08250445 A JPH08250445 A JP H08250445A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- diffusion layer
- film
- selective
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 高抵抗素子を成す低濃度拡散層１１ｐｒを選
択酸化膜１０下に有する半導体装置の製造方法におい
て、その低濃度拡散層１１ｐｒの抵抗値の精度を高め
る。 【構成】 基板１の表面部の低濃度拡散層を形成すべき
領域にその形成すべき拡散層と同じ導電型の不純物９を
打ち込み、基板１表面の選択酸化膜１０を形成すべき部
分以外を耐酸化性マスク膜３で覆って基板１表面部を加
熱酸化することにより上記不純物９からなる低濃度拡散
層１１、１１ｐｒを下側に有する選択酸化膜１０を形成
する。
択酸化膜１０下に有する半導体装置の製造方法におい
て、その低濃度拡散層１１ｐｒの抵抗値の精度を高め
る。 【構成】 基板１の表面部の低濃度拡散層を形成すべき
領域にその形成すべき拡散層と同じ導電型の不純物９を
打ち込み、基板１表面の選択酸化膜１０を形成すべき部
分以外を耐酸化性マスク膜３で覆って基板１表面部を加
熱酸化することにより上記不純物９からなる低濃度拡散
層１１、１１ｐｒを下側に有する選択酸化膜１０を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に高抵
抗素子あるいはキャパシタの電極等をなす低濃度拡散層
を選択酸化膜下に有する、例えばワンチップマイクロコ
ンピュータ等の半導体装置の製造方法に関する。
抗素子あるいはキャパシタの電極等をなす低濃度拡散層
を選択酸化膜下に有する、例えばワンチップマイクロコ
ンピュータ等の半導体装置の製造方法に関する。
【０００２】
【従来の技術】ワンチップマイクロコンピュータには、
用途（蛍光表示管コントローラあるいはドライバ用等）
により例えば１１０ＫΩというような値の高抵抗素子を
備えたものが少なくない。このような高抵抗素子は一般
に選択酸化膜下の低濃度拡散層により形成される場合が
多い。図２（Ａ）乃至（Ｆ）は高抵抗素子を有する半導
体装置の製造方法の従来例を工程順に示す断面図であ
る。 （Ａ）半導体基板１表面に例えば熱酸化によりパッド酸
化膜（膜厚例えば５０ｎｍ）２を形成し、該パッド酸化
膜２上にシリコンナイトライドからなる耐酸化膜（膜厚
例えば１００〜１５０ｎｍ）３を例えばＣＶＤにより形
成する。図２（Ａ）は耐酸化膜３形成後の状態を示す。
用途（蛍光表示管コントローラあるいはドライバ用等）
により例えば１１０ＫΩというような値の高抵抗素子を
備えたものが少なくない。このような高抵抗素子は一般
に選択酸化膜下の低濃度拡散層により形成される場合が
多い。図２（Ａ）乃至（Ｆ）は高抵抗素子を有する半導
体装置の製造方法の従来例を工程順に示す断面図であ
る。 （Ａ）半導体基板１表面に例えば熱酸化によりパッド酸
化膜（膜厚例えば５０ｎｍ）２を形成し、該パッド酸化
膜２上にシリコンナイトライドからなる耐酸化膜（膜厚
例えば１００〜１５０ｎｍ）３を例えばＣＶＤにより形
成する。図２（Ａ）は耐酸化膜３形成後の状態を示す。
【０００３】（Ｂ）次に、図２（Ｂ）に示すように、上
記耐酸化膜３を例えばＲＩＥにより選択的にエッチング
する。この選択的エッチングは選択酸化膜（１０）を形
成すべき部分に対して行う。尚、このエッチングにより
耐酸化膜３の下地であるパッド酸化膜２も若干エッチン
グされて、即ちオーバーエッチングされて膜厚が薄くな
る。 （Ｃ）次に、図２（Ｃ）に示すように、Ｎ型ウエル４、
６及びＰ型ウエル５を順次選択的イオン打ち込み及び拡
散により形成する。
記耐酸化膜３を例えばＲＩＥにより選択的にエッチング
する。この選択的エッチングは選択酸化膜（１０）を形
成すべき部分に対して行う。尚、このエッチングにより
耐酸化膜３の下地であるパッド酸化膜２も若干エッチン
グされて、即ちオーバーエッチングされて膜厚が薄くな
る。 （Ｃ）次に、図２（Ｃ）に示すように、Ｎ型ウエル４、
６及びＰ型ウエル５を順次選択的イオン打ち込み及び拡
散により形成する。
【０００４】（Ｄ）次に、Ｐ型ウエル５をレジスト膜８
でマスクし、その状態で図２（Ｄ）に示すように、Ｎ型
ウエル４、６の表面部にＰ型不純物９をイオン打ち込み
（エネルギー例えば２０ＫｅＶ）する。この不純物は後
に形成する選択酸化膜（１０）直下の低濃度拡散層（１
１ｐ）を成す不純物である。 （Ｅ）次に、上記レジスト膜８を除去し、別のレジスト
膜でＮ型ウエル４、６をマスクしＰ型ウエル表面にＮ型
不純物をイオン打ち込みする。この不純物はＰ型ウエル
５内に後で形成される選択酸化膜（１０）下の低濃度拡
散層（１１ｎ）を成す不純物である。
でマスクし、その状態で図２（Ｄ）に示すように、Ｎ型
ウエル４、６の表面部にＰ型不純物９をイオン打ち込み
（エネルギー例えば２０ＫｅＶ）する。この不純物は後
に形成する選択酸化膜（１０）直下の低濃度拡散層（１
１ｐ）を成す不純物である。 （Ｅ）次に、上記レジスト膜８を除去し、別のレジスト
膜でＮ型ウエル４、６をマスクしＰ型ウエル表面にＮ型
不純物をイオン打ち込みする。この不純物はＰ型ウエル
５内に後で形成される選択酸化膜（１０）下の低濃度拡
散層（１１ｎ）を成す不純物である。
【０００５】その後、そのＮ型ウエル４、６をマスクす
るレジスト膜（図示しない）を除去し、その状態で、上
記耐酸化膜３をマスクとして各ウエル４、５、６の表面
部を加熱酸化して選択酸化膜１０を形成する。すると、
選択酸化膜１０下にはＰ- 型拡散層１１ｐ、Ｎ- 型拡散
層１１ｎが形成される。そして、１１ｐのうち１１ｐｒ
が高抵抗素子を成すＰ- 型拡散層である。その後、耐酸
化膜３及びパッド酸化膜２を除去する。図２（Ｅ）は該
膜３、２除去後の状態を示す。 （Ｆ）その後、選択酸化膜１０で囲繞された各アクチー
ブ領域内に例えば周知の技術によりトランジスタ、高抵
抗素子用電極等を形成する。図２（Ｆ）はトランジス
タ、高抵抗素子用電極等の形成後の状態を示す。
るレジスト膜（図示しない）を除去し、その状態で、上
記耐酸化膜３をマスクとして各ウエル４、５、６の表面
部を加熱酸化して選択酸化膜１０を形成する。すると、
選択酸化膜１０下にはＰ- 型拡散層１１ｐ、Ｎ- 型拡散
層１１ｎが形成される。そして、１１ｐのうち１１ｐｒ
が高抵抗素子を成すＰ- 型拡散層である。その後、耐酸
化膜３及びパッド酸化膜２を除去する。図２（Ｅ）は該
膜３、２除去後の状態を示す。 （Ｆ）その後、選択酸化膜１０で囲繞された各アクチー
ブ領域内に例えば周知の技術によりトランジスタ、高抵
抗素子用電極等を形成する。図２（Ｆ）はトランジス
タ、高抵抗素子用電極等の形成後の状態を示す。
【０００６】
【発明が解決しようとする課題】ところで、図２に示し
た従来の製造方法によれば、高抵抗素子１１ｐｒの抵抗
値の精度を必要にして充分な高さまで高めることが難し
いという問題があった。この問題について詳しく説明す
ると、高抵抗素子１１ｐｒの抵抗値は、例えば１１０Ｋ
Ωよりも１１０ＫΩ高い値２２０ＫΩと、１１０ＫΩよ
りも４０ＫΩ低い値７０ＫΩとの間でバラつくというよ
うなケースが少なくない。これでは、高抵抗素子に要求
される精度よりも低い精度になる。
た従来の製造方法によれば、高抵抗素子１１ｐｒの抵抗
値の精度を必要にして充分な高さまで高めることが難し
いという問題があった。この問題について詳しく説明す
ると、高抵抗素子１１ｐｒの抵抗値は、例えば１１０Ｋ
Ωよりも１１０ＫΩ高い値２２０ＫΩと、１１０ＫΩよ
りも４０ＫΩ低い値７０ＫΩとの間でバラつくというよ
うなケースが少なくない。これでは、高抵抗素子に要求
される精度よりも低い精度になる。
【０００７】一方、図２に示した従来の製造方法によれ
ば、第１に、高抵抗素子１１ｐｒ形成のための不純物の
イオン打ち込みを、素子分離用の選択酸化膜１０を形成
するためのマスクとする耐酸化膜３を形成した後に行う
ので、イオン打ち込みエネルギーが制約を受け、選択酸
化膜１０の膜厚による抵抗値の変動が大きい。即ち、従
来の場合、１００〜１５０ｎｍの膜厚のシリコンナイト
ライドからなる耐酸化膜３を突き抜けないが５０ｎｍの
膜厚のパッド酸化膜２を突き抜けるエネルギーでイオン
打ち込みする必要があり、それには２０ＫｅＶ程度が好
適であるが、低濃度拡散層からなる高抵抗素子の抵抗値
の安定化には都合が悪いのである。低濃度拡散層からな
る高抵抗素子の抵抗値の安定化の面では４０〜６０Ｋｅ
Ｖという高いエネルギーが好ましいのである。これが高
抵抗素子の抵抗値の安定化を阻む第１の要因である。
ば、第１に、高抵抗素子１１ｐｒ形成のための不純物の
イオン打ち込みを、素子分離用の選択酸化膜１０を形成
するためのマスクとする耐酸化膜３を形成した後に行う
ので、イオン打ち込みエネルギーが制約を受け、選択酸
化膜１０の膜厚による抵抗値の変動が大きい。即ち、従
来の場合、１００〜１５０ｎｍの膜厚のシリコンナイト
ライドからなる耐酸化膜３を突き抜けないが５０ｎｍの
膜厚のパッド酸化膜２を突き抜けるエネルギーでイオン
打ち込みする必要があり、それには２０ＫｅＶ程度が好
適であるが、低濃度拡散層からなる高抵抗素子の抵抗値
の安定化には都合が悪いのである。低濃度拡散層からな
る高抵抗素子の抵抗値の安定化の面では４０〜６０Ｋｅ
Ｖという高いエネルギーが好ましいのである。これが高
抵抗素子の抵抗値の安定化を阻む第１の要因である。
【０００８】高抵抗素子の抵抗値の安定化を阻む第２の
要因は、イオン打ち込みされる不純物が通過するパッド
絶縁膜２の膜厚のバラツキが少なくないことにある。即
ち、耐酸化膜３の選択的エッチングによりその下地であ
るパッド酸化膜３の露出する部分と露出しない部分とが
生じ、イオン打ち込みされる不純物９はそのパッド酸化
膜２の露出した部分を通過してウエル４、６の表面部に
進入するわけであるが、そのパッド膜２の露出部分にお
ける厚さはその不純物９の濃度分布等に大きく影響し、
延いては、高抵抗素子の抵抗値にも大きく影響する。と
ころで、そのパッド酸化膜２の耐酸化膜３選択エッチン
グ後における露出部の膜厚は、パッド酸化膜２の加熱酸
化工程で決まる本来の厚さと、耐酸化膜３の選択エッチ
ング工程で決まるパッド酸化膜２のオーバーエッチング
量により決定されるので、二つの工程で生じるバラツキ
の影響を受ける。従って、そのパッド酸化膜２の露出部
における膜厚のバラツキは無視できないほど大きくな
り、延いては、高抵抗素子の抵抗値のバラツキが大きく
なるのである。これが高抵抗素子の抵抗値の安定化を阻
む第２の要因である。このように、二つの要因によっ
て、高抵抗素子１１ｐｒを高い精度で形成することが阻
まれたのであり、そのことが上述した例えばワンチップ
マイクロコンピュータの歩留まりの向上を阻む要因にな
っていた。
要因は、イオン打ち込みされる不純物が通過するパッド
絶縁膜２の膜厚のバラツキが少なくないことにある。即
ち、耐酸化膜３の選択的エッチングによりその下地であ
るパッド酸化膜３の露出する部分と露出しない部分とが
生じ、イオン打ち込みされる不純物９はそのパッド酸化
膜２の露出した部分を通過してウエル４、６の表面部に
進入するわけであるが、そのパッド膜２の露出部分にお
ける厚さはその不純物９の濃度分布等に大きく影響し、
延いては、高抵抗素子の抵抗値にも大きく影響する。と
ころで、そのパッド酸化膜２の耐酸化膜３選択エッチン
グ後における露出部の膜厚は、パッド酸化膜２の加熱酸
化工程で決まる本来の厚さと、耐酸化膜３の選択エッチ
ング工程で決まるパッド酸化膜２のオーバーエッチング
量により決定されるので、二つの工程で生じるバラツキ
の影響を受ける。従って、そのパッド酸化膜２の露出部
における膜厚のバラツキは無視できないほど大きくな
り、延いては、高抵抗素子の抵抗値のバラツキが大きく
なるのである。これが高抵抗素子の抵抗値の安定化を阻
む第２の要因である。このように、二つの要因によっ
て、高抵抗素子１１ｐｒを高い精度で形成することが阻
まれたのであり、そのことが上述した例えばワンチップ
マイクロコンピュータの歩留まりの向上を阻む要因にな
っていた。
【０００９】本発明はこのような問題点を解決すべく為
されたものであり、高抵抗素子あるいはキャパシタの電
極等を成す低濃度拡散層を選択酸化膜下に有する半導体
装置の製造方法において、その低濃度拡散層の抵抗値の
精度を高めることができるようにすることを目的とす
る。
されたものであり、高抵抗素子あるいはキャパシタの電
極等を成す低濃度拡散層を選択酸化膜下に有する半導体
装置の製造方法において、その低濃度拡散層の抵抗値の
精度を高めることができるようにすることを目的とす
る。
【００１０】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、基板の表面部の低濃度拡散層拡散層を形成
すべき領域に形成すべき拡散層と同じ導電型の不純物を
打ち込み、上記基板表面の選択酸化膜を形成すべき部分
以外を耐酸化性マスク膜で覆って該基板表面部を加熱酸
化することにより上記不純物からなる低濃度拡散層を下
側に有する選択酸化膜を形成することを特徴とする。
製造方法は、基板の表面部の低濃度拡散層拡散層を形成
すべき領域に形成すべき拡散層と同じ導電型の不純物を
打ち込み、上記基板表面の選択酸化膜を形成すべき部分
以外を耐酸化性マスク膜で覆って該基板表面部を加熱酸
化することにより上記不純物からなる低濃度拡散層を下
側に有する選択酸化膜を形成することを特徴とする。
【００１１】
【作用】請求項１の半導体装置の製造方法によれば、選
択酸化膜下の低濃度拡散層となる不純物を選択酸化膜形
成用の耐酸化膜の形成前に選択的に打ち込むので、この
ときのマスクとして充分なマスク効果を持つものを用い
ることにより抵抗値の安定化に必要にして充分なエネル
ギーにより不純物の打ち込みができる。しかも、イオン
打ち込みされる不純物は、従来におけるように耐酸化膜
の選択エッチングの際にパッド酸化膜のオーバーエッチ
ングされた部分を通るということがないので、パッド酸
化膜の不純物が通過する部分の膜厚のバラツキ要因が従
来よりも少なくなる。依って、従来に比較して選択酸化
膜下の低濃度拡散層の不純物濃度分布等のバラツキが少
なくなり、延いては、抵抗値のバラツキが少なくなる。
択酸化膜下の低濃度拡散層となる不純物を選択酸化膜形
成用の耐酸化膜の形成前に選択的に打ち込むので、この
ときのマスクとして充分なマスク効果を持つものを用い
ることにより抵抗値の安定化に必要にして充分なエネル
ギーにより不純物の打ち込みができる。しかも、イオン
打ち込みされる不純物は、従来におけるように耐酸化膜
の選択エッチングの際にパッド酸化膜のオーバーエッチ
ングされた部分を通るということがないので、パッド酸
化膜の不純物が通過する部分の膜厚のバラツキ要因が従
来よりも少なくなる。依って、従来に比較して選択酸化
膜下の低濃度拡散層の不純物濃度分布等のバラツキが少
なくなり、延いては、抵抗値のバラツキが少なくなる。
【００１２】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１（Ａ）乃至（Ｆ）は本発明の一つの実施例
を工程順に示す断面図である。 （Ａ）半導体基板１表面部にＮ型ウエル４、６とＰ型ウ
エル５を順次形成する。各導電型のウエルの形成は、例
えば、酸化膜の形成、該酸化膜の選択エッチングによる
窓開け、該窓を通しての不純物のイオン打ち込み、拡散
という順序で行う。各導電型のウエル４、６、５の形成
後、半導体基板１表面部に例えば加熱酸化によりパッド
酸化膜（膜厚例えば５０ｎｍ）２を形成する。図１
（Ａ）は該パッド酸化膜２の形成後の状態を示す。
明する。図１（Ａ）乃至（Ｆ）は本発明の一つの実施例
を工程順に示す断面図である。 （Ａ）半導体基板１表面部にＮ型ウエル４、６とＰ型ウ
エル５を順次形成する。各導電型のウエルの形成は、例
えば、酸化膜の形成、該酸化膜の選択エッチングによる
窓開け、該窓を通しての不純物のイオン打ち込み、拡散
という順序で行う。各導電型のウエル４、６、５の形成
後、半導体基板１表面部に例えば加熱酸化によりパッド
酸化膜（膜厚例えば５０ｎｍ）２を形成する。図１
（Ａ）は該パッド酸化膜２の形成後の状態を示す。
【００１３】（Ｂ）次に、上記パッド酸化膜２上に、レ
ジスト膜８を選択的に形成し、図１（Ｂ）に示すよう
に、該レジスト膜８をマスクとして半導体基板１表面部
に例えば４０〜６０ＫｅＶというような図２で示した従
来例における工程（Ｄ）の場合よりも高いエネルギー
で、高抵抗素子（１１ｐｒ）となるＰ型不純物９をイオ
ン打ち込みをする。このエネルギーは、従来におけるよ
うに１００〜１５０ｎｍの膜厚のシリコンナイトライド
膜を突き抜けないが５０ｎｍの膜厚のパッド酸化膜を突
き抜けるという制約がなく、５０ｎｍの膜厚のパッド酸
化膜３を越えることだけが制約であり、上限の制約がな
いので、選択酸化膜（１０）下の低濃度拡散層からなる
高抵抗素子（１１ｐｒ）の抵抗値の精度を高くするのに
好ましい高さとして選ばれたものである。
ジスト膜８を選択的に形成し、図１（Ｂ）に示すよう
に、該レジスト膜８をマスクとして半導体基板１表面部
に例えば４０〜６０ＫｅＶというような図２で示した従
来例における工程（Ｄ）の場合よりも高いエネルギー
で、高抵抗素子（１１ｐｒ）となるＰ型不純物９をイオ
ン打ち込みをする。このエネルギーは、従来におけるよ
うに１００〜１５０ｎｍの膜厚のシリコンナイトライド
膜を突き抜けないが５０ｎｍの膜厚のパッド酸化膜を突
き抜けるという制約がなく、５０ｎｍの膜厚のパッド酸
化膜３を越えることだけが制約であり、上限の制約がな
いので、選択酸化膜（１０）下の低濃度拡散層からなる
高抵抗素子（１１ｐｒ）の抵抗値の精度を高くするのに
好ましい高さとして選ばれたものである。
【００１４】尚、レジスト膜８はＮ型ウエル４、６のア
クチーブ領域となる部分とＰ型ウエル５を覆うように形
成し、その厚さは半導体基板１への不純物の侵入を完全
に阻むように設定する。従って、半導体基板１のＮ型ウ
エル４、６の選択酸化膜（１０）を形成すべき部分にの
み低濃度拡散層９が打ち込まれた状態になる。 （Ｃ）次に、上記レジスト膜８を除去し、その後、図１
（Ｃ）に示すように、上記パッド酸化膜２上に例えばナ
イトライドからなる耐酸化膜（膜厚例えば１００〜１５
０ｎｍ）３を形成する。
クチーブ領域となる部分とＰ型ウエル５を覆うように形
成し、その厚さは半導体基板１への不純物の侵入を完全
に阻むように設定する。従って、半導体基板１のＮ型ウ
エル４、６の選択酸化膜（１０）を形成すべき部分にの
み低濃度拡散層９が打ち込まれた状態になる。 （Ｃ）次に、上記レジスト膜８を除去し、その後、図１
（Ｃ）に示すように、上記パッド酸化膜２上に例えばナ
イトライドからなる耐酸化膜（膜厚例えば１００〜１５
０ｎｍ）３を形成する。
【００１５】（Ｄ）次に、図１（Ｄ）に示すように、上
記耐酸化膜３をフォトエッチングにより選択的に除去す
る。この選択的除去は選択酸化膜（１０）を形成すべき
部分に対して行う。 （Ｅ）次に、図示しないレジスト膜でＮ型ウエル５上を
マスクした状態で、上記Ｐ型ウエル５上の耐酸化膜３を
マスクとしてＮ型不純物をイオン打ち込みする。これは
Ｐ型ウエル５内において選択酸化膜１０下の低濃度拡散
層（１１ｐｒ）となる不純物である。
記耐酸化膜３をフォトエッチングにより選択的に除去す
る。この選択的除去は選択酸化膜（１０）を形成すべき
部分に対して行う。 （Ｅ）次に、図示しないレジスト膜でＮ型ウエル５上を
マスクした状態で、上記Ｐ型ウエル５上の耐酸化膜３を
マスクとしてＮ型不純物をイオン打ち込みする。これは
Ｐ型ウエル５内において選択酸化膜１０下の低濃度拡散
層（１１ｐｒ）となる不純物である。
【００１６】その後、そのレジスト膜を除去し、上記耐
酸化膜３をマスクとして半導体基板１の表面部を酸化す
ることにより素子間分離用の選択酸化膜１０を形成す
る。すると、選択酸化膜１０下にはＰ- 型拡散層１１
ｐ、Ｎ- 型拡散層１１ｎが形成される。そして、Ｐ- 型
拡散層１１ｐのうち１１ｐｒが高抵抗素子を成すＰ-型
拡散層である。しかる後、耐酸化膜３及びパッド酸化膜
２を除去する。図１（Ｅ）は該膜３、２除去後の状態を
示す。 （Ｆ）その後、選択酸化膜１０で囲繞された各アクチー
ブ領域内に例えば周知の技術によりトランジスタ、高抵
抗素子用電極等を形成する。図１（Ｆ）はトランジス
タ、高抵抗素子用電極等の形成後の状態を示す。
酸化膜３をマスクとして半導体基板１の表面部を酸化す
ることにより素子間分離用の選択酸化膜１０を形成す
る。すると、選択酸化膜１０下にはＰ- 型拡散層１１
ｐ、Ｎ- 型拡散層１１ｎが形成される。そして、Ｐ- 型
拡散層１１ｐのうち１１ｐｒが高抵抗素子を成すＰ-型
拡散層である。しかる後、耐酸化膜３及びパッド酸化膜
２を除去する。図１（Ｅ）は該膜３、２除去後の状態を
示す。 （Ｆ）その後、選択酸化膜１０で囲繞された各アクチー
ブ領域内に例えば周知の技術によりトランジスタ、高抵
抗素子用電極等を形成する。図１（Ｆ）はトランジス
タ、高抵抗素子用電極等の形成後の状態を示す。
【００１７】このような半導体装置の製造方法によれ
ば、選択酸化膜１０下の低濃度拡散層１１ｐｒとなる不
純物を選択酸化膜１０形成用のマスクとなる耐酸化膜３
の形成前に選択的に打ち込むので、このときのマスクは
耐酸化膜以外のレジスト膜８を用いることができ、それ
に充分なマスク機能を持たせることができる。従って、
イオン打ち込みエネルギーを、耐酸化膜を突き抜けない
高さにするという制約がない。従って、高抵抗素子１１
ｐｒの抵抗値の安定化に必要にして充分なエネルギー、
例えば４０〜６０ＫｅＶで高抵抗素子形成用の不純物の
イオン打ち込みができる。しかも、不純物がイオン打ち
込みにより通過する部分は耐酸化膜２の形成前のパッド
酸化膜２であり、そのときの膜厚は耐酸化膜２の選択エ
ッチングによるオーバーエッチングの生じる前における
膜厚であるので、バラツキは従来の場合よりも少ない。
従って、この点でも高抵抗素子１１ｐｒの抵抗値のバラ
ツキ要因は従来よりも少なくて済む。
ば、選択酸化膜１０下の低濃度拡散層１１ｐｒとなる不
純物を選択酸化膜１０形成用のマスクとなる耐酸化膜３
の形成前に選択的に打ち込むので、このときのマスクは
耐酸化膜以外のレジスト膜８を用いることができ、それ
に充分なマスク機能を持たせることができる。従って、
イオン打ち込みエネルギーを、耐酸化膜を突き抜けない
高さにするという制約がない。従って、高抵抗素子１１
ｐｒの抵抗値の安定化に必要にして充分なエネルギー、
例えば４０〜６０ＫｅＶで高抵抗素子形成用の不純物の
イオン打ち込みができる。しかも、不純物がイオン打ち
込みにより通過する部分は耐酸化膜２の形成前のパッド
酸化膜２であり、そのときの膜厚は耐酸化膜２の選択エ
ッチングによるオーバーエッチングの生じる前における
膜厚であるので、バラツキは従来の場合よりも少ない。
従って、この点でも高抵抗素子１１ｐｒの抵抗値のバラ
ツキ要因は従来よりも少なくて済む。
【００１８】依って、高抵抗素子１１ｐｒの抵抗値のバ
ラツキを従来よりもきわめて小さくすることができる。
具体的には、１１０ＫΩより３０ＫΩ大きい１４０ＫΩ
と、１１０Ωより２０ＫΩ小さい９０ＫΩとの間の範囲
内に抵抗値の変動を納めることが可能になった。従っ
て、高抵抗素子を有するワンチップマイクロコンピュー
タの歩留まりを著しく向上させることができた。尚、本
発明は上記実施例のように選択酸化膜下の低濃度拡散層
が高抵抗素子を成す半導体装置の製造方法のみならず、
低濃度拡散層がそれ以外のもの、例えばキャパシタの電
極等抵抗値に比較的高い精度を要求されるものを成す半
導体装置の製造方法に広く適用できる。また、上記実施
例において選択酸化膜下の低濃度拡散層は高抵抗素子表
面部に形成されたウエル内に形成されていた。しかし、
本発明はウエルではなく半導体基板１の表面部に直接選
択酸化膜１０下の低濃度拡散層１１が形成される半導体
装置の製造方法にも適用することができることはいうま
でもない。
ラツキを従来よりもきわめて小さくすることができる。
具体的には、１１０ＫΩより３０ＫΩ大きい１４０ＫΩ
と、１１０Ωより２０ＫΩ小さい９０ＫΩとの間の範囲
内に抵抗値の変動を納めることが可能になった。従っ
て、高抵抗素子を有するワンチップマイクロコンピュー
タの歩留まりを著しく向上させることができた。尚、本
発明は上記実施例のように選択酸化膜下の低濃度拡散層
が高抵抗素子を成す半導体装置の製造方法のみならず、
低濃度拡散層がそれ以外のもの、例えばキャパシタの電
極等抵抗値に比較的高い精度を要求されるものを成す半
導体装置の製造方法に広く適用できる。また、上記実施
例において選択酸化膜下の低濃度拡散層は高抵抗素子表
面部に形成されたウエル内に形成されていた。しかし、
本発明はウエルではなく半導体基板１の表面部に直接選
択酸化膜１０下の低濃度拡散層１１が形成される半導体
装置の製造方法にも適用することができることはいうま
でもない。
【００１９】
【発明の効果】請求項１の半導体装置の製造方法によれ
ば、選択酸化膜下の低濃度拡散層となる不純物を選択酸
化膜形成用のマスクとなる耐酸化膜の形成前に選択的に
打ち込むので、イオン打ち込みエネルギーの上限に制約
がなく選択酸化膜の抵抗値の安定化に都合のよい充分に
高いエネルギーにより不純物の打ち込みができる。しか
も、その打ち込まれる不純物は、従来におけるような耐
酸化膜の選択エッチングの際のオーバーエッチングによ
り膜厚がバラついたパッド酸化膜を通過するということ
がないので、低濃度拡散層の不純物濃度分布などのバラ
ツキ要因が従来よりも少ない。従って、低濃度拡散層の
抵抗値のバラツキが少なくなる。具体的には、１１０Ｋ
Ωより３０ＫΩ大きい１４０ＫΩと、１１０Ωより２０
ＫΩ小さい９０ＫΩとの間の範囲内に抵抗値の変動を納
めることが可能になった。
ば、選択酸化膜下の低濃度拡散層となる不純物を選択酸
化膜形成用のマスクとなる耐酸化膜の形成前に選択的に
打ち込むので、イオン打ち込みエネルギーの上限に制約
がなく選択酸化膜の抵抗値の安定化に都合のよい充分に
高いエネルギーにより不純物の打ち込みができる。しか
も、その打ち込まれる不純物は、従来におけるような耐
酸化膜の選択エッチングの際のオーバーエッチングによ
り膜厚がバラついたパッド酸化膜を通過するということ
がないので、低濃度拡散層の不純物濃度分布などのバラ
ツキ要因が従来よりも少ない。従って、低濃度拡散層の
抵抗値のバラツキが少なくなる。具体的には、１１０Ｋ
Ωより３０ＫΩ大きい１４０ＫΩと、１１０Ωより２０
ＫΩ小さい９０ＫΩとの間の範囲内に抵抗値の変動を納
めることが可能になった。
【図１】（Ａ）乃至（Ｆ）は本発明の一つの実施例を工
程順に示す断面図である。
程順に示す断面図である。
【図２】（Ａ）乃至（Ｆ）は従来例を工程順に示す断面
図である。
図である。
１ 半導体基板 ２ パッド酸化膜 ３ 耐酸化膜 ４、５、６ ウエル ９ 不純物 １０ 選択酸化膜 １１ 選択酸化膜下の低濃度拡散層 １１ｐｒ 高抵抗素子を成す低濃度拡散層
Claims (1)
- 【請求項１】 半導体基板あるいはその表面部のウエル
内に、選択酸化膜下に位置し上記基板あるいはウエルと
逆導電型の低濃度拡散層を有する半導体装置の製造方法
において、 上記基板の表面部の低濃度拡散層を形成すべき領域に、
その形成すべき拡散層と同じ導電型の不純物を打ち込む
不純物打ち込み工程と、 上記基板表面の選択酸化膜を形成すべき部分以外を耐酸
化膜で覆って該基板表面部を加熱酸化することにより上
記不純物打ち込み工程で打ち込まれた不純物からなる低
濃度拡散層を下側に有する選択酸化膜を形成する選択酸
化工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7959895A JPH08250445A (ja) | 1995-03-11 | 1995-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7959895A JPH08250445A (ja) | 1995-03-11 | 1995-03-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250445A true JPH08250445A (ja) | 1996-09-27 |
Family
ID=13694450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7959895A Pending JPH08250445A (ja) | 1995-03-11 | 1995-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250445A (ja) |
-
1995
- 1995-03-11 JP JP7959895A patent/JPH08250445A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| JPH06260497A (ja) | 半導体装置及びその製造方法 | |
| US6861372B2 (en) | Semiconductor device manufacturing method | |
| US4586243A (en) | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit | |
| JPH06333944A (ja) | 半導体装置 | |
| JPH08250445A (ja) | 半導体装置の製造方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| KR100226791B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0126184B2 (ja) | ||
| JP3104609B2 (ja) | 半導体装置およびその製造方法 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| KR100226259B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPH0621479A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4230756B2 (ja) | 半導体装置及びその製造方法。 | |
| JPH04162519A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| JP2006080218A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2621686B2 (ja) | 半導体装置の製造方法 | |
| JP3415690B2 (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPS62296452A (ja) | 半導体装置の製造方法 | |
| JPH04305922A (ja) | 半導体装置およびその製造方法 |