JP2512740B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2512740B2 JP2512740B2 JP62061816A JP6181687A JP2512740B2 JP 2512740 B2 JP2512740 B2 JP 2512740B2 JP 62061816 A JP62061816 A JP 62061816A JP 6181687 A JP6181687 A JP 6181687A JP 2512740 B2 JP2512740 B2 JP 2512740B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- contact window
- wiring film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は内部に選択タングステン（Ｗ）膜が形成され
たコンタクト窓を通して、２層の電極配線を行なう半導
体装置の製造方法において、 下層電極配線膜に対して、コンタクト窓を通してリン
（Ｐ）又はほう素（Ｂ）を用いたイオン注入を行なった
後に、選択的成長法によりコンタクト窓内にタングステ
ン（Ｗ）膜を成長することにより、 コンタクト抵抗の低減化を実現するようにしたもので
ある。
たコンタクト窓を通して、２層の電極配線を行なう半導
体装置の製造方法において、 下層電極配線膜に対して、コンタクト窓を通してリン
（Ｐ）又はほう素（Ｂ）を用いたイオン注入を行なった
後に、選択的成長法によりコンタクト窓内にタングステ
ン（Ｗ）膜を成長することにより、 コンタクト抵抗の低減化を実現するようにしたもので
ある。
本発明は半導体装置の製造方法に係り、特に内部に選
択Ｗ膜が形成されているコンタクト窓を介して、２層の
電極配線を行なう半導体装置の製造方法に関する。
択Ｗ膜が形成されているコンタクト窓を介して、２層の
電極配線を行なう半導体装置の製造方法に関する。
近年、大規模集積回路は益々高集積化が要求されるよ
うになってきており、そのため、コンタクト窓（スルー
ホール）のアスペクト化（深さ／直径）が高くなってき
た。このため、アスペクト比の高いコンタクト窓であっ
ても、確実に、かつ、小なるコンタクト抵抗で多層電極
配線が行なえる半導体装置の製造方法が必要とされる。
うになってきており、そのため、コンタクト窓（スルー
ホール）のアスペクト化（深さ／直径）が高くなってき
た。このため、アスペクト比の高いコンタクト窓であっ
ても、確実に、かつ、小なるコンタクト抵抗で多層電極
配線が行なえる半導体装置の製造方法が必要とされる。
第２図は従来の半導体装置の一例により製造された半
導体装置の構造断面図を示す。同図中、１は例えばアル
ミニウム（Al）からなる下層配線膜で、その上面に層間
絶縁膜２が堆積されている。層間絶縁膜２の所定位置に
コンタクト窓（スルーホール）３が形成された後、通常
のスパッタリング、又は蒸着等の手段によりAlからなる
上層配線膜４が堆積される。これにより、下層配線膜１
と上層配線膜４との間の電気的接続がコンタクト窓３を
介して行なえる。
導体装置の構造断面図を示す。同図中、１は例えばアル
ミニウム（Al）からなる下層配線膜で、その上面に層間
絶縁膜２が堆積されている。層間絶縁膜２の所定位置に
コンタクト窓（スルーホール）３が形成された後、通常
のスパッタリング、又は蒸着等の手段によりAlからなる
上層配線膜４が堆積される。これにより、下層配線膜１
と上層配線膜４との間の電気的接続がコンタクト窓３を
介して行なえる。
しかし、この製造方法では、コンタクト窓３のアスペ
クト比が高くなるにつれて、第２図に示す如く、上層配
線膜４はコンタクト窓３の側壁には殆ど堆積されなくな
り、下層配線膜１との接続不良を生じ易く、コンタクト
抵抗も高く、信頼性の低下が問題となる。
クト比が高くなるにつれて、第２図に示す如く、上層配
線膜４はコンタクト窓３の側壁には殆ど堆積されなくな
り、下層配線膜１との接続不良を生じ易く、コンタクト
抵抗も高く、信頼性の低下が問題となる。
この問題を解決するため、従来、コンタクト窓３内に
第３図に示す如く、希HF（ふっ酸）処理後に選択的成長
法にて成長させた選択Ｗ膜５を埋め込み、その後に上層
配線膜４をスパッタリングや蒸着等の方法で形成する、
半導体装置の製造方法があった。
第３図に示す如く、希HF（ふっ酸）処理後に選択的成長
法にて成長させた選択Ｗ膜５を埋め込み、その後に上層
配線膜４をスパッタリングや蒸着等の方法で形成する、
半導体装置の製造方法があった。
この従来の半導体装置の製造方法によれば、コンタク
ト窓３のアスペクト比が十分高くても、選択Ｗ膜５によ
りコンタクト窓３の深さが浅くなるので、第３図に示す
如く、下層配線膜１と上層配線膜４との接続が、選択Ｗ
膜５の介在により確実に行なわれる。
ト窓３のアスペクト比が十分高くても、選択Ｗ膜５によ
りコンタクト窓３の深さが浅くなるので、第３図に示す
如く、下層配線膜１と上層配線膜４との接続が、選択Ｗ
膜５の介在により確実に行なわれる。
しかるに、第３図に示す半導体装置を製造する従来の
製造方法では、選択Ｗ膜５と下層配線膜１及び上層配線
膜４とのコンタクト抵抗が、例えば２×10-8Ω・cm2程
度で、第２図に示した従来方法による下層配線膜１と上
層配線膜４とのコンタクト抵抗に比べ１桁高いという問
題点があった。
製造方法では、選択Ｗ膜５と下層配線膜１及び上層配線
膜４とのコンタクト抵抗が、例えば２×10-8Ω・cm2程
度で、第２図に示した従来方法による下層配線膜１と上
層配線膜４とのコンタクト抵抗に比べ１桁高いという問
題点があった。
本発明は上記の点に鑑みて創作されたもので、コンタ
クト抵抗を低減化できる半導体装置の製造方法を提供す
ることを目的とする。
クト抵抗を低減化できる半導体装置の製造方法を提供す
ることを目的とする。
本発明の半導体装置の製造方法によれば、コンタクト
窓内に選択的成長法にて成長させたタングステン膜を介
して、各々アルミニウム又はアルミニウムと他の物質と
の合金からなる下層配線膜と上層配線膜との電極配線を
行なう半導体装置の製造方法において、タングステン膜
を形成する前に、コンタクト窓を通して下層配線膜上に
りん（Ｐ）イオン或いはほう素（Ｂ）イオンをイオン注
入を行なう構成としたものである。
窓内に選択的成長法にて成長させたタングステン膜を介
して、各々アルミニウム又はアルミニウムと他の物質と
の合金からなる下層配線膜と上層配線膜との電極配線を
行なう半導体装置の製造方法において、タングステン膜
を形成する前に、コンタクト窓を通して下層配線膜上に
りん（Ｐ）イオン或いはほう素（Ｂ）イオンをイオン注
入を行なう構成としたものである。
下層配線膜上の絶縁膜に形成されたコンタクト窓を通
して、下層配線膜に対してリン（Ｐ）又はほう素（Ｂ）
を用いたイオン注入が行なわれる。これにより、下層配
線膜のうちコンタクト窓により露出している部分が、活
性化される。
して、下層配線膜に対してリン（Ｐ）又はほう素（Ｂ）
を用いたイオン注入が行なわれる。これにより、下層配
線膜のうちコンタクト窓により露出している部分が、活
性化される。
その後に、選択的成長法によりタングステン膜が下層
配線膜上で、かつ、コンタクト窓内に成長される。
配線膜上で、かつ、コンタクト窓内に成長される。
このようにして、上記のイオン注入により、下層配線
膜の表面とタングステン膜との反応を起こり易くするこ
とができる。
膜の表面とタングステン膜との反応を起こり易くするこ
とができる。
第１図は本発明方法の一実施例の各製造工程での半導
体装置の構造断面図を示す。まず、第１図（Ａ）に示す
如く、Al又はAlと他の物質（例えばシリコン）との合金
からなる下層配線膜６の表面に、燐珪酸ガラス（PSG:ph
ospho silicate glass）膜７が、例えば気相成長法（CV
D:chemical vapor deposition）により形成される。
体装置の構造断面図を示す。まず、第１図（Ａ）に示す
如く、Al又はAlと他の物質（例えばシリコン）との合金
からなる下層配線膜６の表面に、燐珪酸ガラス（PSG:ph
ospho silicate glass）膜７が、例えば気相成長法（CV
D:chemical vapor deposition）により形成される。
次に、第１図（Ｂ）に示す如く、通常のフォト・リソ
グラフィ技術におけるレジストプロセスを適用して、PS
G膜７の所定位置にコンタクト窓（スルーホール）８を
開孔する。これにより、下層配線膜６の一部の表面が、
コンタクト窓８を通して露出する。
グラフィ技術におけるレジストプロセスを適用して、PS
G膜７の所定位置にコンタクト窓（スルーホール）８を
開孔する。これにより、下層配線膜６の一部の表面が、
コンタクト窓８を通して露出する。
次に、第１図（Ｃ）に示す如く、イオン注入法により
P+を、コンタクト窓８を通して下層配線膜６にイオン注
入する。これにより、下層配線膜６の露出している表面
部分９は、活性化されるため、後に形成するタングステ
ン（Ｗ）膜と表面部分９との反応が起り易くなる。
P+を、コンタクト窓８を通して下層配線膜６にイオン注
入する。これにより、下層配線膜６の露出している表面
部分９は、活性化されるため、後に形成するタングステ
ン（Ｗ）膜と表面部分９との反応が起り易くなる。
なお、上記表面部分９を活性化する他の方法として、
熱処理も考えられるが、下層配線膜６は前記したよう
に、Al又はAlと他の物質との合金から構成されており、
これは融点が低いため、熱処理によるのは望ましくな
い。
熱処理も考えられるが、下層配線膜６は前記したよう
に、Al又はAlと他の物質との合金から構成されており、
これは融点が低いため、熱処理によるのは望ましくな
い。
次に、希HF処理をした後に、第１図（Ｄ）に示す如
く、選択的成長法により、露出されている表面部分９に
Ｗ膜10を所定の厚さで形成する。すなわち、コンタクト
窓８はＷ膜10により埋め込まれる。
く、選択的成長法により、露出されている表面部分９に
Ｗ膜10を所定の厚さで形成する。すなわち、コンタクト
窓８はＷ膜10により埋め込まれる。
この選択的成長法は、減圧CVD法により所定の反応ガ
ス（例えばWF6＋H2）中で、かつ、所定の温度及び圧力
で行なわれる。これにより、Ｗ膜10はAl又はAlと他の物
質からなる下層配線膜６の露出している表面部分９にの
み成長し、PSG膜７の上には成長しない。
ス（例えばWF6＋H2）中で、かつ、所定の温度及び圧力
で行なわれる。これにより、Ｗ膜10はAl又はAlと他の物
質からなる下層配線膜６の露出している表面部分９にの
み成長し、PSG膜７の上には成長しない。
Ｗ膜10による上記のコンタクト窓８の埋め込み処理が
終了すると、第１図（Ｅ）に示す如く、従来と同様に、
スパッタリング又は蒸着によって、Al又はAlと他の物質
（例えばシリコン）との合金からなる上層配線膜11を、
PSG膜７及びＷ膜10上に堆積する。これにより、コンタ
クト窓８のアスペクト比が高くても、下層配線膜６と上
層配線膜11とは、Ｗ膜10を介して確実に電気的に接続さ
れる。
終了すると、第１図（Ｅ）に示す如く、従来と同様に、
スパッタリング又は蒸着によって、Al又はAlと他の物質
（例えばシリコン）との合金からなる上層配線膜11を、
PSG膜７及びＷ膜10上に堆積する。これにより、コンタ
クト窓８のアスペクト比が高くても、下層配線膜６と上
層配線膜11とは、Ｗ膜10を介して確実に電気的に接続さ
れる。
本発明者の実験によれば、本実施例の下層配線膜６と
Ｗ膜10とのコンタクト抵抗は0.64×10-8Ω・cm2であ
り、第３図に示した従来装置のAl−Ｗのコンタクト抵抗
の値70×10-8Ω・cm2に比べ、コンタクト抵抗が低減す
ることが確められた。
Ｗ膜10とのコンタクト抵抗は0.64×10-8Ω・cm2であ
り、第３図に示した従来装置のAl−Ｗのコンタクト抵抗
の値70×10-8Ω・cm2に比べ、コンタクト抵抗が低減す
ることが確められた。
なお、本発明は上記の実施例に限定されるものではな
く、例えばイオン注入する不純物としてはほう素（B+）
でもよく、またPSG膜７の代りに二酸化シリコン（Si
O2）等の絶縁膜を使用してもよい。更に、コンタクト窓
８はコンタクトホールでもよい。
く、例えばイオン注入する不純物としてはほう素（B+）
でもよく、またPSG膜７の代りに二酸化シリコン（Si
O2）等の絶縁膜を使用してもよい。更に、コンタクト窓
８はコンタクトホールでもよい。
上述の如く、本発明によれば、りん（Ｐ）イオン或い
はほう素（Ｂ）イオンをイオン注入することにより、下
層配線膜の表面と、コンタクト窓に埋め込まれたタング
ステン膜との反応を起こり易くできるので、そのコンタ
クト抵抗を従来に比べて低減することができ、コンタク
ト窓のアスペクト比が高くなっても、確実に、かつ、小
なるコンタクト抵抗で多層電極配線が行なえる等の特長
を有するものである。
はほう素（Ｂ）イオンをイオン注入することにより、下
層配線膜の表面と、コンタクト窓に埋め込まれたタング
ステン膜との反応を起こり易くできるので、そのコンタ
クト抵抗を従来に比べて低減することができ、コンタク
ト窓のアスペクト比が高くなっても、確実に、かつ、小
なるコンタクト抵抗で多層電極配線が行なえる等の特長
を有するものである。
第１図は本発明方法の一実施例の各製造工程での構造断
面図、 第２図は従来方法の一例により製造された半導体装置の
構造断面図、 第３図は従来方法の他の例により製造された半導体装置
の構造断面図である。 図において、６は下層配線膜、７は燐珪酸ガラス（PS
G）膜、８はコンタクト窓（スルーホール）、10はタン
グステン（Ｗ）膜、11は上層配線膜である。
面図、 第２図は従来方法の一例により製造された半導体装置の
構造断面図、 第３図は従来方法の他の例により製造された半導体装置
の構造断面図である。 図において、６は下層配線膜、７は燐珪酸ガラス（PS
G）膜、８はコンタクト窓（スルーホール）、10はタン
グステン（Ｗ）膜、11は上層配線膜である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−115221（ＪＰ，Ａ) 特開 昭63−155744（ＪＰ，Ａ) 特開 昭61−119057（ＪＰ，Ａ)
Claims (1)
- 【請求項１】アルミニウム又はアルミニウムと他の物質
との合金からなる下層配線膜（６）上の絶縁膜（７）に
形成されたコンタクト窓（８）内に、選択的成長法にて
タングステン膜（10）を成長させ、該絶縁膜（７）及び
第タングステン膜（10）上に夫々アルミニウムまたはア
ルミニウムと他の物質との合金からなる上層配線（11）
を堆積するとにより、電極配線を行う半導体装置の製造
方法において、 前記タングステン膜（10）を形成する前に、前記コンタ
クト窓（８）を通して前記下層配線膜（６）上に、活性
化のためにリンイオン或いはほう素イオンのイオン注入
を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061816A JP2512740B2 (ja) | 1987-03-17 | 1987-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061816A JP2512740B2 (ja) | 1987-03-17 | 1987-03-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63227037A JPS63227037A (ja) | 1988-09-21 |
| JP2512740B2 true JP2512740B2 (ja) | 1996-07-03 |
Family
ID=13181985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061816A Expired - Lifetime JP2512740B2 (ja) | 1987-03-17 | 1987-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512740B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682663B2 (ja) * | 1989-07-26 | 1994-10-19 | 株式会社日本自動車部品総合研究所 | 半導体装置の製造方法 |
| KR0137978B1 (ko) * | 1994-10-12 | 1998-06-15 | 김주용 | 반도체 소자 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115221A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-03-17 JP JP62061816A patent/JP2512740B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63227037A (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004226B1 (ko) | 반도체장치의 제조방법 | |
| JPS639925A (ja) | 半導体装置の製造方法 | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JP2512740B2 (ja) | 半導体装置の製造方法 | |
| JPH04186657A (ja) | コンタクト配線の作製方法 | |
| JPS6362107B2 (ja) | ||
| JP2582596B2 (ja) | 半導体装置の製造方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPH01312853A (ja) | 半導体装置の製造方法 | |
| JPH0770593B2 (ja) | 半導体装置の製造方法 | |
| JPH03203324A (ja) | 半導体装置の製造方法 | |
| JPH11297823A (ja) | 半導体装置及びその製造方法 | |
| JPH04154120A (ja) | 半導体装置の製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH04111310A (ja) | 半導体装置及びその製法 | |
| JPS58182244A (ja) | 半導体装置の製造方法 | |
| JPH0499317A (ja) | 半導体装置の製造方法 |