JP2582596B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2582596B2 JP2582596B2 JP62317399A JP31739987A JP2582596B2 JP 2582596 B2 JP2582596 B2 JP 2582596B2 JP 62317399 A JP62317399 A JP 62317399A JP 31739987 A JP31739987 A JP 31739987A JP 2582596 B2 JP2582596 B2 JP 2582596B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor substrate
- electrode
- film
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、例えば半導体基板に形成され
た不純物拡散層とコンタクトをとる電極を選択的に成長
した高融点金属の三層構造で形成する方法に関し、 半導体基板とコンタクトをとる電極を、半導体基板の
侵食なく、半導体基板とのコンタクト抵抗を低く抑え、
しかも半導体基板との密着性に優れた電極を形成する方
法を提供することを目的とし、 半導体基板上のコンタクトホールを埋めて該半導体基
板とコンタクトをとる電極の形成において、第１の温度
でハロゲン化高融点金属を水素還元して第１の高融点金
属膜を成長する工程、次いで前記と同じ温度で同金属の
シリサイド膜を成長する工程、および前記第１の温度よ
り高い第２の温度で前記シリサイド膜上に高融点金属を
成長する工程を含むことを特徴とする半導体装置の製造
方法を含み構成する。
た不純物拡散層とコンタクトをとる電極を選択的に成長
した高融点金属の三層構造で形成する方法に関し、 半導体基板とコンタクトをとる電極を、半導体基板の
侵食なく、半導体基板とのコンタクト抵抗を低く抑え、
しかも半導体基板との密着性に優れた電極を形成する方
法を提供することを目的とし、 半導体基板上のコンタクトホールを埋めて該半導体基
板とコンタクトをとる電極の形成において、第１の温度
でハロゲン化高融点金属を水素還元して第１の高融点金
属膜を成長する工程、次いで前記と同じ温度で同金属の
シリサイド膜を成長する工程、および前記第１の温度よ
り高い第２の温度で前記シリサイド膜上に高融点金属を
成長する工程を含むことを特徴とする半導体装置の製造
方法を含み構成する。
本発明は、半導体装置の製造方法、例えば半導体基板
に形成された不純物拡散層とコンタクトをとる電極を選
択的に成長した高融点金属の三層構造で形成する方法に
関する。
に形成された不純物拡散層とコンタクトをとる電極を選
択的に成長した高融点金属の三層構造で形成する方法に
関する。
第３図を参照すると、半導体基板11上に例えばりん・
シリケートガラス（PSG）の絶縁膜12が形成され、この
絶縁膜12にコンタクトホール13が開けられ、コンタクト
ホール13を通しての不純物のイオン注入によって拡散層
14がセルフアライン（自己整合）で形成されている。こ
の拡散層14の引出し用の電極15を、コンタクトホール埋
め込み技術の一つである選択的な高融点金属の選択的成
長で形成する技術が開発され、例えばWF6を水素で還元
してタングステン（Ｗ）でコンタクトホール14を埋め込
む電極15を形成する。
シリケートガラス（PSG）の絶縁膜12が形成され、この
絶縁膜12にコンタクトホール13が開けられ、コンタクト
ホール13を通しての不純物のイオン注入によって拡散層
14がセルフアライン（自己整合）で形成されている。こ
の拡散層14の引出し用の電極15を、コンタクトホール埋
め込み技術の一つである選択的な高融点金属の選択的成
長で形成する技術が開発され、例えばWF6を水素で還元
してタングステン（Ｗ）でコンタクトホール14を埋め込
む電極15を形成する。
ところが、Ｗは下地のシリコン（Si）と還元反応を起
すため、ＷがSiを図に破線16で示すように侵食し、拡散
層14によって形成される接合を破壊する問題が発生し
た。
すため、ＷがSiを図に破線16で示すように侵食し、拡散
層14によって形成される接合を破壊する問題が発生し
た。
その問題を解決するために、本出願人は選択シリサイ
ドによるエンクロッチメントバリアを開発した。第４図
を参照すると、コンタクトホール14内に先ずタングステ
ンシリサイド（WSix）膜17を成長し、次いでＷの電極15
を成長するのである。この技術によって第３図を参照し
て説明した問題点は解決された。
ドによるエンクロッチメントバリアを開発した。第４図
を参照すると、コンタクトホール14内に先ずタングステ
ンシリサイド（WSix）膜17を成長し、次いでＷの電極15
を成長するのである。この技術によって第３図を参照し
て説明した問題点は解決された。
第４図に示すWSixとＷの２層構造によると、第３図を
参照して説明したＷによる基板Siの侵食の問題は解決さ
れた。しかし、 （１）Siに対する選択シリサイドの密着性が悪く、 （２）選択シリサイド（WSix17）とSiのコンタクト抵抗
が高くなる という２つの問題があることが確認された。
参照して説明したＷによる基板Siの侵食の問題は解決さ
れた。しかし、 （１）Siに対する選択シリサイドの密着性が悪く、 （２）選択シリサイド（WSix17）とSiのコンタクト抵抗
が高くなる という２つの問題があることが確認された。
そこで本発明は、半導体基板とコンタクトをとる電極
を、半導体基板の侵食なく、半導体基板とのコンタクト
抵抗を低く抑え、しかも半導体基板との密着性に優れた
電極を形成する方法を提供することを目的とする。
を、半導体基板の侵食なく、半導体基板とのコンタクト
抵抗を低く抑え、しかも半導体基板との密着性に優れた
電極を形成する方法を提供することを目的とする。
上記問題点は、半導体基板上のコンタクトホールを埋
めて該半導体基板とコンタクトをとる電極の形成におい
て、第１の温度でハロゲン化金属を水素還元して第１の
高融点金属膜を成長する工程、次いで前記と同じ温度で
シリサイド膜を成長する工程、および前記第１の温度よ
り高い第２の温度でシリサイド膜上に高融点金属を成長
する工程を含むことを特徴とする半導体装置の製造方法
によって解決される。
めて該半導体基板とコンタクトをとる電極の形成におい
て、第１の温度でハロゲン化金属を水素還元して第１の
高融点金属膜を成長する工程、次いで前記と同じ温度で
シリサイド膜を成長する工程、および前記第１の温度よ
り高い第２の温度でシリサイド膜上に高融点金属を成長
する工程を含むことを特徴とする半導体装置の製造方法
によって解決される。
本発明の方法においては、第４図に示した選択シリサ
イド（WSix）の下に、Siの侵食を最低限に抑えるため
に、低温（210℃以下）で、ハロゲン化金属（WF6など）
をH2還元させて高融点金属（Ｗ）の薄膜を形成し、それ
によってWSixとSiの密着性を改善し、コンタクト抵抗を
下げるようにする。次いで、同じく低温でWSixを2000Å
程度の膜厚に成長してSi侵食の対策とし、最後に高温
（360〜400℃）でＷを選択的に高速成長することによ
り、Si侵食を最小限に抑えた電極を形成するもので、最
初のＷの薄膜は成膜がおこる最低の温度で成長させる。
シリサイドはこの温度では選択性をもち、短時間で高膜
厚の成膜が可能である。なお上記した温度範囲は実験に
よって最適と認められた温度である。
イド（WSix）の下に、Siの侵食を最低限に抑えるため
に、低温（210℃以下）で、ハロゲン化金属（WF6など）
をH2還元させて高融点金属（Ｗ）の薄膜を形成し、それ
によってWSixとSiの密着性を改善し、コンタクト抵抗を
下げるようにする。次いで、同じく低温でWSixを2000Å
程度の膜厚に成長してSi侵食の対策とし、最後に高温
（360〜400℃）でＷを選択的に高速成長することによ
り、Si侵食を最小限に抑えた電極を形成するもので、最
初のＷの薄膜は成膜がおこる最低の温度で成長させる。
シリサイドはこの温度では選択性をもち、短時間で高膜
厚の成膜が可能である。なお上記した温度範囲は実験に
よって最適と認められた温度である。
以下、本発明を図示の実施例により具体的に説明す
る。
る。
第１図は本発明の方法で形成された電極の断面図、第
２図は本発明方法のシークエンスを示す線図で、横軸に
時間ｔを、縦軸に温度を〔℃〕でとる。
２図は本発明方法のシークエンスを示す線図で、横軸に
時間ｔを、縦軸に温度を〔℃〕でとる。
半導体基板11上に絶縁膜12を形成し、それにコンタク
トホール13を開け、不純物のイオン注入などによって拡
散層14を形成するまでの工程は従来例の場合と同様であ
る。
トホール13を開け、不純物のイオン注入などによって拡
散層14を形成するまでの工程は従来例の場合と同様であ
る。
本発明の方法は、同一リアクター（反応炉）内で、温
度とガスの制御によって実施される利点があるもので、
加熱方法は赤外線（IR）ランプを用い、各プロセスの間
はポンプで排気してそれぞれリアクター内を真空にひ
く。
度とガスの制御によって実施される利点があるもので、
加熱方法は赤外線（IR）ランプを用い、各プロセスの間
はポンプで排気してそれぞれリアクター内を真空にひ
く。
第１図に示す半導体基板をリアクター（図示せず）内
に配置し、室温から150〜210℃の範囲内の温度にまで昇
温し、WF6＋H2〔WF6/H2の流量比は/1/100〕を導入し、
第１層タングステン（Ｗ）膜18を約100Åの膜厚に成長
する。この段階は第２図にＩで示す。
に配置し、室温から150〜210℃の範囲内の温度にまで昇
温し、WF6＋H2〔WF6/H2の流量比は/1/100〕を導入し、
第１層タングステン（Ｗ）膜18を約100Åの膜厚に成長
する。この段階は第２図にＩで示す。
次いでリアクター内を真空にひき〔第２図にＰで示
す）、前と同じ150〜210℃の範囲内の温度でWF6にSiを
含むガス、例えばシラン（SiH4）とH2を加え〔WF6＋SiH
4＋H2〕てリアクター内に導入し、前に成長した第１層
Ｗ膜の上にWSix膜17を1000Åの膜厚に成長する。なお、
前記ガスの流量比は WF6:SiH4:H2＝10:7.5:750 とする。この段階は第２図にIIで示す。
す）、前と同じ150〜210℃の範囲内の温度でWF6にSiを
含むガス、例えばシラン（SiH4）とH2を加え〔WF6＋SiH
4＋H2〕てリアクター内に導入し、前に成長した第１層
Ｗ膜の上にWSix膜17を1000Åの膜厚に成長する。なお、
前記ガスの流量比は WF6:SiH4:H2＝10:7.5:750 とする。この段階は第２図にIIで示す。
次いで再度リアクター内を真空にひいて（第２図にＰ
で示す）、360〜400℃の範囲内の温度にまで昇温し、WF
6＋H2〔流量比は階段Ｉの場合と同じ〕を導入し、タン
グステンでコンタクトホールを埋める電極15を形成す
る。この段階は第２図にIIIで示す。
で示す）、360〜400℃の範囲内の温度にまで昇温し、WF
6＋H2〔流量比は階段Ｉの場合と同じ〕を導入し、タン
グステンでコンタクトホールを埋める電極15を形成す
る。この段階は第２図にIIIで示す。
上記の方法で形成した電極の密着性は、図示の電極が
形成された半導体基板にエッチングテープを貼り付け、
それを剥がす試験で評価した。第４図に示す電極を形成
した半導体基板をこの方法で試験したところ、局所的に
電極が剥がれ密着性の良くない電極の存在が認められた
が、本発明の方法で形成した電極は１個も剥がされるこ
とがなく、密着性がきわめてよい（不良品はゼロに近
い）ことが確認された。
形成された半導体基板にエッチングテープを貼り付け、
それを剥がす試験で評価した。第４図に示す電極を形成
した半導体基板をこの方法で試験したところ、局所的に
電極が剥がれ密着性の良くない電極の存在が認められた
が、本発明の方法で形成した電極は１個も剥がされるこ
とがなく、密着性がきわめてよい（不良品はゼロに近
い）ことが確認された。
以上のように本発明によれば、シリサイドと下地の半
導体基板と密着が改善され、コンタクト抵抗がシリサイ
ド／シリコンに比べ改善され、Siの侵食に対しバリア性
をもった電極が形成され、半導体装置における電極の信
頼性が向上せしめられる効果がある。
導体基板と密着が改善され、コンタクト抵抗がシリサイ
ド／シリコンに比べ改善され、Siの侵食に対しバリア性
をもった電極が形成され、半導体装置における電極の信
頼性が向上せしめられる効果がある。
第１図は本発明実施例断面図、 第２図は本発明方法のシークエンス線図、 第３図は従来例の問題点を示す断面図、 第４図は他の従来例断面図である。 図中、 11は半導体基板、 12は絶縁膜、 13はコンタクトホール、 14は拡散層、 15はＷ電極、 16は侵食を示す破線、 17はWSix膜、 18は第１層Ｗ膜 を示す。
Claims (1)
- 【請求項１】半導体基板（11）上のコンタクトホール
（13）を埋めて該半導体基板とコンタクトをとる電極の
形成において、 第１の温度でハロゲン化高融点金属を水素還元して第１
の高融点金属膜（18）を成長する工程、 次いで前記と同じ温度で同金属のシリサイド膜（17）を
成形する工程、および 前記第１の温度より高い第２の温度で前記シリサイド膜
（17）上に高融点金属（15）を成長する工程を含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62317399A JP2582596B2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62317399A JP2582596B2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01160011A JPH01160011A (ja) | 1989-06-22 |
| JP2582596B2 true JP2582596B2 (ja) | 1997-02-19 |
Family
ID=18087812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62317399A Expired - Fee Related JP2582596B2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2582596B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
| JP2741799B2 (ja) * | 1991-05-08 | 1998-04-22 | シャープ株式会社 | 半導体装置の製造方法 |
| US5489552A (en) * | 1994-12-30 | 1996-02-06 | At&T Corp. | Multiple layer tungsten deposition process |
| US6294468B1 (en) * | 1999-05-24 | 2001-09-25 | Agere Systems Guardian Corp. | Method of chemical vapor depositing tungsten films |
| JP4769172B2 (ja) * | 2006-11-20 | 2011-09-07 | 帝金株式会社 | 保護装置および車止め装置 |
-
1987
- 1987-12-17 JP JP62317399A patent/JP2582596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01160011A (ja) | 1989-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183782A (en) | Process for fabricating a semiconductor device including a tungsten silicide adhesive layer | |
| JPH0777206B2 (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| JPS6231116A (ja) | 半導体装置の製造方法 | |
| JP2582596B2 (ja) | 半導体装置の製造方法 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH05129231A (ja) | 電極配線 | |
| JP2553346B2 (ja) | 金属薄膜形成方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JP2627756B2 (ja) | 半導体装置の製造方法 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP2694950B2 (ja) | 高融点金属膜の形成方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| KR100732764B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JPH03214735A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |