JPH01160011A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01160011A
JPH01160011A JP31739987A JP31739987A JPH01160011A JP H01160011 A JPH01160011 A JP H01160011A JP 31739987 A JP31739987 A JP 31739987A JP 31739987 A JP31739987 A JP 31739987A JP H01160011 A JPH01160011 A JP H01160011A
Authority
JP
Japan
Prior art keywords
temperature
film
semiconductor substrate
reactor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31739987A
Other languages
English (en)
Other versions
JP2582596B2 (ja
Inventor
Toshiya Suzuki
鈴木 寿也
Takayuki Oba
隆之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62317399A priority Critical patent/JP2582596B2/ja
Publication of JPH01160011A publication Critical patent/JPH01160011A/ja
Application granted granted Critical
Publication of JP2582596B2 publication Critical patent/JP2582596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、例えば半導体基板に形成された
不純物拡散層とコンタクトをとる電極を選択的に成長し
た高融点金属の三層構造で形成する方法に関し、 半導体基板とコンタクトをとる電極を、半導体基板の侵
食なく、半導体基板とのコンタクト抵抗を低(抑え、し
かも半導体基板との密着性に優れた電極を形成する方法
を提供することを目的とし、半導体基板上のコンタクト
ホールを埋めて該半導体基板とコンタクトをとる電極の
形成において、第1の温度でハロゲン化高融点金属を水
素還元して第1の高融点金属膜を成長する工程、次いで
前記と同じ温度で同金属のシリサイド膜を成長する工程
、および前記第1の温度より高い第2の温度で前記シリ
サイド膜上に高融点金属を成長する工程を含むことを特
徴とする半導体装置の製造方法を含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、例えば半導体基板に
形成された不純物拡散層とコンタクトをとる電極を選択
的に成長した高融点金属の三層構造で形成する方法に関
する。
〔従来の技術〕
第3図を参照すると、半導体基板11上に例えぼりん・
シリケートガラス(PSG)の絶縁膜12が形成され、
この絶縁膜12にコンタクトホール13が開けられ、コ
ンタクトホール13を通しての不純物のイオン注入によ
って拡散N14がセルファライン(自己整合)で形成さ
れている。この拡散層14の引出し用の電極15を、コ
ンタクトホール埋め込み技術の一つである選択的な高融
点金属の選択的成長で形成する技術が開発され、例えば
粁6を水素で還元してタングステン(W)でコンタクト
ホール14を埋め込む電極15を形成する。
ところが、Wは下地のシリコン(Si)と還元反応を起
すため、W f)< S iを図に破線16で示すよう
に侵食し、拡散層14によって形成される接合を破壊す
る問題が発生した。
その問題を解決するために、本出願人は選択シリサイド
によるエンクロソチメントバリアを開発した。第4図を
参照すると、コンタクトボール14内に先ずタングステ
ンシリサイド(WSix)膜17を成長し、次いでWの
電極15を成長するのである。
この技術によって第3図を参照して説明した問題点は解
決された。
〔発明が解決しようとする問題点〕
第4図に示ずWSixとWの2層構造によると、第3図
を参照して説明したWによる基板Stの侵食の問題は解
決された。しかし、 (llsiに対する選択シリサイドの密着性が悪く、(
2)選択シリサイド(WSix17)とSiのコンタク
ト抵抗が高くなる という2つの問題があることが確認された。
そこで本発明は、半導体基板とコンタクトをとる電極を
、半導体基板の侵食なく、半導体基板とのコンタクト抵
抗を低く抑え、しかも半導体基板との密着性に優れた電
極を形成する方法を提供することを目的とする。
〔問題点を解決するための手段〕
上記問題点は、半導体基板上のコンタクトホールを埋め
て該半導体基板とコンタクトをとる電極の形成において
、第1の温度でハロゲン化金属を水素還元して第1の高
融点金属膜を成長する工程、次いで前記と同じ温度でシ
リサイド膜を成長する工程、および前記第1の温度より
高い第2の温度でシリサイド膜上に高融点金属を成長す
る工程を含むことを特徴とする半導体装置の製造方法に
よって解決される。
〔作用〕
本発明の方法においては、第4図に示した選択シリサイ
ド(WSix)の下に、Stの侵食を最低限に抑えるた
めに、低温(210℃以下)で、ハロゲン化金属(WF
6など)をH2還元させて高融点金属(W)の薄膜を形
成し、それによって−SixとSiの密着性を改善し、
コンタクト抵抗を下げるようにする。次いで、同じく低
温でWSixを2000人程度0膜厚に成長してSi侵
食の対策とし、最後に高温(360〜400°C)でW
を選択的に高速成長することにより、Si侵食を最小限
に抑えた電極を形成するもので、最初のWの薄膜は成膜
がおこる最低の温度で成長させる。シリサイドはこの温
度では選択性をもち、短時間で高膜厚の成膜が可能であ
る。
なお上記した温度範囲は実験によって最適と認められた
温度である。
〔実施例〕
以下、本発明を図示の実施例により具体的に説明する。
第1図は本発明の方法で形成された電極の断面図、第2
図は本発明方法のシーフェンスを示す線図で、横軸に時
間tを、縦軸に温度を〔°C〕でとる。
半導体基板11上に絶縁膜12を形成し、それにコンタ
クトホール13を開け、不純物のイオン注入などによっ
て拡散層14を形成するまでの工程は従来例の場合と同
様である。
本発明の方法は、同一リアクタ−(反応炉)内で、温度
とガスの制御によって実施される利点があるもので、加
熱方法は赤外線(JR)ランプを用い、各プロセスの間
はポンプで排気してそれぞれリアクター内を真空にひく
第1図に示す半導体基板をリアクター(図示せず)内に
配置し、室温から150〜210℃の範囲内の温度にま
で昇温し、−F6 + H2(WF6/ H2の流量比
は1/100)を導入し、第1層タングステン(W)膜
18を約100人の膜厚に成長する。この段階は第2図
にIで示す。
次いでリアクター内を真空にひき(第2図にPで示す)
、前と同じ150〜210℃の範囲内の温度で畦6にS
iを含むガス、例えばシラン(5iH1)とH2を加え
(WF6+ 5iHq + H2)でリアクター内に導
入し、前に成長した第1層W膜の上にWSix膜17を
1000人の膜厚に成長する。なお、前記ガスの流量比
は 讐F6  :  5iH1:  H2=10: 7.5
 : 750、  (7) とする。この段階は第2図に■で示す。
次いで再度リアクター内を真空にひいて(第2図にPで
示す)、360〜400°Cの範囲内の温度にまで昇温
し、WF6+ 82  (流量比は段階Iの場合と同じ
〕を導入し、タングステンでコンタクトホールを埋める
電極15を形成する。この段階は第2図に■で示す。
上記の方法で形成した電極の密着性は、図示の電極が形
成された半導体基板にエツチングテープを貼り付け、そ
れを剥がす試験で評価した。第4図に示す電極を形成し
た半導体基板をこの方法で試験したところ、局所的に電
極が剥がれ密着性の良くない電極の存在が認められたが
、本発明の方法で形成した電極は1個も剥がされること
がなく、密着性がきわめてよい(不良品はゼロに近い)
ことが確認された。
〔発明の効果〕
以上のように本発明によれば、シリサイドと下地の半導
体基板と密着が改善され、コンタクト抵抗がシリサイド
/シリコンに比べ改善され、Stの侵食に対しバリア性
をもった電極が形成され、半導体装置における電極の信
頼性が向上せしめられる効果がある。
【図面の簡単な説明】
第1図は本発明実施例断面図、 第2図は本発明方法のシーフェンス線図、第3図は従来
例の問題点を示す断面図、第4図は他の従来例断面図で
ある。 図中、 11は半導体基板、 12は絶縁膜、 13はコンタクトホール、 14は拡散層、 15はW電極、 16ば侵食を示す破線、 17は誓Six膜、 18は第11i!W膜 を示す。 特許出願人   富士通株式会社 代理人弁理士  久木元   彰 −j−都酵廊4や1餌飼旧 第1図 1彦[°CI ■ 11  判−幕隈 第3図 J− ←ヤ 峯汐♂朗ガシ云、シー7エ〉ス千呟図 第2図 〜切二咋へL?イクリ門断がb凱 第4図

Claims (1)

  1. 【特許請求の範囲】  半導体基板(11)上のコンタクトホール(13)を
    埋めて該半導体基板とコンタクトをとる電極の形成にお
    いて、 第1の温度でハロゲン化高融点金属を水素還元して第1
    の高融点金属膜(18)を成長する工程、次いで前記と
    同じ温度で同金属のシリサイド膜(17)を成長する工
    程、および 前記第1の温度より高い第2の温度で前記シリサイド膜
    (17)上に高融点金属(15)を成長する工程を含む
    ことを特徴とする半導体装置の製造方法。
JP62317399A 1987-12-17 1987-12-17 半導体装置の製造方法 Expired - Fee Related JP2582596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62317399A JP2582596B2 (ja) 1987-12-17 1987-12-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62317399A JP2582596B2 (ja) 1987-12-17 1987-12-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01160011A true JPH01160011A (ja) 1989-06-22
JP2582596B2 JP2582596B2 (ja) 1997-02-19

Family

ID=18087812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62317399A Expired - Fee Related JP2582596B2 (ja) 1987-12-17 1987-12-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2582596B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333227A (ja) * 1991-05-08 1992-11-20 Sharp Corp 半導体装置の製造方法
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US5646070A (en) * 1990-12-19 1997-07-08 Philips Electronics North American Corporation Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
EP1055746A1 (en) * 1999-05-24 2000-11-29 Lucent Technologies Inc. Method of chemical vapor depositing tungsten films
JP2008127821A (ja) * 2006-11-20 2008-06-05 Teikin Kk 保護装置および車止め装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646070A (en) * 1990-12-19 1997-07-08 Philips Electronics North American Corporation Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
JPH04333227A (ja) * 1991-05-08 1992-11-20 Sharp Corp 半導体装置の製造方法
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
EP1055746A1 (en) * 1999-05-24 2000-11-29 Lucent Technologies Inc. Method of chemical vapor depositing tungsten films
US6294468B1 (en) 1999-05-24 2001-09-25 Agere Systems Guardian Corp. Method of chemical vapor depositing tungsten films
JP2008127821A (ja) * 2006-11-20 2008-06-05 Teikin Kk 保護装置および車止め装置

Also Published As

Publication number Publication date
JP2582596B2 (ja) 1997-02-19

Similar Documents

Publication Publication Date Title
US5907784A (en) Method of making multi-layer gate structure with different stoichiometry silicide layers
JPH06140393A (ja) 半導体装置の製造方法及び半導体装置
JPH06140399A (ja) 金配線の製造方法
JPH08232080A (ja) 新規なタングステン溶着プロセス
JPH0936228A (ja) 配線形成方法
JPH10308360A (ja) 半導体装置の製造方法
JP2000228372A (ja) 半導体装置の製造方法
JPH01160011A (ja) 半導体装置の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JPS61133646A (ja) 半導体装置の製造方法
JPH05129231A (ja) 電極配線
JPS60117719A (ja) 半導体装置の製造方法
JPH07130854A (ja) 配線構造体及びその形成方法
JP2542617B2 (ja) 半導体装置の製造方法
KR20030050652A (ko) 텅스텐막의 형성 방법
US5211987A (en) Method and apparatus for forming refractory metal films
EP0427254B1 (en) Method for forming a contact region
JPH02231714A (ja) 半導体装置の製造方法
JPS63280417A (ja) 半導体装置の製造方法
JPH0758199A (ja) 半導体装置の製造方法
JPH01214137A (ja) 集積回路の製造方法
KR20030081525A (ko) 반도체 디바이스 및 그 제조 방법
JPH05251384A (ja) 半導体装置及びその製造方法
JPH0479330A (ja) 積層配線の形成方法
KR0179826B1 (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees