KR20030050652A - 텅스텐막의 형성 방법 - Google Patents
텅스텐막의 형성 방법 Download PDFInfo
- Publication number
- KR20030050652A KR20030050652A KR1020010081142A KR20010081142A KR20030050652A KR 20030050652 A KR20030050652 A KR 20030050652A KR 1020010081142 A KR1020010081142 A KR 1020010081142A KR 20010081142 A KR20010081142 A KR 20010081142A KR 20030050652 A KR20030050652 A KR 20030050652A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- film
- heat treatment
- tungsten film
- tungsten layer
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 239000010937 tungsten Substances 0.000 title claims abstract description 82
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000007789 gas Substances 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 22
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 22
- 229910052731 fluorine Inorganic materials 0.000 abstract description 22
- 239000011737 fluorine Substances 0.000 abstract description 22
- 238000000137 annealing Methods 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 86
- 239000004065 semiconductor Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 9
- 229910000077 silane Inorganic materials 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 101100313907 Caenorhabditis elegans tin-44 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011534 incubation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- -1 hydrogen compound Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 화학기상증착법을 이용하여 텅스텐막을 증착할 때 막내 불소가 함유됨에 따른 텅스텐막의 비저항이 높아지는 현상을 억제하도록 한 텅스텐막의 형성 방법을 제공하기 위한 것으로, 웨이퍼상에 육불화텅스텐을 포함하는 원료가스와 환원가스를 이용하여 텅스텐막을 증착하는 단계, 및 상기 텅스텐막 표면을 수소분위기에서 열처리하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 텅스텐막의 형성 방법에 관한 것이다.
고집적 반도체장치에서 비트라인을 형성하기 위하여 텅스텐실리사이드(WSix)를 이용하고 있다. 그러나, 텅스텐실리사이드는 막의 비저항이 매우 높을 뿐만 아니라 고온에서 실리콘산화물층과의 열적 안정성도 매우 나쁘다. 따라서, 비트라인 형성을 위해 먼저 폴리실리콘막을 증착한 후 폴리실리콘막상에 텅스텐실리사이드를 증착하여 사용해야만 하는 번거로움이 있다.
최근에 텅스텐(W)은 낮은 비저항과 높은 열안정성으로 인해 메모리소자의 비트라인이나 메모리 또는 비메모리소자의 국부배선(local interconnection)으로 널리 사용되고 있다.
즉, 텅스텐의 비저항은 5.3μΩ-cm으로 반도체소자의 배선으로 널리 사용되는 알루미늄(Al)의 2.7μΩ-cm보다는 비저항이 크나, 폴리실리콘 및 실리사이드에 비해서는 전기전도도가 매우 우수한 금속이다.
또한 화학기상증착법(Chemical Vapor Deposition; CVD)으로 증착시 콘택홀 채움(filling) 특성이 우수하고 높은 융점으로 인해 우수한 열안정성 등의 장점이 있어 알루미늄이 적용되기 힘든 깊은 콘택홀이나 후속의 고온 공정을 거쳐야 하는 COB(Capacitor Over Bitline) 형 메모리 소자의 비트라인 등에 적용되고 있다.
특히, 최근에 DRAM 소자의 집적도가 증가되면서 RC 딜레이에 의한 소자의 동작속도 문제가 저하되므로 배선재료의 저항을 낮게 만드는 것이 소자의 동작속도 측면에서 매우 중요하다. 예컨대, DRAM 소자의 경우 캐패시터에 저장된 전하의 변화를 감지하여 증폭기로 보내는 비트라인의 경우, 통상적으로 텅스텐실리사이드막(WSix)을 사용하였으나, 더 낮은 저항을 갖는 텅스텐으로 대체되고 있는 실정이다.
이 때, 텅스텐은 단차피복성(step coverage)이 우수한 화학기상증착법으로 증착된다.
그러나, 텅스텐을 비트라인으로 사용하는 경우에도 소자의 디자인룰이 100nm 이하인 경우에는 전자의 표면 충돌 현상에 의해 비저항의 급격한 증가를 초래하게된다. 즉, 전자의 평균자유이동거리(mean free path)와 선폭의 크기가 비슷해짐에 따라 이동하는 전자가 표면과 충돌하게 되므로써 표면 자체가 비저항을 증가시키는 요인이 되는 것이다.
따라서, 100nm이하의 선폭에서도 낮은 저항을 얻기 위해서는 화학기상증착법에 의한 텅스텐막의 자체 저항을 더욱 낮추어야만 한다.
일반적으로, 화학기상증착법(CVD)에 의한 텅스텐의 증착은 소스가스로 WF6를 사용하는 경우, 박막내에 일정량의 불소(F)가 함유되는 것을 막을 수 없다. 박막내의 불소의 함유는 박막의 비저항을 높이는 결과를 초래한다.
실제로 텅스텐의 벌크 비저항은 5.3μΩ-cm이나, 화학기상증착법으로 증착한텅스텐의 비저항은 5000Å 이상의 두꺼운 막에서도 약 10μΩ-cm 이상으로 나타난다.
통상적으로, 박막의 비저항은 두께 및 선폭(line width)이 작을수록 증가하는 경향이 있는데, 화학기상증착법(CVD)에 의한 텅스텐의 두께가 1000Å일 경우 비저항은 약 20μΩ-cm 까지 증가하며, 선폭이 줄어들수록 이 값은 더욱 커진다. 즉, 0.13㎛ 이하 선폭의 텅스텐이 적용될 고집적 반도체소자의 경우 화학기상증착법에 의한 텅스텐의 비저항을 낮추는 것이 반도체소자의 성능 향상 측면뿐만 아니라 소자 설계 및 공정 마진 확보 측면에서 매우 중요하다.
도 1a 내지 도 1b는 종래기술에 따른 화학기상증착법에 의한 텅스텐 박막의 증착 방법을 도시한 도면이다.
도 1a에 도시된 바와 같이, 웨이퍼(11)상에 처음부터 화학기상증착법에 의해 텅스텐막을 형성하려고 하면 막의 접착성이 나쁘고 막의 접착이 생기지 않는 인큐베이션타임(incubation time)이 길어지는 경향이 있다.
이러한 현상을 방지하기 위해 처음에는 원료가스인 육불화텅스텐(WF6) 가스와, 예를 들면 실란(SiH4)이나 수소(H2) 가스 등의 환원가스를 소량씩 흐르게 하여, 웨이퍼표면에 결정종이 되는 텅스텐의 핵결정막(Nucleation layer)(12a)을 성장시킨다.
다음으로, 도 1b에 도시된 바와 같이, 핵결정막(12a)의 성장공정을 소정 시간, 예를 들면 수십초 행한 후, 원료가스나 환원가스 등을 다량으로 흐르게 하여,핵결정막(12a)을 종으로 하여 주텅스텐막(12b)을 높은 성막속도로 성장시킨다.
이에 따라, 전체적으로 원하는 두께의 텅스텐막(12)을 얻고 있다
한편, 원하는 두께의 텅스텐막(12)을 증착하는 다른 방법으로는 핵결정막 성장시에는 육불화텅스텐과 실란(WF5/SiH4) 가스를 흘려주고, 연속적으로 주텅스텐막 성장시에는 육불화텅스텐과 수소(WF5/H2) 가스를 흘려줄 수도 있다.
상술한 바와 같은 텅스텐막의 화학기상증착시 증착온도는 300℃∼500℃를 유지한다.
그러나, 종래기술에서는 텅스텐막(12)내에 완전히 환원되지 않은 육불화텅스텐(WF6) 가스로 인해 일정량의 불소(F)가 잔류하며, 이로 인해 텅스텐막의 벌크비저항에 비해 약 200% 이상의 높은 비저항을 나타내는 문제점이 있다.
이와 같이 높은 비저항을 나타내는 화학기상증착법에 의한 텅스텐막(CVD-W)을 비트라인 등의 배선으로 이용하는 경우 소자의 동작속도가 저하되는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 화학기상증착법을 이용하여 텅스텐막을 증착할 때 막내 불소가 함유됨에 따른 텅스텐막의 비저항이 높아지는 현상을 억제하는데 적합한 반도체장치의 텅스텐막의 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 종래기술에 따른 텅스텐막의 형성 방법을 도시한 공정 단면도,
도 2는 본 발명의 실시예에 따른 텅스텐막내 불소 제거 방법을 도시한 도면,
도 3은 800℃에서 열처리를 수행하기 전/후의 텅스텐막의 표면저항(Rs)을 비교한 도면,
도 4는 열처리전후 시편에 대한 SIMS 분석을 수행한 도면,
도 5는 도 2에 따른 텅스텐막 형성 방법을 이용한 게이트전극을 도시한 도면,
도 6은 도 2에 따른 텅스텐막 형성 방법을 이용한 비트라인을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 웨이퍼 22a : 핵결정막
22b : 주텅스텐막
상기의 목적을 달성하기 위한 본 발명의 텅스텐막의 형성 방법은 웨이퍼상에 육불화텅스텐을 포함하는 원료가스와 환원가스를 이용하여 텅스텐막을 증착하는 단계, 및 상기 텅스텐막 표면을 수소분위기에서 열처리하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 열처리하는 단계는, 500℃∼900℃에서 이루어짐을 특징으로 하고, 그리고 상기 열처리하는 단계는, 급속열처리 또는 노열처리중에서 선택되는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예에서는 3가지 방식, 예를 들면 수소(H2) 환원법, 실란(SiH4) 환원법, 디클로로실란(SiH2C12) 환원법 등을 이용하여 화학기상증착법으로 텅스텐막을 형성한 후, 텅스텐막내 잔류하는 불소를 제거하는 방법을 그 실시예로 설명하기로 한다.
먼저, 디클로로실란(SiH2C12) 환원법은 웨이퍼를 화학기상증착챔버내로 장입시킨 후, 챔버내에 원료가스로서 육불화텅스텐(WF6)과 환원가스로서 디클로로실란을 사용하여 600℃ 정도의 고온하에서 텅스텐막을 형성한다.
두번째, 실란(SiH4)환원법은, 웨이퍼를 화학기상증착챔버내로 장입시킨 후, 챔버내에 원료가스로서 육불화텅스텐(WF6)과 환원가스로서 실란을 사용하여 450℃ 정도의 저온하에서 텅스텐막을 형성한다.
마지막으로, 수소(H2) 환원법은, 웨이퍼를 화학기상증착챔버내로 장입시킨 후, 챔버내에 원료가스로서 육불화텅스텐(WF6)과 환원가스로서 수소를 사용하여 400∼450℃ 정도의 온도하에서 텅스텐막을 형성한다.
상술한 텅스텐막의 화학기상증착시, 모두 원료가스로서 육불화텅스텐(WF6)이 사용됨에 따라 처음부터 막형성을 행하려고 하면 막의 접착이 나쁘고, 막의 접착이 생기지 않는 인큐베이션 타임이 길어지는 경향이 있다.
따라서, 증착초기에는 원료가스인 육불화텅스텐(WF6)가스와, 환원가스들(디클로로실란, 실란, 수소)를 소량씩 흐르게 하여, 웨이퍼표면에 결정종이 되는 텅스텐의 핵결정막을 성장시킨다.
다음으로, 핵결정막의 성장공정을 소정 시간, 예를 들면 수십초 행한 후, 원료가스나 환원가스를 다량으로 흐르게 하여, 핵결정막을 종으로 하여 주텅스텐막을 높은 성막속도로 성장시킨다.
이에 따라, 전체적으로 원하는 두께의 텅스텐막을 얻는다.
한편, 원하는 두께의 텅스텐막을 증착하는 다른 방법으로는 핵결정막 성장시에는 육불화텅스텐과 실란(WF5/SiH4) 가스를 흘려주고, 연속적으로 주텅스텐막 성장시에는 육불화텅스텐과 수소(WF5/H2) 가스를 흘려줄 수도 있다
그러나, 상술한 텅스텐막의 화학기상증착시, 모두 원료가스로서 육불화텅스텐(WF6)을 사용함에 따라 막내에 다량의 불소가 잔류하게 된다.
도 2는 본 발명의 실시예에 따른 텅스텐막내 불소의 제거 방법을 도시한 도면이다.
도 2를 참조하면, 웨이퍼(21)상에 핵결정막(22a)과 주텅스텐막(22b)으로 이루어진 원하는 두께의 텅스텐막(22)을 증착한 후, 텅스텐막(22)내 잔류하는 불소를 제거하기 위해 텅스텐막(22) 표면을 수소 분위기에서 열처리(annealing)한다.
이 때, 열처리는 급속열처리(RTP)나 노(furnace) 열처리 모두 가능하며 그 열처리온도는 500℃∼900℃이다.
이와 같이 수소 분위기에서 열처리하면, 텅스텐막(22) 내부의 불소(F)가 표면밖으로 확산하여 HF 형태의 수소화합물을 형성하게 되고, 이에 따라 텅스텐막(22)내 잔류하던 불소(F)를 감소시킨다.
이러한 불소의 제거로 인해 텅스텐막 자체의 저항을 감소시킨다.
도 3은 800℃에서 열처리를 수행하기 전/후의 텅스텐막의 표면저항(Rs)을 도시하고 있다.
도 3을 참조하면, 열처리전 표면저항이 1.6정도이나, 열처리후 표면저항이 1.2 정도로 크게 감소함을 알 수 있다.
도 4는 각 시편에 대한 SIMS(Secondary Ion-Mass Spectrometer) 분석을 수행한 것으로서, 열처리전 시편은 불소가 106정도의 농도 분포를 가지나, 열처리후 시편은 불소가 104정도의 농도 분포를 가짐을 알 수 있다.
이와 같이, 열처리후 시편에서 불소 분포가 감소하는 이유는 열처리시 불소의 농도가 불소의 외확산(out-diffusion)에 의하여 감소하기 때문이다.
도 5는 도 2에 따른 텅스텐막의 형성 방법을 이용한 반도체장치의 게이트전극의 형성 방법을 도시한 공정 단면도이다.
도 5를 참조하면, 반도체기판(31)상에 게이트산화막(32) 및 폴리실리콘막(33)을 차례로 형성한 후, 육불화텅스텐(WF6)을 원료가스로 하고 디클로로실란, 실란, 수소를 환원가스로 이용하여 폴리실리콘막(33)상에 원하는 두께의 텅스텐막(34)을 증착한다.
다음으로, 텅스텐막(34) 및 폴리실리콘막(33)을 선택적으로 식각하여 폴리실리콘막(33)과 텅스텐막(34)으로 이루어진 게이트전극을 형성한 후, 수소 분위기에서 열처리하여 텅스텐막(34)내 잔류하는 불소를 HF로 휘발시켜 막내 불소 농도를 감소시킨다.
상술한 바와 같은 게이트전극에서는 텅스텐막(34)내 잔류하는 불소 농도를 감소시키므로써 게이트전극의 저항을 감소시킬 수 있다.
도 6은 도 2의 텅스텐막의 형성 방법을 이용한 반도체 장치의 비트라인 형성 방법을 도시한 도면이다.
도 6을 참조하면, 소스/드레인과 같은 불순물접합층(42)이 형성된 반도체기판(41)상에 층간절연막(43)을 형성한 후, 층간절연막(43)을 선택적으로 식각하여 불순물접합층(42)이 노출되는 콘택홀(미도시)을 형성한다.
다음으로, 콘택홀을 포함한 전면에 확산배리어막으로서 TiN(44)을 증착한 후, TiN(44)상에 육불화텅스텐(WF6)을 원료가스로 하고 디클로로실란, 실란, 수소를 환원가스로 이용하여 원하는 두께의 텅스텐막(45)을 증착한다.
다음으로, 수소 분위기에서 열처리하여 텅스텐막(45)내 잔류하는 불소를 HF로 휘발시켜 막내 불소 농도를 감소시킨다.
이와 같은 비트라인에서는 텅스텐막(45)내 잔류하는 불소 농도를 감소시켜 텅스텐막의 비저항을 감소시키므로써 비트라인의 동작속도를 향상시킨다.
상술한 게이트전극, 비트라인외에 반도체장치에 있어서 텅스텐막을 배선으로 적용하는 모든 경우에 본 발명은 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 텅스텐막의 비저항을 낮추므로써 RC 딜레이에 의한 신호 적체 현상을 감소시켜 소자의 동작속도를 향상시킬 수 있는 효과가 있다.
Claims (3)
- 웨이퍼상에 육불화텅스텐을 포함하는 원료가스와 환원가스를 이용하여 텅스텐막을 증착하는 단계; 및상기 텅스텐막 표면을 수소분위기에서 열처리하는 단계를 포함하여 이루어짐을 특징으로 하는 텅스텐막의 형성 방법.
- 제1항에 있어서,상기 열처리하는 단계는, 500℃∼900℃에서 이루어짐을 특징으로 하는 텅스텐막의 형성 방법.
- 제1항에 있어서,상기 열처리하는 단계는,급속열처리 또는 노열처리중에서 선택되는 것을 특징으로 하는 텅스텐막의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010081142A KR20030050652A (ko) | 2001-12-19 | 2001-12-19 | 텅스텐막의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010081142A KR20030050652A (ko) | 2001-12-19 | 2001-12-19 | 텅스텐막의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030050652A true KR20030050652A (ko) | 2003-06-25 |
Family
ID=29576363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010081142A KR20030050652A (ko) | 2001-12-19 | 2001-12-19 | 텅스텐막의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030050652A (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090029539A1 (en) * | 2007-07-02 | 2009-01-29 | Hynix Semiconductor Inc. | Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same |
| KR20150072377A (ko) * | 2013-12-19 | 2015-06-29 | 램 리써치 코포레이션 | 매우 낮은 저항률의 텅스텐을 증착하는 방법 |
| CN110692121A (zh) * | 2017-05-25 | 2020-01-14 | 应用材料公司 | 通过高压处理的钨脱氟 |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
| US11972952B2 (en) | 2018-12-14 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
| US12002679B2 (en) | 2019-04-11 | 2024-06-04 | Lam Research Corporation | High step coverage tungsten deposition |
| US12077858B2 (en) | 2019-08-12 | 2024-09-03 | Lam Research Corporation | Tungsten deposition |
-
2001
- 2001-12-19 KR KR1020010081142A patent/KR20030050652A/ko not_active Application Discontinuation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090029539A1 (en) * | 2007-07-02 | 2009-01-29 | Hynix Semiconductor Inc. | Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same |
| KR100881716B1 (ko) * | 2007-07-02 | 2009-02-06 | 주식회사 하이닉스반도체 | 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법 |
| US8440560B2 (en) | 2007-07-02 | 2013-05-14 | Hynix Semiconductor Inc. | Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same |
| KR20150072377A (ko) * | 2013-12-19 | 2015-06-29 | 램 리써치 코포레이션 | 매우 낮은 저항률의 텅스텐을 증착하는 방법 |
| KR20220104138A (ko) * | 2013-12-19 | 2022-07-26 | 램 리써치 코포레이션 | 매우 낮은 저항률의 텅스텐을 증착하는 방법 |
| CN110692121A (zh) * | 2017-05-25 | 2020-01-14 | 应用材料公司 | 通过高压处理的钨脱氟 |
| CN110692121B (zh) * | 2017-05-25 | 2024-03-19 | 应用材料公司 | 通过高压处理的钨脱氟 |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
| US11972952B2 (en) | 2018-12-14 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
| US12002679B2 (en) | 2019-04-11 | 2024-06-04 | Lam Research Corporation | High step coverage tungsten deposition |
| US12077858B2 (en) | 2019-08-12 | 2024-09-03 | Lam Research Corporation | Tungsten deposition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8456007B2 (en) | Chemical vapor deposition of titanium | |
| US7271092B2 (en) | Boron incorporated diffusion barrier material | |
| US6770571B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| JPH0573255B2 (ko) | ||
| US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| KR20000041393A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR20030050652A (ko) | 텅스텐막의 형성 방법 | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| US6451677B1 (en) | Plasma-enhanced chemical vapor deposition of a nucleation layer in a tungsten metallization process | |
| KR100631937B1 (ko) | 텅스텐 게이트 형성방법 | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR100805694B1 (ko) | 텅스텐막의 형성 방법 | |
| KR100321738B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0669498A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |