JPH0669498A

JPH0669498A - 半導体装置およびその製造方法

Info

Publication number: JPH0669498A
Application number: JP22107492A
Authority: JP
Inventors: Ryuma Hirano; 龍馬平野
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1992-08-20
Filing date: 1992-08-20
Publication date: 1994-03-11

Abstract

(57)【要約】【目的】高周波用ＭＯＳ型半導体装置のゲート電極の
低抵抗化、密着性、断線、しきい値電圧Ｖ_thのばらつき
等の改善した構成および製造方法を提供する。【構成】ゲート酸化膜２上にモリブデン・シリサイド
膜３をスパッタ法で堆積した後、その上にＣＶＤ法でタ
ングステン膜４を堆積する製造方法である。ゲート酸化
膜２と接するのがスパッタ法によるモリブデン・シリサ
イド膜３なので密着性、断線、しきい値電圧Ｖ_thのばら
つき等を改善できる。また、タングステン膜４をＣＶＤ
法で堆積するので、低温工程で低抵抗が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造方法に関する。

【０００２】

【従来の技術】ＭＯＳ型半導体装置のゲート電極は、高
融点金属とそのシリサイドを多結晶シリコン上に堆積し
たポリサイド構造で形成されている。しかし、ＭＯＳ型
半導体装置の高周波特性の向上のために、低抵抗のシリ
サイドまたは高融点金属だけで、ゲート電極を形成する
ＭＯＳ型半導体装置では、タングステンやモリブデンを
用いたものが用いられている。しかし、それらの膜の密
着性と内部応力によるしきい値電圧Ｖ_thのばらつきや不
安定性が問題である。さらに、ゲート電極の断線や剥離
等の課題、さらには耐薬品性が低いため、後工程での腐
食や酸化等しやすいという課題がある。このため安定な
多量生産が十分できていない。

【０００３】特に、通信用等の高周波特性が期待される
ものでは、ゲート酸化膜上に堆積した高融点金属がゲー
ト酸化膜と下地のシリコンとの界面に与える影響が重要
な要因である。

【０００４】従来のゲート電極はタングステンとそのシ
リサイドとの多層構造をスパッタ法で堆積した後、電気
抵抗を下げるために、１０００℃程度の高温の熱処理を
行っていた。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
半導体装置の構造と製造方法ではタングステン膜とその
シリサイド膜の内部応力が大きく、酸化膜との密着性も
悪く、１０００℃の熱処理による膜の収縮もあり、しき
い値電圧Ｖ_thのばらつき、変動や断線、剥離等の課題が
ある。

【０００６】本発明は、このような課題点を解決し、高
周波用ＭＯＳ型半導体装置の多量生産に適したゲート電
極構造を有する半導体装置およびその製造方法を提供す
ることを目的としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、酸化膜上をモリブデン・シ
リサイド膜とし、そのモリブデン・シリサイド膜の上に
タングステン膜を堆積した構造にした。

【０００８】また、本発明の半導体装置の製造方法は、
モリブデン・シリサイド膜はスパッタ法で、タングステ
ン膜はＣＶＤ法で堆積する構成とした。

【０００９】

【作用】上記構成によれば、モリブデン・シリサイド膜
はタングステン・シリサイド膜よりも酸化膜に対する密
着性が良く、内部応力によるゲート酸化膜のチャンネル
部界面に与える影響も少なく、断線等も起き難い。

【００１０】また、モリブデン・シリサイド膜の上にタ
ングステン膜を堆積した構成のため、酸等の耐薬品性は
モリブデンよりもタングステンの方が良いことから、後
工程との整合性が良い。

【００１１】上記半導体装置の製造方法の構成によれ
ば、スパッタ法により堆積したモリブデン・シリサイド
膜はＣＶＤ法によるものよりも酸化膜との密着性が良
い。

【００１２】また、ＣＶＤ法によるタングステン膜は、
スパッタ法によるタングステン膜が低抵抗化のために
は、１０００℃程度の熱処理を必要とするのに対して、
４００℃以下の堆積温度でも低抵抗となる。

【００１３】

【実施例】図１は、本発明の第１の実施例における半導
体装置の製造方法を示す工程断面図である。図１におい
て、１は半導体基板であるシリコン基板、２はシリコン
基板上に形成したゲート酸化膜、３はゲート酸化膜上に
堆積したモリブデン・シリサイド膜、４はモリブデン・
シリサイド膜３上に堆積したタングステン膜、５はソー
ス、ドレイン領域、６は層間絶縁膜、７はソース、ドレ
イン電極である。

【００１４】シリコン基板１はＰ型、（１００）方位、
５Ωのエピタキシャル基板である。図１（ａ）では、シ
リコン基板１を１１００〜１２００℃のドライ酸化、ま
たは塩酸酸化することにより、シリコン基板１上に膜厚
２０〜１００ｎｍのゲート酸化膜２を形成する。

【００１５】図１（ｂ）では、ゲート酸化膜２上に直流
マグネトロン・スパッタ法でモリブデン・シリサイド膜
３を膜厚５０〜１５０ｎｍ堆積する。この膜厚を１５０
ｎｍよりも厚くすると、ゲート電極としての低抵抗化に
効果が少ない。また、５０ｎｍよりも薄くすると、次工
程でのタングステン膜４を堆積するＣＶＤ時に発生する
弗素の影響やタングステン膜４の応力の影響があり、し
きい値電圧Ｖ_thが安定化しにくくなる。

【００１６】その時のスパッタ・ターゲットの組成は、
ＭｏＳｉ_X（Ｘ＝２〜２.７）とシリコン・リッチにし
た。それは、シリコン・リッチの方が酸化膜とタングス
テン膜の両方に対して密着性が高くなるからである。ス
パッタ条件は、ガス圧力３〜２０ｍＴｏｒｒ、シリコン
基板温度約３００℃で行なった。

【００１７】堆積されたモリブデン・シリサイド膜３の
結晶性は非晶質に近く、シート抵抗は数１０Ω以下であ
った。モリブデン・シリサイド膜３上にタングステン膜
４をホット・ウオール型のＣＶＤ法で約２００〜３００
ｎｍ堆積した。

【００１８】使用したガスは、六弗化タングステン（Ｗ
Ｆ₆）とシラン（ＳｉＨ₄）で、その流量はそれぞれ５０
ＳＣ・ＣＭ、５０〜１００ＳＣ・ＣＭである。また、ガ
ス圧力は０.１５〜０.５Ｔｏｒｒ、堆積温度は２５０〜
３５０℃であった。

【００１９】通常用いられる水素（Ｈ₂）還元による堆
積方法では、シランによるものと比較して、タングステ
ン膜のモリブデン・シリサイド膜に対する密着性が悪
く、膜剥がれ等が発生する。

【００２０】堆積されたタングステン膜４は多結晶で、
比抵抗は１０μΩ以下であった。図１（ｃ）では、モリ
ブデン・シリサイド膜３とタングステン膜４を通常のリ
ソグラフィ工程でレジストのパターンを形成後、塩素、
臭素系のガスでＲＩＥ法によって、ゲート電極を形成す
る。

【００２１】図１（ｄ）では、イオン注入法により、Ａ
ｓイオンを加速電圧８０ｋｅＶ、注入量５×１０¹⁴／ｃ
ｍ²で注入し、ソース／ドレイン領域５を形成する。そ
のＡｓイオンの活性化は９００℃、３０分のアニールを
行なった。

【００２２】図１（ｅ）では、層間絶縁膜６を堆積した
後、ソース／ドレイン領域５にコンタクト・ホールを開
けて、アルミニウムを１μｍスパッタ法で堆積し、パタ
ーンニングして、ソース／ドレイン電極７を形成した。
その後、５００℃、３０分のアニールを行なった。

【００２３】また、図示していないが、最後に保護膜等
を形成してＭＯＳ型半導体装置を製作した。

【００２４】特に、高周波用のＭＯＳ型半導体装置で
は、ゲート電極の低抵抗化が望まれており、従来のスパ
ッタ法では１０００℃程度の熱処理が必要であったが、
本実施例では不用となり、ゲート電極の結晶化等の収縮
による断線等の発生もなかった。

【００２５】また、しきい値電圧Ｖ_thのばらつきも±
０.０５Ｖ以下になり、再現性のある半導体装置を形成
することができた。

【００２６】以下、他の実施例について、図１を用いて
説明する。本発明の第２の実施例は図１（ｂ）で、六弗
化タングステンとシランのガスにより、ＣＶＤ法で、タ
ングステン膜４の堆積する前にシランガスのみを他の条
件を同じにして１分以上流したことである。そのため、
モリブデン・シリサイド膜３上にタングステン膜４の堆
積が容易になり、その間の密着性も向上した。

【００２７】本発明の第３の実施例は図１（ｂ）で、タ
ングステン膜４堆積のための還元ガスとしてシランガス
を用いたが、その代わりにジクロルシランガスを用いた
ことである。これにより堆積温度も数１００℃と低温化
し、表面の滑らかな微細加工に適したタングステン膜４
が堆積できた。

【００２８】以上の実施例等から明らかなように、本発
明によればゲート電極の低抵抗化ができる構成で密着
性、しきい値電圧Ｖ_thの変動、断線等の課題を解決した
高周波用のＭＯＳ型半導体装置が安定に提供できる。

【００２９】

【発明の効果】本発明の半導体装置の製造方法では、酸
化膜上にモリブデン・シリサイド膜をスパッタ法により
堆積し、その上にＣＶＤ法でタングステン膜を堆積する
ことにより、ゲート電極を構成しており、この構成のゲ
ート電極は酸化膜に対する密着性も良くなり、しきい値
電圧Ｖ_th等のばらつきや変動も少なくなった。さらに、
本製造方法により、モリブデン・シリサイド膜、タング
ステン膜堆積後の１０００℃の熱処理も必要なくなり、
熱応力や結晶化等による収縮も軽減されて、断線や剥離
の発生がなくなった。

【００３０】さらに、タングステン膜のＣＶＤ前にシラ
ンガスを１分以上流すことにより、モリブデン・シリサ
ド膜とタングステン膜の密着性を向上させることができ
る。

【００３１】また、還元ガスにジクロルシランガスを用
いることにより、低温での堆積ができ、滑らかな微細加
工に適したタングステン膜が堆積できた。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体装置の製造方法
を示す工程断面図

【符号の説明】

１シリコン基板２ゲート酸化膜３モリブデン・シリサイド膜４タングステン膜５ソース／ドレイン領域６層間絶縁膜７ソース／ドレイン電極

Claims

【特許請求の範囲】

【請求項１】半導体基板と、前記半導体基板に形成され
たソースとドレインと、前記半導体基板上に形成された
酸化膜と、前記酸化膜上にモリブデン・シリサイド膜と
タングステン膜の積層膜で形成されたゲート電極を有す
ることを特徴とする半導体装置。
【請求項２】半導体基板上に酸化膜を堆積する工程と、
前記酸化膜上にスパッタ法により、モリブデン・シリサ
イド膜を堆積する工程と、前記モリブデン・シリサイド
膜上にＣＶＤ法で、タングステン膜を堆積する工程と、
前記モリブテン・シリサイド膜と前記タングステン膜に
より、ゲート電極を形成する工程と、前記ゲート電極を
マスクに自己整合的にソースとドレインを形成する工程
を有することを特徴とする半導体装置の製造方法。
【請求項３】半導体基板上に酸化膜を堆積する工程と、
前記酸化膜上にスパッタ法により、モリブデン・シリサ
イド膜を堆積する工程と、シランガスを少なくとも１分
以上供給する工程と、前記モリブデン・シリサイド膜上
に、六弗化タングステンとシランのガスにより、ＣＶＤ
法で、タングステン膜を堆積する工程と、前記モリブテ
ン・シリサイド膜と前記タングステン膜により、ゲート
電極を形成する工程と、前記ゲート電極をマスクに自己
整合的にソースとドレインを形成する工程を有すること
を特徴とする半導体装置の製造方法。
【請求項４】六弗化タングステンとシランのガスの代わ
りに、六弗化タングステンとジクロルシランのガスを用
いたことを特徴とする請求項３記載の半導体装置の製造
方法。