KR100456315B1 - 반도체소자의 게이트전극 형성방법 - Google Patents
반도체소자의 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR100456315B1 KR100456315B1 KR10-1998-0057252A KR19980057252A KR100456315B1 KR 100456315 B1 KR100456315 B1 KR 100456315B1 KR 19980057252 A KR19980057252 A KR 19980057252A KR 100456315 B1 KR100456315 B1 KR 100456315B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten silicide
- gate electrode
- film
- amorphous silicon
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 51
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 claims 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 29
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- AUOVALFGUGMANW-UHFFFAOYSA-N dichlorosilane tungsten Chemical compound [W].Cl[SiH2]Cl AUOVALFGUGMANW-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- KEKAYANIOKYSFL-UHFFFAOYSA-N silane tungsten Chemical compound [SiH4].[W] KEKAYANIOKYSFL-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체기판상에 게이트산화막과 비정질실리콘막, 텅스텐실리사이드막을 순차적으로 형성하는 단계와, 상기 형성된 비정질실리콘막과 텅스텐실리사이드막을 RTP 스파이크 어닐링하는 단계, 상기 텅스텐실리사이드막상에 소정의 게이트전극패턴으로 패터닝된 마스크산화막을 형성하는 단계, 상기 마스크산화막패턴을 이용하여 그 하부의 텅스텐실리사이드막, 비정질실리콘층 및 게이트산화막을 식각하는 단계, 및 상기 형성된 게이트전극 측면에 산화막을 형성하여 게이트전극을 완성하는 단계를 포함하여 구성되는 반도체소자의 게이트전극 형성방법을 제공함으로써 텅스텐실리사이드의 높은 Rs를 감소시켜 1GDRAM이상의 고집적소자에서도 적용가능하도록하며 종래의 게이트전극 재료를 사용함으로써 새로운 게이트전극 재료를 개발하는데 소요되는 비용을 절감하고, 저저항 텅스텐실리사이드를 게이트전극 재료로 이용할때 게이트전극 형성을 위한 식각공정시 발생되는 문제를 해결하여 고집적 소자에 적용할 경우 균일한 저저항 텅스텐 실리사이드 게이트전극을 형성할 수 있도록 한다.
Description
본 발명은 반도체소장의 게이트전극 형성방법에 관한 것으로, 특히 게이트전극 물질로 저저항 텅스텐 실리사이드를 사용하는 경우 텅스텐 실리사이드의 Rs를 감소시키는 방법에 관한 것이다.
64MDRAM 이상의 고집적 소자에서 게이트전극 재료로 CVD 텅스텐 실리사이드 박막이 사용되고 있는데 특히 MS(monosilane) 텅스텐실리사이드보다 F불순물이 적은 DCS(dichlorosilane) 텅스텐실리사이드가 GOI측면에서 우수하여 게이트전극 재료로 많이 사용되고 있다. 그러나 DCS 텅스텐실리사이드는 Rs가 높기 때문에 1GDRAM 이상의 고집적소자에서 텅스텐실리사이드를 텅스텐이 풍부하게(W-rich) 증착하여 고온의 RTP 스파이크어닐(spick anneal)을 통하여 게이트전극내의 비정질실리콘과 반응시켜 저항을 낮추는 저저항 폴리사이드를 게이트전극 재료로 사용하는 방법이 제안되었다.
그러나 이 기술에 있어서는 게이트전극을 형성하기 위한 식각공정 이전에 고온의 RTP 스파이크어닐을 통하여 게이트전극내의 비정질실리콘이 다결정실리콘으로 변화하며, 또한 텅스텐실리사이드의 결정이 육각형(hexagonal)에서 그레인(grain)이 크기가 큰 사각형(tetragonal) 구조 결정으로 변화하기 때문에 다결정실리콘과 텅스텐실리사이드의 계면이 불균일하게 되어 식각공정이 어려워지고, 게이트전극 아래의 얇은 게이트산화막까지 모두 식각되어 소자에 심각한 영향을 주는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 비정질실리콘, 텅스텐실리사이드 및 마스크산화막등 게이트전극에 적용되는 박막을 모두 증착한후, 패터닝하여 게이트전극을 식각한 후, RTP 스파이크 어닐공정을 실시하여 저저항 텅스텐실리사이드 게이트전극을 형성하는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 게이트전극 형성방법은 반도체기판상에 게이트산화막과 비정질실리콘막, 텅스텐실리사이드막을 순차적으로 형성하는 단계와, 상기 형성된 비결정 실리콘막과 텅스텐실리사이드막을 급속열처리(RTP) 어닐링하는 단계, 상기 텅스텐실리사이드막상에 소정의 게이트전극패턴으로 패터닝된 마스크산화막을 형성하는 단계, 상기 마스크산화막패턴을 이용하여 그 하부의 텅스텐실리사이드막, 비정질실리콘층 및 게이트산화막을 식각하는 단계, 및 상기 형성된 게이트전극 측면에 산화막을 형성하여 게이트전극을 완성하는 단계를 포함하여 구성된다. 바람직하게, 상기 급속열처리는 어닐링은 원하는 온도에서 1초이하로 머무는 스파이크 어닐링임을 특징으로 한다.
도 1은 RTP 스파이크 어닐링의 특징을 나타낸 그래프,
도 2a 내지 2d는 본 발명에 의한 반도체소자의 게이트전극 형성방법을 도시한 공정순서도.
*도면의 주요부분에 대한 부호의 설명*
1.반도체기판 2.게이트산화막
3.비정질실리콘막 4.텅스텐실리사이드막
5.마스크산화막 6.산화막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 비정질실리콘, 텅스텐실리사이드 및 마스크산화막등 게이트전극에 적용되는 박막을 모두 증착한 후, 패터닝하여 게이트전극을 식각한 후, RTP 스파이크 어닐공정을 실시하여 저저항 텅스텐실리사이드 게이트전극을 형성함으로써 게이트전극 형성을 위한 식각을 용이하게 하는 기술이다. RTP 스파이크 어닐공정은 짧은 시간내에 상온에서 목표온도까지 온도를 증가시킨 후, 목표온도에서 지연없이 곧바로 상온으로 온도를 내리는 열처리공정 (ramping rate: 150℃/sec이상, 지연시간: 1sec이하)을 말한다. 도 1에 RTP 스파이크 어닐의 개념을 도시하였다. RTP 스파이크 어닐공정 이전에 게이트전극내의 실리콘이 비정질실리콘이고, 텅스텐실리사이드의 결정도 그레인크기가 작은 육각형 결정이므로 비정질실리콘과 텅스텐실리사이드의 계면이 균일하므로 식각공정이 용이하다. 또한, RTP 스파이크 어닐링시 비정질실리콘과 텅스텐실리사이드가 반응하여 비정질실리콘의 두께가 감소하므로 RTP 스파이크 어닐링후 실제의 게이트전극내에서 요구되는 다결정실리콘의 두께보다 200-300Å정도 두껍게 비정질실리콘을 사전에 증착한다. 식각공정에서 비정질실리콘이 두꺼울수록 식각이 더욱 용이해지는 식각특성이 있으므로 상기와 같이 비정질실리콘을 두껍게 형성하면 게이트전극 형성을 위한 식각공정이 더욱 용이해진다.
도 2a 내지 2d에 본 발명에 의한 게이트전극 형성방법을 공정순서에 따라 도시하였다. 먼저, 도 2a에 나타낸 바와 같이 반도체기판(1)상에 게이트산화막(2)과 비정질실리콘막(3), DCS 텅스텐실리사이드막(4)을 한 장비내에서(in-situ)에서 차례로 형성한다. 이때, DCS 텅스텐실리사이드는 DCS(SiH2Cl2)가스와 WF6가스를 사용하여 CVD방법으로 형성하는 것이 바람직하며, 종래보다 Si:W 비율을 2이하로 낮추어 증착한다. 또한, 후속공정인 RTP 스파이크 어닐링시 비정질실리콘과 텅스텐실리사이드가 서로 반응하여 비정질실리콘의 두께가 감소하고, 텅스텐실리사이드의 두께가 증가하게 될 것을 대비하여 게이트전극에서 요구되는 비정질실리콘과 텅스텐실리사이드의 두께를 고려하여 상기 비정질실리콘과 텅스텐실리사이드 두께를 가감하여 증착한다.
이어서 도 2b에 나타낸 바와 같이 상기 형성된 비결정 실리콘막(3)과 텅스텐실리사이드막(4)을 950℃ 이상의 온도와 N2 가스분위기에서 RTP 스파이크 어닐링한다. 다음에 도 2c에 나타낸 바와 같이 상기 텅스텐실리사이드막(4)상에 마스크산화막(5)으로서, 예컨대 PECVD산화막을 형성한 후, 이를 소정의 마스크를 이용하여 패터닝한 다음, 이와 같이 형성된 마스크산화막패턴(5)을 이용하여 그 하부의 텅스텐실리사이드막(4), 비정질실리콘층(3) 및 게이트산화막(2)을 식각하여 게이트전극을 형성한다.
다음에 도 2d에 나타낸 바와 같이 O2산화공정을 실시하여 상기 형성된 게이트전극 측면에 산화막(6)을 형성함으로써 게이트전극을 완성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 텅스텐실리사이드의 높은 Rs를 감소시켜 1GDRAM이상의 고집적소자에서도 적용가능하도록 하며 종래의 게이트전극 재료를 사용함으로써 새로운 게이트전극 재료를 개발하는데 소요되는 비용을 절감할 수 있다.
또한, 저저항 텅스텐실리사이드를 게이트전극 재료로 이용할때 게이트전극 형성을 위한 식각공정시 발생되는 문제가 해결되어 고집적소자에 적용할 경우 균일한 저저항 텅스텐 실리사이드 게이트전극을 형성할 수 있다.
Claims (7)
- 반도체기판상에 게이트산화막과 비정질실리콘막, 텅스텐실리사이드막을 순차적으로 형성하는 단계와;상기 형성된 비결정 실리콘막과 텅스텐실리사이드막을 급속열처리 어닐링하는 단계;상기 텅스텐실리사이드막상에 소정의 게이트전극패턴으로 패터닝된 마스크산화막을 형성하는 단계;상기 마스크산화막패턴을 이용하여 그 하부의 텅스텐실리사이드막, 비정질실리콘층 및 게이트산화막을 식각하는 단계; 및상기 형성된 게이트전극 측면에 산화막을 형성하여 게이트전극을 완성하는 단계를 포함하는 반도체소자의 게이트전극 형성방법.
- 제1항에 있어서,상기 게이트산화막과 비정질실리콘막, 텅스텐실리사이드막을 한 장비내에서(in-situ)에서 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1항에 있어서,상기 텅스텐실리사이드를 DCS(SiH2Cl2)가스와 WF6가스를 사용하여 CVD방법으로 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1항에 있어서,상기 텅스텐실리사이드를 Si:W 비율을 2이하로 하여 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1항에 있어서,상기 비정질실리콘막과 텅스텐실리사이드막을 후속공정인 RTP 스파이크 어닐링시 비정질실리콘과 텅스텐실리사이드가 서로 반응하여 비정질실리콘의 두께가 감소하고, 텅스텐실리사이드의 두께가 증가하게 될 것을 대비하여 게이트전극에서 요구되는 비정질실리콘과 텅스텐실리사이드의 두께를 고려하여 그 두께를 가감하여 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1항에 있어서,상기 급속열처리 어닐링을 950℃ 이상의 온도와 N2또는 NH3가스분위기에서 행하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
- 제1항에 있어서,상기 급속열처리는 어닐링은 원하는 온도에서 1초이하로 머무는 스파이크 어닐링임을 특징으로 하는 반도체소자의 게이트전극 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0057252A KR100456315B1 (ko) | 1998-12-22 | 1998-12-22 | 반도체소자의 게이트전극 형성방법 |
| JP34805699A JP3689756B2 (ja) | 1998-12-22 | 1999-12-07 | 半導体素子のゲート電極形成方法 |
| US09/457,162 US6165884A (en) | 1998-12-22 | 1999-12-08 | Method of forming gate electrode in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0057252A KR100456315B1 (ko) | 1998-12-22 | 1998-12-22 | 반도체소자의 게이트전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000041393A KR20000041393A (ko) | 2000-07-15 |
| KR100456315B1 true KR100456315B1 (ko) | 2005-01-15 |
Family
ID=19564633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0057252A KR100456315B1 (ko) | 1998-12-22 | 1998-12-22 | 반도체소자의 게이트전극 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6165884A (ko) |
| JP (1) | JP3689756B2 (ko) |
| KR (1) | KR100456315B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020162500A1 (en) * | 2001-05-02 | 2002-11-07 | Applied Materials, Inc. | Deposition of tungsten silicide films |
| KR100399943B1 (ko) * | 2001-12-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| US7151048B1 (en) | 2002-03-14 | 2006-12-19 | Cypress Semiconductor Corporation | Poly/silicide stack and method of forming the same |
| US8080453B1 (en) | 2002-06-28 | 2011-12-20 | Cypress Semiconductor Corporation | Gate stack having nitride layer |
| JP2004172259A (ja) | 2002-11-19 | 2004-06-17 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US7189652B1 (en) | 2002-12-06 | 2007-03-13 | Cypress Semiconductor Corporation | Selective oxidation of gate stack |
| KR100573480B1 (ko) | 2003-06-30 | 2006-04-24 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 제조 방법 |
| US7371637B2 (en) * | 2003-09-26 | 2008-05-13 | Cypress Semiconductor Corporation | Oxide-nitride stack gate dielectric |
| KR100540334B1 (ko) * | 2003-12-31 | 2006-01-11 | 동부아남반도체 주식회사 | 반도체 소자의 게이트 형성 방법 |
| US8252640B1 (en) | 2006-11-02 | 2012-08-28 | Kapre Ravindra M | Polycrystalline silicon activation RTA |
| KR100951559B1 (ko) * | 2007-01-03 | 2010-04-09 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| US7897513B2 (en) * | 2007-06-28 | 2011-03-01 | Texas Instruments Incorporated | Method for forming a metal silicide |
| US8232114B2 (en) * | 2009-01-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | RTP spike annealing for semiconductor substrate dopant activation |
| US8679863B2 (en) * | 2012-03-15 | 2014-03-25 | International Business Machines Corporation | Fine tuning highly resistive substrate resistivity and structures thereof |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833099A (en) * | 1988-01-07 | 1989-05-23 | Intel Corporation | Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen |
| JPH05347272A (ja) * | 1991-01-26 | 1993-12-27 | Sharp Corp | 半導体装置の製造方法 |
| JPH04336466A (ja) * | 1991-05-13 | 1992-11-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5858868A (en) * | 1992-05-08 | 1999-01-12 | Yamaha Corporation | Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact |
| US5643633A (en) * | 1992-12-22 | 1997-07-01 | Applied Materials, Inc. | Uniform tungsten silicide films produced by chemical vapor depostiton |
| US5500249A (en) * | 1992-12-22 | 1996-03-19 | Applied Materials, Inc. | Uniform tungsten silicide films produced by chemical vapor deposition |
| US5364803A (en) * | 1993-06-24 | 1994-11-15 | United Microelectronics Corporation | Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure |
| JP2861869B2 (ja) * | 1994-10-12 | 1999-02-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5484743A (en) * | 1995-02-27 | 1996-01-16 | United Microelectronics Corporation | Self-aligned anti-punchthrough implantation process |
| US5665203A (en) * | 1995-04-28 | 1997-09-09 | International Business Machines Corporation | Silicon etching method |
| US5736455A (en) * | 1995-12-22 | 1998-04-07 | Micron Technology, Inc. | Method for passivating the sidewalls of a tungsten word line |
| JPH09246206A (ja) * | 1996-03-05 | 1997-09-19 | Sony Corp | ゲート電極の形成方法 |
| JPH09293865A (ja) * | 1996-04-26 | 1997-11-11 | Ricoh Co Ltd | 半導体装置及び半導体製造方法 |
| US6028002A (en) * | 1996-05-15 | 2000-02-22 | Micron Technology, Inc. | Refractory metal roughness reduction using high temperature anneal in hydrides or organo-silane ambients |
| US5723893A (en) * | 1996-05-28 | 1998-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors |
| JPH1027902A (ja) * | 1996-07-11 | 1998-01-27 | Sony Corp | ゲート電極の形成方法 |
| JPH10163206A (ja) * | 1996-12-02 | 1998-06-19 | Yamaha Corp | 配線形成法 |
| US5796151A (en) * | 1996-12-19 | 1998-08-18 | Texas Instruments Incorporated | Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes |
| US5888588A (en) * | 1997-03-31 | 1999-03-30 | Motorola, Inc. | Process for forming a semiconductor device |
| US5895244A (en) * | 1998-01-08 | 1999-04-20 | Texas Instruments - Acer Incorporated | Process to fabricate ultra-short channel nMOSFETs with self-aligned silicide contact |
| US6649308B1 (en) * | 1998-03-30 | 2003-11-18 | Texas Instruments-Acer Incorporated | Ultra-short channel NMOSFETS with self-aligned silicide contact |
| US6069044A (en) * | 1998-03-30 | 2000-05-30 | Texas Instruments-Acer Incorporated | Process to fabricate ultra-short channel nMOSFETS with self-aligned silicide contact |
| US6100188A (en) * | 1998-07-01 | 2000-08-08 | Texas Instruments Incorporated | Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing |
| US6060741A (en) * | 1998-09-16 | 2000-05-09 | Advanced Micro Devices, Inc. | Stacked gate structure for flash memory application |
-
1998
- 1998-12-22 KR KR10-1998-0057252A patent/KR100456315B1/ko not_active IP Right Cessation
-
1999
- 1999-12-07 JP JP34805699A patent/JP3689756B2/ja not_active Expired - Fee Related
- 1999-12-08 US US09/457,162 patent/US6165884A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000196082A (ja) | 2000-07-14 |
| KR20000041393A (ko) | 2000-07-15 |
| JP3689756B2 (ja) | 2005-08-31 |
| US6165884A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| KR100456315B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| US5756392A (en) | Method of formation of polycide in a semiconductor IC device | |
| US20060205159A1 (en) | Method of forming gate flash memory device | |
| JPH09298169A (ja) | 集積化タングステン−シリサイドプロセス | |
| JPH11145474A (ja) | 半導体装置のゲート電極形成方法 | |
| KR100267000B1 (ko) | 반도체 기판의 표면상에 전도성 라인을 형성하는 방법 | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| KR100631937B1 (ko) | 텅스텐 게이트 형성방법 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| US6323098B1 (en) | Manufacturing method of a semiconductor device | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| KR20030050652A (ko) | 텅스텐막의 형성 방법 | |
| KR100321720B1 (ko) | 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| KR20040016696A (ko) | 반도체장치의 전극형성방법 및 장치 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100897248B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR100210853B1 (ko) | 반도체 소자의 전도선 및 그 제조방법 | |
| KR100319611B1 (ko) | 반도체 장치의 폴리사이드 형성방법 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100861796B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100580050B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| KR0179826B1 (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |