KR100580050B1 - 반도체 소자의 폴리 실리콘 게이트 제조 방법 - Google Patents
반도체 소자의 폴리 실리콘 게이트 제조 방법 Download PDFInfo
- Publication number
- KR100580050B1 KR100580050B1 KR1020040115636A KR20040115636A KR100580050B1 KR 100580050 B1 KR100580050 B1 KR 100580050B1 KR 1020040115636 A KR1020040115636 A KR 1020040115636A KR 20040115636 A KR20040115636 A KR 20040115636A KR 100580050 B1 KR100580050 B1 KR 100580050B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- etching
- polysilicon gate
- semiconductor device
- polysilicon
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 폴리 실리콘 게이트 제조 방법에 관한 것으로, 실리콘 기판 상에 게이트 산화막과 폴리 실리콘 게이트를 순차적으로 형성하는 단계; 상기 폴리 실리콘 게이트 상에 포토레지스트를 도포하고, 포토레지스트 패턴을 형성한 후 상기 포토레지스트 패턴을 마스크로 폴리 실리콘 게이트와 게이트 산화막을 Cl2/HBR/O2 가스를 사용하여 제1 식각하는 단계 및 상기 제1 식각 후 측벽이 식각되는 제2 식각하는 단계로 이루어짐에 기술적 특징이 있고, 폴리 실리콘 게이트 식각시 브룸화수소의 가스의 유량을 조절하는 식각과 일반적인 식각을 함으로써, 단채널 실리콘 게이트를 형성하고, 마스크로 정의된 사이즈보다 작은 채널을 간단히 형성하는 효과가 있다.
브룸화수소, 노치, 폴리 실리콘 게이트, 단채널
Description
도 1a 및 도 1b는 종래의 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다.
본 발명은 반도체 소자의 폴리 실리콘 게이트 제조 방법에 관한 것으로, 보다 자세하게는 폴리 실리콘 게이트 제조시 제 2 단계로 식각하는 폴리 실리콘 게이트 제조 방법에 관한 것이다.
일반적으로 모스형 반도체 소자는 금속-산화막-반도체의 콘덴서 구조를 사용하는 것으로, 금속 전극과 반도체 기판 사이에 인가된 바이어스에 의해서 반도체 기판 위의 산화막 바로 밑에 전류의 통로가 되어 야할 채널이 형성되고, 그것이 바이어스의 값에 의해 제어되는 것이 기본 원리이다. 따라서, 금속 전극으로서 가장 기본적인 전극 재료인 알루미늄을 게이트 전극으로 사용해서 반도체 소자의 개발이 시도되었다.
알루미늄 게이트의 경우에는 특히, 모스 트랜지스터의 소스/드레인 부분의 확산층을 형성한 다음 알루미늄 전극을 만들기 때문에, 알루미늄의 패턴을 접합하기 위한 글라스 마스크를 반도체 기판 상에 위치 조정할 때 오차분의 여유를 소스/드레인과 게이트 전극의 오버랩으로서 수취할 필요가 있다.
상기 오버랩은 점유 패턴 면적을 증가시킴과 동시에 게이트 전극과 드레인 전극간의 궤환 용량을 증가시켜 회로의 스위칭 스피드에 중대한 영향을 미치며, 결과적으로 게이트 전극 자체의 면적이 증가되어 입력 용량을 증가시킴으로써 회로의 스위칭 스피드를 저하시킨다.
이에 대응하여 자기 정합 게이트 형성이 가능하도록 한 것이 실리콘 게이트 전극이다. 이것은 채널 부분의 마스킹은 게이트 전극 자체로부터 이루어지므로 마스크 정렬 오차를 고려할 필요가 전혀 없고, 게이트 전극과의 소스/드레인의 오버랩은 극히 적으며 확산층의 가로방향이 늘어난 것뿐이다.
이 때문에 궤환 용량 및 게이트 용량 모두 대단히 적고, 회로의 스위칭 특성이 대폭적으로 향상된다. 그리고, 반도체 소자의 비트 라인(bit line) 등을 형성하기 위한 실리콘 게이트 기술은 게이트에 사용되고 있는 다결정 실리콘의 저항값을 저감하기 위해서 실리사이드를 형성하고 있다.
도 1a 및 도 1b는 종래의 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다. 먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(1)를 열산화하여 게이트 영역의 유전체 역할을 하는 게이트 산화막(2)을 양질의 순수한 산화실리콘(SiO2)의 얇은 막으로 열 성장시킨다.
그리고, 열 성장된 게이트 산화막(2) 상부에 반도체 소자의 비트 라인 등과 같은 게이트를 형성하기 위하여, 폴리 실리콘막(3)을 화학 기상 증착법(chemical vapor deposition ; CVD)에 의해 증착시킨다. 이때, 폴리 실리콘막(3)을 형성하기 위한 화학 기상 증착은 가열로나 RTP(rapid thermal processing) 장비에서 사일엔(SiH4) 가스를 공급하여 다결정(poly grain) 형태로 성장된 폴리 실리콘막이 되도록 한다.
그리고, 이온 주입 공정에 의해 인(P)이나 비소(As) 등의 불순물을 주입하여 도핑 폴리 실리콘막(3)을 형성하고, 어닐링(annealing)하여 폴리 실리콘막(3)의 내부 저항을 감소시켜 폴리 실리콘 고유의 전기적 특성을 회복시킨다. 그 다음, 폴리 실리콘막(3)의 접촉 저항을 감소시키기 위하여, 폴리 실리콘막(3) 상부에 텅스텐막(4)을 증착하고, 어닐링하여 텅스텐 실리사이드(4)를 형성한다. 그 다음, 텅스텐 실리사이드(4) 상부에 포토레지스트(5)를 도포하고, 게이트 패턴의 마스크를 이용하여 포토레지스트(5)를 노광 현상함으로써, 게이트 형성을 위한 포토레지스트 패턴(5)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이, 포토레지스트 패턴(5)을 마스크로 텅스 텐 실리사이드(4), 폴리 실리콘막(3), 게이트 산화막(2)을 연속하여 식각한 후, 포토레지스트 패턴(5)을 제거하여 폴리 실리콘 게이트를 완성한다.
상기와 같은 종래 기술은 포토레지스트 마스크로 형성된 폴리의 패턴에 따라 폴리를 정의하는 것으로 소자가 집적화되면서 채널이 작아져 이때 포토 장비의 하드웨어의 규격(Spec)에 의존하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 폴리 실리콘 게이트를 식각할 때 제1 단계는 일반적인 식각을 하고, 제2 단계는 브롬화수소(HBr) 가스의 유량을 조절하면서 식각하여 단채널 패턴을 형성할 수 있는 반도체 소자의 폴리 실리콘 게이트 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 실리콘 기판 상에 게이트 산화막과 폴리 실리콘 게이트를 순차적으로 형성하는 단계; 상기 폴리 실리콘 게이트 상에 포토레지스트를 도포하고, 포토레지스트 패턴을 형성한 후 상기 포토레지스트 패턴을 마스크로 폴리 실리콘 게이트와 게이트 산화막을 Cl2/HBR/O2 가스를 사용하여 제1 식각하는 단계 및 상기 제1 식각 후 측벽이 식각되는 제2 식각하는 단계를 포함하여 이루어진 반 도체 소자의 폴리 실리콘 게이트 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2c는 본 발명에 따른 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다. 도 2a에 도시된 바와 같이, 실리콘 기판(100) 상에 게이트 산화막(110)과 폴리 실리콘 게이트(120)를 형성한다.
도 2b에 도시된 바와 같이, 상기 폴리 실리콘 게이트(120) 상에 포토레지스트(130)를 도포하고, 마스크를 이용하여 상기 포토레지스트(130)를 노광 현상함으로써, 게이트 형성을 위한 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 폴리 실리콘 게이트(120)와 게이트 산화막(110)을 연속적으로 제1 식각한다. 상기 제1 식각은 Cl2/HBR/O2 가스를 사용하여 30sccm/150sccm/1sccm의 비율로 식각한다.
도 2c에 도시된 바와 같이, 제1 식각 후 측벽을 식각하는 제2 식각을 한다. 상기 제2 식각은 브룸화수소의 제1 식각에서 사용한 150sccm을 유량을 50sccm ~ 100sccm으로 사용함으로써, 측벽이 파이게 되는 노치(Norch)를 형성하는 노치 공정을 사용한다. 이후, 제2 단계로 정상적인 브룸화수소의 혼합비율을 유지하여 식각한다. 이때, 정상적인 포토레지스트 공정에서 형성하기 어려운 단채널 패턴을 형성할 수 있다. 제1 단계 식각시 형성된 부분(140)이고, 제2 단계 식각시 형성된 부분(150)이다.
이후, 게이트 전극 양측에 스페이서를 형성한 다음, LDD(Lightly Doped Drain) 영역과 소스/드레인 영역 및 실리사이드(Silicide) 형성 공정을 순차적으로 진행하는 일련의 과정을 거쳐 반도체 소자의 제조를 완료한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 폴리 실리콘 게이트 제조 방법은 폴리 실리콘 게이트 식각시 일반적인 식각과 브룸화수소의 가스의 유량을 조절하는 식각을 함으로써, 단채널 실리콘 게이트를 형성하고, 마스크로 정의된 사이즈보다 작은 채널을 간단히 형성하는 효과가 있다.
Claims (3)
- 반도체 소자의 폴리 실리콘 게이트 제조 방법에 있어서,실리콘 기판 상에 게이트 산화막과 폴리 실리콘 게이트를 순차적으로 형성하는 단계;상기 폴리 실리콘 게이트 상에 포토레지스트를 도포하고, 포토레지스트 패턴을 형성한 후 상기 포토레지스트 패턴을 마스크로 폴리 실리콘 게이트와 게이트 산화막을 Cl2/HBR/O2 가스를 사용하여 제1 식각하는 단계; 및상기 제1 식각 후 측벽이 식각되는 제2 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 폴리 실리콘 게이트 제조 방법.
- 제 1항에 있어서,상기 제1 식각은 Cl2/HBR/O2 가스를 사용하여 30sccm/150sccm/1sccm로 식각하는 것을 특징으로 하는 반도체 소자의 폴리 실리콘 게이트 제조 방법.
- 제 1항에 있어서,상기 제2 식각은 노치 공정을 사용하고, 브룸화수소 유량을 50sccm ~ 100sccm 사용하여 게이트 산화막을 식각하는 것을 특징으로 하는 반도체 소자의 폴리 실리콘 게이트 제조 방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115636A KR100580050B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 폴리 실리콘 게이트 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115636A KR100580050B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 폴리 실리콘 게이트 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100580050B1 true KR100580050B1 (ko) | 2006-05-12 |
Family
ID=37181567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115636A KR100580050B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 폴리 실리콘 게이트 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100580050B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980053693A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 게이트 전극 형성 방법 |
| KR20010045401A (ko) * | 1999-11-04 | 2001-06-05 | 박종섭 | 반도체 소자의 게이트 형성방법 |
| KR20020013195A (ko) * | 2000-08-11 | 2002-02-20 | 윤종용 | 반도체 장치의 게이트 패턴 형성 방법 |
| KR20040041327A (ko) * | 2002-11-11 | 2004-05-17 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
-
2004
- 2004-12-29 KR KR1020040115636A patent/KR100580050B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980053693A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 게이트 전극 형성 방법 |
| KR20010045401A (ko) * | 1999-11-04 | 2001-06-05 | 박종섭 | 반도체 소자의 게이트 형성방법 |
| KR20020013195A (ko) * | 2000-08-11 | 2002-02-20 | 윤종용 | 반도체 장치의 게이트 패턴 형성 방법 |
| KR20040041327A (ko) * | 2002-11-11 | 2004-05-17 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
| KR100400249B1 (ko) | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 | |
| KR20000041393A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR101049875B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20050121150A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100580050B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| US6939770B1 (en) | Method of fabricating semiconductor device having triple LDD structure and lower gate resistance formed with a single implant process | |
| JP2002222813A (ja) | Ｍｏｓデバイス用の隆起ソース／ドレーン（ｓ／ｄ）の製造方法 | |
| KR100613098B1 (ko) | 반도체 소자의 게이트 산화막 제조 방법 | |
| JP3987046B2 (ja) | 半導体装置の製造方法 | |
| KR100678318B1 (ko) | 풀리실리사이드 게이트 형성 방법 | |
| KR20050051177A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| KR100772262B1 (ko) | 반도체 소자의 살리사이드 방지막 제조 방법 | |
| KR100549572B1 (ko) | Ｌｄｄ용 버퍼막을 갖는 반도체장치의 트랜지스터 제조방법 | |
| KR100685602B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR20050027851A (ko) | 반도체 소자의 제조 방법 | |
| KR20060039140A (ko) | 반도체 소자의 게이트 형성 방법. | |
| KR100604045B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| KR20070001645A (ko) | 낸드 플래쉬 메모리 소자의 게이트 형성방법 | |
| KR100573648B1 (ko) | 실리사이드 형성 방법 | |
| KR0130626B1 (ko) | 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법 | |
| TW476117B (en) | Method to achieve larger L-shape spacer width | |
| KR100321720B1 (ko) | 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법 | |
| KR100255136B1 (ko) | 수평 결정립 구조의 게이트 전극을 가지는 반도체 장치 및그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090430 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |