JPH01214137A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPH01214137A JPH01214137A JP4116788A JP4116788A JPH01214137A JP H01214137 A JPH01214137 A JP H01214137A JP 4116788 A JP4116788 A JP 4116788A JP 4116788 A JP4116788 A JP 4116788A JP H01214137 A JPH01214137 A JP H01214137A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- interlayer insulating
- insulating film
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims abstract description 46
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910008814 WSi2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OZFAFGSSMRRTDW-UHFFFAOYSA-N (2,4-dichlorophenyl) benzenesulfonate Chemical compound ClC1=CC(Cl)=CC=C1OS(=O)(=O)C1=CC=CC=C1 OZFAFGSSMRRTDW-UHFFFAOYSA-N 0.000 description 1
- UNPLRYRWJLTVAE-UHFFFAOYSA-N Cloperastine hydrochloride Chemical compound Cl.C1=CC(Cl)=CC=C1C(C=1C=CC=CC=1)OCCN1CCCCC1 UNPLRYRWJLTVAE-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229920002472 Starch Polymers 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000019698 starch Nutrition 0.000 description 1
- 239000008107 starch Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の製造方法、特に層間絶縁膜にあけら
れたコンタクト孔を導電体で埋めて平坦にすることに関
する。
れたコンタクト孔を導電体で埋めて平坦にすることに関
する。
集積回路のコンタクト孔部を平坦化する従来技術として
は、第４図の部分断面図に示すように、Ｐ型シリコン基
板１１上にＮ＋拡散層１２を形成し、さらにその上に形
成した層間絶縁膜１３にコンタクト孔を開孔後、ＷＦｓ
十Ｈ２ガスによりＷの選択成長を行い、コンタクト孔
をＷ１４で埋め、Ｗ１４でもってその上層のアルミ配線
１５と拡散層１２との接続を得ていた。
は、第４図の部分断面図に示すように、Ｐ型シリコン基
板１１上にＮ＋拡散層１２を形成し、さらにその上に形
成した層間絶縁膜１３にコンタクト孔を開孔後、ＷＦｓ
十Ｈ２ガスによりＷの選択成長を行い、コンタクト孔
をＷ１４で埋め、Ｗ１４でもってその上層のアルミ配線
１５と拡散層１２との接続を得ていた。
また、他の従来技術としては、コンタクト孔の開孔後、
ＷＦ、と５ｉＨａ系ガス（または５ｉＨＣβ）を用い、
ＷＳｉ２を全面に成長後、ＷＦ、とＨ２ガスによりＷＳ
ｉ２上にＷを成長し、エッチバックを行いコンタクト孔
部の平坦化を行っていた。
ＷＦ、と５ｉＨａ系ガス（または５ｉＨＣβ）を用い、
ＷＳｉ２を全面に成長後、ＷＦ、とＨ２ガスによりＷＳ
ｉ２上にＷを成長し、エッチバックを行いコンタクト孔
部の平坦化を行っていた。
上述した従来の選択性ＣＶＤ−Ｗ方法によるコンタクト
孔部の平坦化は、ＷＦａ＋Ｈ２ガスにより行っている。
孔部の平坦化は、ＷＦａ＋Ｈ２ガスにより行っている。
これは、Ｗ Ｆ ａ ＋ ３ Ｈ２→Ｗ＋３ＨＦと２Ｗ
Ｆ６＋３ Ｓ ｉ→２Ｗ＋３８ ｉ Ｆ４の反応が起り
、後者の反応かられかるように、Ｗを形成する時、下地
のＳｉを消費しており、第４図の断面図のように、拡散
層１２中にＷ１４が０．２〜０．３ ｐ ｍ侵入する。
Ｆ６＋３ Ｓ ｉ→２Ｗ＋３８ ｉ Ｆ４の反応が起り
、後者の反応かられかるように、Ｗを形成する時、下地
のＳｉを消費しており、第４図の断面図のように、拡散
層１２中にＷ１４が０．２〜０．３ ｐ ｍ侵入する。
したがって、拡散層１２の浅接合（Ｘ、く０．２μｍ）
に伴い、Ｗの成長による拡散層の破壊という欠点がある
。また、その他の従来技術の全面にＷを成長後エッチバ
ックを行う方法では、ＷＦ ｓ ＋ Ｈ２ガスではＷが
絶縁膜（Ｐ Ｓ Ｇ、 Ｓ ｉ ０２゜Ｓｉ３Ｎ４など
）上に成長しない為、まず、シリサイドを形成している
（ ２ Ｓ ｉＨ４＋ ４ ／ ３ Ｗ Ｆ ６→Ｗ
Ｓ １２ ＋ ８ ＨＦ ）。しかし、このシリサイド
膜も絶縁膜（Ｐ Ｓ Ｇ、 Ｓ ｉ ０２． Ｓ ｉ
３Ｎ４など）上での密着が著しく悪く、密着性を高する
為には高温（１〜６００℃）でのＷＳｉ２成長が必要で
ある。
に伴い、Ｗの成長による拡散層の破壊という欠点がある
。また、その他の従来技術の全面にＷを成長後エッチバ
ックを行う方法では、ＷＦ ｓ ＋ Ｈ２ガスではＷが
絶縁膜（Ｐ Ｓ Ｇ、 Ｓ ｉ ０２゜Ｓｉ３Ｎ４など
）上に成長しない為、まず、シリサイドを形成している
（ ２ Ｓ ｉＨ４＋ ４ ／ ３ Ｗ Ｆ ６→Ｗ
Ｓ １２ ＋ ８ ＨＦ ）。しかし、このシリサイド
膜も絶縁膜（Ｐ Ｓ Ｇ、 Ｓ ｉ ０２． Ｓ ｉ
３Ｎ４など）上での密着が著しく悪く、密着性を高する
為には高温（１〜６００℃）でのＷＳｉ２成長が必要で
ある。
しかし高温でＷＳｉ、、Ｗの成長を行った場合、拡散層
とのコンタクト抵抗が高くなる欠点がある。
とのコンタクト抵抗が高くなる欠点がある。
また、全面にＷを成長後、エツチングを行なうが、Ｗの
エツチングには通常ＣＦ４系のガスを用いる。
エツチングには通常ＣＦ４系のガスを用いる。
しかし、このガスでは層間絶縁膜として用いられている
ＰＳＧ、５ｉ（ｈ等の膜もエツチングされ、平坦化を行
う時制御が困難という欠点がある。
ＰＳＧ、５ｉ（ｈ等の膜もエツチングされ、平坦化を行
う時制御が困難という欠点がある。
上記問題点に対し本発明では、拡散層を有し、さらに拡
散層を被う層間絶縁膜が形成された半導体基板の、前記
層間絶縁膜にあけられたフンタクト孔を通して前記拡散
層に接続するアルミ配線を形成する場合、前記コンタク
ト孔を含む層間絶縁膜上にアルミを全面に被着し、つぎ
に化学的気相成長法（ＣＶＤ法）によりＷの層をアルミ
層の上に形成し、つぎに、コンタクト孔を埋めたＷを残
してその他のＷをドライエツチング除去して、コンタク
ト孔部の平坦化を図っている。
散層を被う層間絶縁膜が形成された半導体基板の、前記
層間絶縁膜にあけられたフンタクト孔を通して前記拡散
層に接続するアルミ配線を形成する場合、前記コンタク
ト孔を含む層間絶縁膜上にアルミを全面に被着し、つぎ
に化学的気相成長法（ＣＶＤ法）によりＷの層をアルミ
層の上に形成し、つぎに、コンタクト孔を埋めたＷを残
してその他のＷをドライエツチング除去して、コンタク
ト孔部の平坦化を図っている。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の一実施倒を製造工程順
に説明するための断面図である。まず第１図（ａ）のよ
うにＰ型シリコン基板１にフィールド酸化膜２、ゲート
酸化膜３、ゲート電極としてＰｏｎｙ−８ｉ配線４を形
成する。つぎにＡｓ＋をイオン注入してＮ＋拡散層５を
形成し、さらに層間絶縁膜としてＰＳＧ膜６をＣＶＤ法
で形成し、コンタクト孔を開孔する。その後、アルミ７
をスパッタ法により１μｍ被着する。つぎに同図（ｂ）
のように、ＷＦ、ガスとＨ２ガスを用い、ＣＶＤ法によ
りＷ層８を約１μｍ成長する。つぎに同図（ｃ）のよう
に、ＣＦ４系のガスを用い平面部のＷＪ１８をエツチン
グする。このときＡｉ７層７はＣＦ４系のガスではほと
んどエツチングされずに残る。つぎにＡＪ層７を所望の
配縁パターンに加工する。
に説明するための断面図である。まず第１図（ａ）のよ
うにＰ型シリコン基板１にフィールド酸化膜２、ゲート
酸化膜３、ゲート電極としてＰｏｎｙ−８ｉ配線４を形
成する。つぎにＡｓ＋をイオン注入してＮ＋拡散層５を
形成し、さらに層間絶縁膜としてＰＳＧ膜６をＣＶＤ法
で形成し、コンタクト孔を開孔する。その後、アルミ７
をスパッタ法により１μｍ被着する。つぎに同図（ｂ）
のように、ＷＦ、ガスとＨ２ガスを用い、ＣＶＤ法によ
りＷ層８を約１μｍ成長する。つぎに同図（ｃ）のよう
に、ＣＦ４系のガスを用い平面部のＷＪ１８をエツチン
グする。このときＡｉ７層７はＣＦ４系のガスではほと
んどエツチングされずに残る。つぎにＡＪ層７を所望の
配縁パターンに加工する。
コンタクト孔の７スペクト比（深さ／コンタクトサイズ
）がきびしくなると第３図の部分断面図に示すように、
Ａ１７７のカバレッジが悪い為、断線という問題が生じ
る。しかし、Ｗ層８を成長させることにより側面のＡＩ
！、底面のＡｌ上３方向よりＷが成長しフンタクト孔を
埋込む為、Ａ１層７が断線してもオープン不良にはなら
ない。
）がきびしくなると第３図の部分断面図に示すように、
Ａ１７７のカバレッジが悪い為、断線という問題が生じ
る。しかし、Ｗ層８を成長させることにより側面のＡＩ
！、底面のＡｌ上３方向よりＷが成長しフンタクト孔を
埋込む為、Ａ１層７が断線してもオープン不良にはなら
ない。
第２図（ａ）、 （ｂ）は本発明の他の実施例の工程順
の断面図である。第２図（ａ）において、第１図の実施
例と同様に下地を形成後、ＡＪ７をスパッタしＷ層８を
ＣＶＤ法により１μｍ成長し、エツチングしている。つ
ぎに第２図（ｂ）のように、Ａｌ７を所望のパターンに
加工し、第２の層間絶縁膜としてプラズマ５ｉ０９を１
．０μｍ成長し、スルーホールを開孔後、第２Ａ１層１
０を形成する。
の断面図である。第２図（ａ）において、第１図の実施
例と同様に下地を形成後、ＡＪ７をスパッタしＷ層８を
ＣＶＤ法により１μｍ成長し、エツチングしている。つ
ぎに第２図（ｂ）のように、Ａｌ７を所望のパターンに
加工し、第２の層間絶縁膜としてプラズマ５ｉ０９を１
．０μｍ成長し、スルーホールを開孔後、第２Ａ１層１
０を形成する。
ここでは多層ＡＡの例を示したが、通常コンタクト孔と
スルーホール孔は重ねられない。これはコンタクト孔が
平坦で無い場合、カバレッジが悪い為、スルーホール内
で断線するからである。しかしこの実施例に示すように
、コンタクト孔を平坦にすれば、コンタクト孔上にスル
ーホールを開孔しても形状的な問題は全く無い。
スルーホール孔は重ねられない。これはコンタクト孔が
平坦で無い場合、カバレッジが悪い為、スルーホール内
で断線するからである。しかしこの実施例に示すように
、コンタクト孔を平坦にすれば、コンタクト孔上にスル
ーホールを開孔しても形状的な問題は全く無い。
以上説明したように本発明は、コンタクト孔を開孔後、
Ａｕをスパッタし、さらにＣＶＤ法でＷを成長し、エツ
チングによりフンタクト孔を埋めたＷを残して平坦部の
Ｗを除去することにより、コンタクト孔部を平坦にする
ことができる。これにより、コンタクト孔で発生するア
ルミの断線によるオープン不良を無くすことができる。
Ａｕをスパッタし、さらにＣＶＤ法でＷを成長し、エツ
チングによりフンタクト孔を埋めたＷを残して平坦部の
Ｗを除去することにより、コンタクト孔部を平坦にする
ことができる。これにより、コンタクト孔で発生するア
ルミの断線によるオープン不良を無くすことができる。
また、Ｓｉ上にＷを成長した場合、Ｓｉ中０．２〜０．
３ μｍの深さでＷが侵入するという問題も、本発明で
はＡｆｆｌが拡散層表面にある為、Ｗは拡散層まで侵入
はしない。Ａｌ中に侵入しても特に問題は無い。
３ μｍの深さでＷが侵入するという問題も、本発明で
はＡｆｆｌが拡散層表面にある為、Ｗは拡散層まで侵入
はしない。Ａｌ中に侵入しても特に問題は無い。
したがって、拡散層を破壊するといった問題も解決でき
る。またＡｆｆｌの多層配線においても、コンタクト孔
の平坦化によりスルーホール・コンタクト間のマージン
を０にできる効果がある。
る。またＡｆｆｌの多層配線においても、コンタクト孔
の平坦化によりスルーホール・コンタクト間のマージン
を０にできる効果がある。
第１図（ａ）〜（ｃ）は本発明の一実施例を工程順に説
明するための断面図、第２図（ａ）、 （ｂ）は本発明
の他の実施例を工程順に説明するための断面図、第３図
はコンタクト穴内のアルミ配線の断線を説明するための
部分断面図、第４図は従来の製造方法におけるコンタク
ト孔内のタングステンの拡散層侵食を説明するための部
分断面図である。 １．１１・・・・・・Ｐ型シリコン基板、２・・・・・
・フィールド酸化膜、３・・・・・・ゲート酸化膜、４
・・・・・・ポリシリコンゲート配線、５・・・・・・
Ｎ＋拡散層、６・・・・・・ＰＳＧ層間絶縁膜、７・・
・・・・第１アルミ配線層、８・・・・・Ｗ層、９・・
・・・・ＳｉＯ層間絶縁膜、１０・・・・・・第２アル
ミ配線層。 代理人 弁理士 内 原 音 ／ ： １１τＬシリコシλ左イネξ ・る−：
Ｎ＋ｇ責々シ１ｉＺ：刀っルド酸イヒ庄屹 乙：メ
ｉＮせき沫ゑ五速３ ； ケニト看棗刃ヒ月ヅｊ
７：’ｉｉブアルミ鉱ｑ：ホ澱シ９ゲニト〜ｒｊ
（＄、８： クシクステシノ涌第２図
明するための断面図、第２図（ａ）、 （ｂ）は本発明
の他の実施例を工程順に説明するための断面図、第３図
はコンタクト穴内のアルミ配線の断線を説明するための
部分断面図、第４図は従来の製造方法におけるコンタク
ト孔内のタングステンの拡散層侵食を説明するための部
分断面図である。 １．１１・・・・・・Ｐ型シリコン基板、２・・・・・
・フィールド酸化膜、３・・・・・・ゲート酸化膜、４
・・・・・・ポリシリコンゲート配線、５・・・・・・
Ｎ＋拡散層、６・・・・・・ＰＳＧ層間絶縁膜、７・・
・・・・第１アルミ配線層、８・・・・・Ｗ層、９・・
・・・・ＳｉＯ層間絶縁膜、１０・・・・・・第２アル
ミ配線層。 代理人 弁理士 内 原 音 ／ ： １１τＬシリコシλ左イネξ ・る−：
Ｎ＋ｇ責々シ１ｉＺ：刀っルド酸イヒ庄屹 乙：メ
ｉＮせき沫ゑ五速３ ； ケニト看棗刃ヒ月ヅｊ
７：’ｉｉブアルミ鉱ｑ：ホ澱シ９ゲニト〜ｒｊ
（＄、８： クシクステシノ涌第２図
Claims (1)
- 半導体基板に拡散層を形成する工程と、この拡散層を
被う層間絶縁膜を形成する工程と、前記拡散層の上の層
間絶縁膜にコンタクト孔をあける工程と、このコンタク
ト孔のあけられた層間絶縁膜の上にアルミ層を被着する
工程と、つぎにこのアルミ層の上に化学的気相成長法に
よりタングステン層を形成する工程と、つぎに前記コン
タクト孔を埋めたタングステン層を残してその他のタン
グステン層をドライエッチングで除去し、前記コンタク
ト孔を埋めたタングステン層を含めて前記アルミ層表面
を平坦化する工程と、つぎに前記アルミ層を配線パター
ンに従って不要部分をエッチングで除去する工程とを含
むことを特徴とする集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4116788A JPH01214137A (ja) | 1988-02-23 | 1988-02-23 | 集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4116788A JPH01214137A (ja) | 1988-02-23 | 1988-02-23 | 集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01214137A true JPH01214137A (ja) | 1989-08-28 |
Family
ID=12600869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4116788A Pending JPH01214137A (ja) | 1988-02-23 | 1988-02-23 | 集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01214137A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247831A (ja) * | 1988-08-10 | 1990-02-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0878527A (ja) * | 1994-08-31 | 1996-03-22 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| US5514622A (en) * | 1994-08-29 | 1996-05-07 | Cypress Semiconductor Corporation | Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole |
| KR100761360B1 (ko) * | 2006-03-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 메탈 배선 제조 방법 |
-
1988
- 1988-02-23 JP JP4116788A patent/JPH01214137A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247831A (ja) * | 1988-08-10 | 1990-02-16 | Toshiba Corp | 半導体装置の製造方法 |
| US5514622A (en) * | 1994-08-29 | 1996-05-07 | Cypress Semiconductor Corporation | Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole |
| JPH0878527A (ja) * | 1994-08-31 | 1996-03-22 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| KR100761360B1 (ko) * | 2006-03-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 메탈 배선 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JPS6231116A (ja) | 半導体装置の製造方法 | |
| KR100338941B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04280456A (ja) | 半導体装置及びその製造方法 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JPH02143527A (ja) | 配線形成方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JPH1022390A (ja) | 半導体装置の製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH02178922A (ja) | 半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPS628542A (ja) | 半導体装置の製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 |