JPH04170519A - 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子 - Google Patents

平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子

Info

Publication number
JPH04170519A
JPH04170519A JP2297964A JP29796490A JPH04170519A JP H04170519 A JPH04170519 A JP H04170519A JP 2297964 A JP2297964 A JP 2297964A JP 29796490 A JP29796490 A JP 29796490A JP H04170519 A JPH04170519 A JP H04170519A
Authority
JP
Japan
Prior art keywords
wiring
transparent substrate
forming
groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2297964A
Other languages
English (en)
Inventor
Yuji Mukai
裕二 向井
Koichi Kodera
宏一 小寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2297964A priority Critical patent/JPH04170519A/ja
Publication of JPH04170519A publication Critical patent/JPH04170519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶ディスプレー等の平面ディスプレー用の配
線 およびその配線の形成方法に関するものであム 従来の技術 従来の技術を説明する前に 液晶ディスプレーを例にと
り、液晶ディスプレー用のTPT素子を配置したアレー
基板の回路について説明する。
第8図はこのアレー基板の回路図の一部を示したもので
あり、 1は走査線の配電 2は輝度信号等の信号配線
で、各々の配線の交点にTPT素子3とこのTPT素子
3を介して透明電極からなる画素電極4がマトリクス状
に配置されていも このようへ 配線1、2には一本の
配線に数百個以上のTPT素子が接続されていも TPT素子を用いた従来の技術の液晶ディスプレーは 
例えば第9図に示す構造のものが用いられていも 同図はTPT素子部を含む液晶ディスプレーの断面を示
し 5はTFT素子3が配置されたアレー基板 6はT
PT素子3に対して対向電橋となるカラーフィルター基
板て これらの基板間に液晶材料が充填されていも アレー基板5において、 7は透明基板であるガラス基
板で、TPT素子3は走査線であるゲート配線8、第1
のゲート絶縁膜9、第2のゲート絶縁膜10、アモルフ
ァスシリコン膜11、n型アモルファスシリコン膜12
、信号配線に接続されたソース配線13、 ドレイン配
線14、保護膜15等からなっていも このように従来のTPT素子3(よ 薄膜をガラス基板
7の表面上に積層して構成していもな叙 カラーフィル
ター基板6ζよ ガラス基板16、ブラックマトリクス
用薄膜17、カラーフィルター膜18、透明電極からな
る対向電極19等から構成されていも 一人 近年は液晶ディスプレーの大画面化に向けた開発
が進んでいる力交 その際にゲート配線8の電気抵抗の
低減が大きな課題となっていa その理由は画面が大き
くなると第8図のゲート配線1が長くなるため番へ  
ゲート配線の信号入力端から遠い位置にあるTPT素子
までの電気抵抗が大きくなり、伝達すべき信号波形が鈍
ってしまったり、伝達される信号に遅れが生じてしまう
ためであム その例を第10図を用いて説明すも 同図(a)は配線抵抗が大きな場合の信号の鈍りを表し
たもので(例えば ジャパンディスプレー1989鍛 
502罠 および、5ID88ダイジエスト、330頁
)、入力端から印加した矩形信号(イ)が高抵抗の配線
を伝達すると(ロ)、(ハ)のように鈍ってしまう。こ
こで、(ハ)の配線抵抗は(ロ)よりも大きな場合であ
る力((ハ)のように出力電圧の鈍りが大きくなってオ
ン電圧(ニ)に達しないとTPT素子が動作しなくなっ
てしまう。
第10図(b)は配線抵抗に対する信号の遅れを表した
もので(例えば ジャパンディスプレー1989L  
498頁)、信号の遅れは配線抵抗に依存ししかもディ
スプレーの画面サイズが大きいほどその傾向が著しu%
  この信号の遅れが1走査線あたりの選択時間よりも
長くなってしまうと、TPT素子に信号が伝達されず、
TPT素子が動作しなくなってしまう。
これらの理由か叡 配線の低抵抗化は大画面ディスプレ
ーにとって重大な課題になっていもそこで、この課題を
解決するため+Q  従来技術では低抵抗の配線材料の
探索(例えは ジャパンディスプレー1989L  4
98頁)や、タングステンとタンタルの合血 またはモ
リブデンとタンタルの合金といった新規な低抵抗の配線
材料の開発(例えばジャパンディスプレー1989J 
 502頁、および、5ID88ダイジエスト、330
頁)が行われていもな耘 配線の低抵抗化はTPT素子
を用いたディスプレーだけの課題ではなく、第11図に
示したMIM型をはじめとするダイオード素子を用いた
液晶ディスプレー東 単純マトリクス方式の液晶ディス
プレー、および液晶ディスプレーに限らずガラス基板上
に信号を伝達する配線を有する平面ディスプレーに共通
の課題であ4 第11図において、第9図の例と同一の構成要素には同
一の番号を付していも このMIM素子においては20
が信号を伝達するタンタルからなる配線であり、この配
線の低抵抗化が問題になムな耘 21と22は絶縁膜 
23は配@  24はトンネル電流を流すための絶縁膜
であり、この絶縁膜24はタンタル配線20の表面を酸
化することにより形成していも この素子では絶縁膜24を流れるトンネル電流を制御す
ることによりオン、オフのスイッチング作用を行ってい
も そのた数 絶縁膜24と配線23の接続が重要であ
り、画面のむらや画質の低下等の不良を発生させないた
めに画面上の全ての素子にわたってこの接続が良好でし
かも均一でなければならな鶏 そこで第11図の構成で
は配線20の側面をテーバ状にエツチングしてその側面
に絶縁膜24を形成し このテーバ状の側面に配線23
を配置することによって接続を良好にしようとしていも 発明が解決しようとする課題 しかしなか技 上記従来のような合金系の新規な配線材
料を用いて舷 抵抗値の減少は数分の1程度であり、信
号の鈍り等の課題が完全に解決できるものではな鶏 そ
のだ敢 画面サイズがより大きくなると上記材料でも信
号の鈍りゃ遅れといった問題が再び生じてしまう。
また 第11図のMIM素子を用いて、大画面の液晶デ
ィスプレーを作製する場合に(ヱ 成膜上の問題から配
線20の膜厚の不均一の発生はやむをえず、膜厚の扉い
部分は厚い部分に比べてオーバーエツチングされてしま
った臥 画面内の全ての配線20を均一なテーパ角でエ
ツチングすることは困難であム 素子によってテーパ角
度が異なると、スイッチングをおこなう絶縁膜24の表
面積が異なり、流れる電流量が素子ごとに異なるので画
像にむらが生じてしまう。
このようへ 素子のテーパの角度がばらつく五この角度
が急な部分では配線23のカバレージが悪くなってしま
うため画質が低下L  MIM素子を用いて大画面の液
晶ディスプレーを作製することは困難であっ九 また ディスプレーは大画面化とともに高精細度化が望
まれており、そのためには配線を従来以上に細くしなけ
ればならなu%  Lかし配線の微細化は抵抗値の増大
に直結するたべ 配線の抵抗は高精細度化に対しても大
きな障害となっていもな耘 配線の抵抗値を減少する手
段として配線の膜厚を厚くする方法かあも しかし 例
えば第9図の従来例においてゲート配線8を従来以上に
厚くすると、ゲート絶縁膜10等のカバレージが悪くな
り、TPT素子の不良が増えてしまうた数第9図の構成
で配線の膜厚を厚くするにも限界があム 本発明は これらの問題を鑑へ 抵抗値の極めて小さい
配線を用いた大画面ディスプレーおよび高精細度ディス
プレーを提供することを目的とす課題を解決するための
手段 上記課題を解決するため第1の発明で(よ 透明基板に
溝を形成し この溝に配線を形成すもまた 第2の発明
では透明基板表面に配線パターンを形成し この配線パ
ターンに接するように配線パターンとほぼ同じ高さの絶
縁性を有する透明材料を形成すも 作用 上記の第1及び第2の発明で(よ 配線を透明基板表面
の溝等に設けることにより、配線の大部分が基板中に埋
め込まれゑ あるいは基板表面に設けた絶縁性を有する
透明材料の間に埋め込まれるた数 配線の厚さが厚くて
も透明基板表面から出ている配線材料をわずかにするこ
とができも実施例 以下、本発明の実施例を図面を参照しながら説明すも (実施例1) 第1図は本発明の配線を用いた液晶ディスプレーの断面
であり、非線形抵抗素子の一例であるTPT素子部を含
むものを示す。な抵 同図は第9図で示した従来例と対
応しており、第9図と同一の構成要素には同一の番号を
付けて説明を省略す透明基板であるガラス基板7におい
て、 25が配線パターン形状の溝であり、配線材料の
アルミニウムをこの溝25内に埋め込むことによって、
ゲート配線26を形成している。
第9図の従来例で(よ ゲート配線8の厚さは通常数百
nm程度である力(ガラス基板7の厚さはlrnm程度
であるた数 第1図の溝25の深さ、すなわちゲート配
線26の厚さは数μm程度、もしくはそれ以上とするこ
とができ、ゲート配線26の抵抗値を大幅に低下させる
ことができる。そのた数 大型ディスプレーの配線抵抗
に起因する信号波形の鈍りゃ信号の遅れといった課題を
解決できも (実施例2) 第2図は本発明の配線を用いた液晶ディスプレーの断面
を示し 非線形抵抗素子の一つであるMIM素子部を含
むものであム 同図(表 第11図の従来例と対応して
おり、ここでも第11図と同一の構成要素には同一の番
号を付けて説明を省略していも この実施例も実施例1と同様にガラス基板7に配線パタ
ーン形状の溝27を形成し 配線材料であるタンタルを
この溝27内に埋め込むことによって、配線28を形成
していも 本実施例において、 トンネル電流を流す絶縁膜24は
タンタル配線28を表面酸化することによって形成して
いも 先述したように 第11図の従来例では配線20のテー
バの角度や配線23のカバレージの程度によってむらや
画質の低下を生じてしまう。それに比べ 本実施例の構
成では従来例のようなテーパ部を有しておら哄 配線2
3も平坦な部分のみであるためカバレージの問題もなt
〜 そのたべ本実施例の構成を用いることにより、大画
面であっても画質の均一性が良い液晶ディスプレーを得
ることができも なお上記2つの実施例において、配線材料はタンタルや
アルミニウムに限らず、クロム等の通常利用される材料
や2種以上の成分からなる合也あるいは異なる材料や合
金等を積層した多層膜であってもよt− また 上記実施例で(友 本発明を非線形抵抗素子の配
線に用いたがこれに限るわけではなく、例えば強誘電性
液晶材料を用いた単純マトリックス方式の配線に用いる
こともできも (実施例3) 次に本発明の配線の形成方法の実施例を、第3図を参照
しながら説明する。
同図(a)〜(d)は配線の形成方法を工程順に示した
ものであり、 29はガラス基板 30はレジストTL
 31は配線材n、 32は配線を形成するための溝で
あム 本実施例の工程を同図に対応して説明すると、(a) 
 まずガラス基板29にフォトレジストのスピンコーテ
ィングおよびマスクを用いた露光プロセスにより、形成
すべき配線パターンのネガパターンのレジスト膜30を
形成すも (b)  次に緩衝弗酸水溶液を用いてガラス基板29
をエツチングし 溝32を形成すも (C)  アルミニウム等の配線材料を、溝32の深さ
とほぼ同程度の膜厚までスパッタリング法により成膜す
も (d)  最後にレジスト膜30を剥離液により除去す
ム この時レジスト膜30上に成膜された配線材料はレ
ジスト膜と一緒に剥がれ 除去される。
以上の工程によって、ガラス基板2つの中に配線31を
埋め込むことができも な耘 成膜する配線材料31の膜厚は溝32の深さとほ
ぼ固定度が望ましい力交 第4図に示したように 膜厚
が溝32の深さより厚くても(a)、また逆に薄くても
(b)かまわな(兎 (実施例4) 次に本発明の配線の形成方法の第2の実施例を、第5図
を参照しながら説明すも 同図(a)〜(d)は工程順に示したものであり、第3
図と同じ構成要素に同じ番号を付していも(a)  先
ず第3図の実施例と同様+Q  ガラス基板29にフォ
トレジストのスピンコーティングおよびマスクを用いた
露光プロセスにより、形成すべき配線パターンのネガパ
ターンのレジスト膜30を形成すも (b)  次に緩衝弗酸水溶液を用いてガラス基板29
をエツチングし 溝32を形成すも (C)  レジスト膜30を剥離液により除去すム(d
)  アルミニウム等の配線材料31を、溝32の深さ
とほぼ同程度の膜厚までスパッタリング法により成膜す
ム (e)  成膜した膜31をガラス基板29の表面が露
出するまで研磨す4 以上の工程によって、ガラス基板29の表面から内側に
配線31を埋め込むことができも(実施例5) 次に本発明の配線の形成方法の第3の実施例を、第6図
Aを参照しながら説明すも 同図(a)〜(c)は工程順に示したものであり、第3
図と同じ構成要素に同じ番号を付していも(a)  先
ず、プラスチック基板29aにスタンプすること等によ
り、溝32を形成すも (b)  次に基板29aの表面に配線材料31を成膜
すム (c)  成膜した膜31をプラスチック基板29aの
表面が露出するまで研磨すも このような工程によってL 本発明の配線を形成するこ
とができも ここで、上記の工程(a)における溝の形成方法を21
 第6図& Cを用いて述べも まず、同図Bにおいてスタンパ−を用いた場合を記載す
ム (a)  加熱等により軟化したプラスチック基板29
aに溝を形成するため金属性の凸型のスタンバ−33を
用いも (b)  基板29aにスタンバ−33を押しつけも(
C)  基板29aが硬化した徽 スタンパ−33を剥
す。
このようにして基板29a上に溝32が形成されも 次へ 同図Cにおいては金型を用いた注入法による溝形
成方法を記載すム (a)  平板と5板からなる金型34を用意すム(b
)  金型34の空間35に軟化した基板29aの材料
を注入し 空間35を充填すム (C)  基板29aが硬化した喪 金型34を剥す。
このような方法によっても基板29a上に溝32を形成
することができも (実施例6) 次に本発明の配線の形成方法の第4の実施例を、第7図
を参照しながら説明すも 同図(a)〜(d)は工程順に示したものであり、第3
図と同じ構成要素には同じ番号を付していも(a)  
先ず、ガラス基板29に配線材料31をスパッタリング
法等により一面に成膜すム(b)  次にフォトレジス
ト等のマスクを用いて、配線パターン以外の配線材料は
除去すa(C)  配線パターン31上及びガラス基板
29上に透明絶縁性材料36を成膜すム (d)  成膜した膜36を配線パターン31の表面が
露出するまで研磨すム 以上の工程によって、透明絶縁性材料36の間に配線3
1を埋め込むことができ、先の実施例で述べたガラス基
板に溝を形成する場合と同様の効果が得られも 以上述べたように カバレージを悪くすることなく配線
を厚くすることができるので、抵抗値の極めて小さな配
線を得ることができ、伝達信号の鈍りゃ遅れの問題なり
\ 大画面ディスプレーおよび高精細度ディスプレーを
実現できる さらに本発明を用いることにより、TPT素子あるいは
MIM素子を用いた画質のよい大画面の液晶ディスプレ
ーを得ることができも な耘 実施例において、配線材料の成膜方法はスパッタ
リング法に限るものではなく、蒸着法やCVD法等でも
よt−さらく ガラス基板に形成した溝が深い場合は 
金属元素を含む液体のスピンコーティングと焼成による
方法が効果的であムまた 上記の実施例において、透明
基板としてガラス基板を用いた力(特にこれに限るわけ
ではなく、プラスチック等の絶縁性を有する透明材料で
あってもよしも 発明の効果 本発明の平面ディスプレー用配線およびその形成方法で
は 配線を基板中に埋め込むあるいは配線を基板表面に
設けた絶縁性透明材料の間に挟み込むことにより、カバ
レージを悪くすることなく配線を厚くすることができる
ので、抵抗値の極めて小さな配線を得ることができ、伝
達する信号の鈍りゃ遅れの問題がない大画面ディスプレ
ーおよび高精細度ディスプレーを実現でき、さらには液
晶ディスプレー用非線形抵抗素子に応用することができ
る。
【図面の簡単な説明】
第1図は本発明の平面ディスプレーにおける第1の実施
例を示す断面図 第2図は同第2の実施例を示す断面@
 第3図は本発明の平面ディスプレー用配線の形成方法
における第1の実施例の工程医 第4図は同形成方法に
おける膜厚と基板の関係を示す医 第5図は同形成方法
における第2の実施例の工程@ 第6図Aは同形成方法
における第3の実施例の工程医 第6図B、Cは基板へ
の溝の形成方法を示す工程医 第7図は同形成方法にお
ける第4の実施例の工程諷 第8図は液晶ディスプレー
のTPT素子アレーの回路医 第9図は従来のTPT素
子部の断面図 第1O図(a)。 (b)はそれぞれ配線の抵抗による信号の出力波形図お
よび配線抵抗と遅れの関係を示す特性医 第11図は従
来のMIM素子部の断面図であム3・・・TPT素子、
 4・・・画素電極 5・・・アレー基板 6・・・カ
ラーフィルター基板7.29・・・ガラス基板 10・
・・ゲート絶縁IL  11・・・アモルファスシリコ
ン罠12・・・n型アモルファスシリコン罠 13・・
・ソース配IL  14・・・ドレイン配線 15−−
・保護11L 16・・・ガラス基板 17・・・ブラ
ックマトリックス 18−−−カラーフィルター罠 1
9・・・対向電機 21.22.24・・・絶縁IL2
5、27、32・・・鳳 26.28、31・・・配M
L  30・・・フォトレジスト、 33・・・スタン
バ−134・・・舎監 36・・・透明絶縁材粍 代理人の氏名 弁理士 小鍜治 明 はか2名26  
     Z(7 zz、  z4−−−比 眸I!東 z9−−− カ゛ ラ :Xs、簿Δ(32−ilL 銖) @ 4 区 、3/ 第5図 (IL) 第 6 図       B        33− 
 スタンツマ−(aン 第7図 36−−−逢 −^ 比躊材イ+ 1!8  図            を−走kmの配
東第9図 1〆 第1O図 0誌) 口 y!t  間 (ト) 配線取抗 第11図

Claims (7)

    【特許請求の範囲】
  1. (1)透明基板の表面に溝を有し、前記溝に配線したこ
    とを特徴とする平面ディスプレー用配線。
  2. (2)透明基板と、前記透明基板表面に形成した配線パ
    ターンと、前記透明基板上に前記配線パターンに接する
    ようにかつほぼ同じ高さに形成した絶縁性を有する透明
    材料を設けたことを特徴とする平面ディスプレー用配線
  3. (3)(a)透明基板の表面にスタンプすることにより
    溝を形成する工程と、 (b)前記溝を形成した透明基板の表面に配線材料を成
    膜あるいは塗布する工程と、 (c)前記配線材料の表面を研磨することにより前記溝
    表面以外の透明基板表面を露出する工程からなる平面デ
    ィスプレー用配線の形成方法。
  4. (4)(a)平面ディスプレー用透明基板の表面に配線
    パターンのネガパターンのレジスト膜を形成する工程と
    、 (b)前記レジスト膜をマスクとして前記透明基板をエ
    ッチングすることにより溝を形成する工程と、 (c)前記溝の表面及び前記レジスト膜の表面に配線材
    料を成膜あるいは塗布する工程と、 (d)前記レジスト膜を除去する工程からなる平面ディ
    スプレー用配線の形成方法。
  5. (5)(a)平面ディスプレー用透明基板の表面に配線
    パターンのネガパターンのレジスト膜を形成する工程と
    、 (b)前記レジスト膜をマスクとして前記透明基板をエ
    ッチングすることにより溝を形成する工程と、 (c)前記レジスト膜を前記透明基板から除去する工程
    と、 (d)前記溝を形成した透明基板の表面に配線材料を成
    膜あるいは塗布する工程と、 (e)前記配線材料の表面を研磨することにより前記溝
    表面以外の透明基板表面を露出する工程からなる平面デ
    ィスプレー用配線の形成方法
  6. (6)(a)平面ディスプレー用透明基板の表面に配線
    材料を成膜あるいは塗布する工程と、 (b)前記配線材料を配線パターン状に形成する工程と
    、 (c)前記配線材料及び前記透明基板表面に絶縁性を有
    する透明材料を成膜あるいは塗布する工程と、 (d)前記透明基板表面及び配線材料表面に絶縁性を有
    する透明材料を成膜あるいは塗布する工程と、 (e)前記透明材料を研磨することにより前記配線材料
    を露出する工程からなる平面ディスプレー用配線の形成
    方法。
  7. (7)信号を伝達する第1の配線を透明基板表面の溝に
    形成し、前記配線の表面に絶縁膜層を介して画素電極と
    接続する第2の配線を有し、少なくとも一つの端子が前
    記第2の配線に接続されたことを特徴とする液晶ディス
    プレー用非線形抵抗素子。
JP2297964A 1990-11-01 1990-11-01 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子 Pending JPH04170519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2297964A JPH04170519A (ja) 1990-11-01 1990-11-01 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2297964A JPH04170519A (ja) 1990-11-01 1990-11-01 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子

Publications (1)

Publication Number Publication Date
JPH04170519A true JPH04170519A (ja) 1992-06-18

Family

ID=17853373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2297964A Pending JPH04170519A (ja) 1990-11-01 1990-11-01 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子

Country Status (1)

Country Link
JP (1) JPH04170519A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05107553A (ja) * 1991-06-18 1993-04-30 Samsung Electron Co Ltd アクテイブマトリクスlcdの金属配線製造方法
JP2001217245A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
US6815720B2 (en) 2001-08-24 2004-11-09 Sharp Kabushiki Kaisha Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device
US7166502B1 (en) 1999-11-10 2007-01-23 Lg. Philips Lcd Co., Ltd. Method of manufacturing a thin film transistor
KR100860468B1 (ko) * 2002-04-17 2008-09-25 엘지디스플레이 주식회사 액정표시장치용 기판
JP2011257728A (ja) * 2010-06-11 2011-12-22 Lg Display Co Ltd 薄膜トランジスタ基板及びその製造方法並び該薄膜トランジスタを有する平板表示素子
US11163182B2 (en) 2009-04-07 2021-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05107553A (ja) * 1991-06-18 1993-04-30 Samsung Electron Co Ltd アクテイブマトリクスlcdの金属配線製造方法
US7166502B1 (en) 1999-11-10 2007-01-23 Lg. Philips Lcd Co., Ltd. Method of manufacturing a thin film transistor
JP2001217245A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
US6815720B2 (en) 2001-08-24 2004-11-09 Sharp Kabushiki Kaisha Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device
KR100484847B1 (ko) * 2001-08-24 2005-04-22 샤프 가부시키가이샤 매립 구조를 갖는 기판, 그 기판을 포함하는 표시장치, 그기판의 제조 방법 및 그 표시장치의 제조방법
US6992008B2 (en) 2001-08-24 2006-01-31 Sharp Kabushiki Kaisha Method of making a substrate having buried structure and method for fabricating a display device including the substrate
KR100860468B1 (ko) * 2002-04-17 2008-09-25 엘지디스플레이 주식회사 액정표시장치용 기판
US11163182B2 (en) 2009-04-07 2021-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
US11243420B2 (en) 2009-04-07 2022-02-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
US11906826B2 (en) 2009-04-07 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2011257728A (ja) * 2010-06-11 2011-12-22 Lg Display Co Ltd 薄膜トランジスタ基板及びその製造方法並び該薄膜トランジスタを有する平板表示素子
US8436356B2 (en) 2010-06-11 2013-05-07 Lg Display Co., Ltd. Thin film transistor substrate, method of fabricating the same and flat display having the same
US8796690B2 (en) 2010-06-11 2014-08-05 Lg Display Co., Ltd. Thin film transistor substrate, method of fabricating the same and flat display having the same

Similar Documents

Publication Publication Date Title
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
EP0338766B1 (en) Method of fabricating an active matrix substrate
US5585290A (en) Method of manufacturing a thin film transistor substrate
KR100280889B1 (ko) 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
US20050186359A1 (en) Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment
US7826021B2 (en) Substrate for liquid crystal display
US5717475A (en) Electrode substrate, process for producing the substrate, liquid crystal device and process for producing the device
US8514340B2 (en) Method of fabricating array substrate having double-layered patterns
KR100778836B1 (ko) 액정표시장치 및 그 제조방법
JPH04170519A (ja) 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子
KR100262954B1 (ko) 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
US5663575A (en) Liquid crystal display device providing a high aperture ratio
JP2820738B2 (ja) 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法
JPH09179140A (ja) 液晶表示装置の製造方法
KR100640985B1 (ko) 액정표시장치 및 그 제조방법
KR0145898B1 (ko) 액정 표시장치의 패드 형성방법 및 구조
JPH03156427A (ja) 薄膜トランジスタアレイ
JPH10161093A (ja) 液晶表示素子用配線基板の製造方法および液晶表示素子
JPH07114043A (ja) 液晶表示装置及びその製造方法
JP3242017B2 (ja) 電極基板、その製造方法、該電極基板を用いた液晶素子、及びその製造方法
JP3193859B2 (ja) 液晶表示装置及びその製造方法
JP3229905B2 (ja) 液晶表示パネルとその製造方法
KR100278695B1 (ko) 액정표시소자및액정표시소자용전극기판의제조방법
KR100268302B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법
KR100934811B1 (ko) 특성이 향상된 박막트랜지스터를 구비한 액정표시소자