JPH05107553A - アクテイブマトリクスｌｃｄの金属配線製造方法 - Google Patents
アクテイブマトリクスｌｃｄの金属配線製造方法Info
- Publication number
- JPH05107553A JPH05107553A JP4070544A JP7054492A JPH05107553A JP H05107553 A JPH05107553 A JP H05107553A JP 4070544 A JP4070544 A JP 4070544A JP 7054492 A JP7054492 A JP 7054492A JP H05107553 A JPH05107553 A JP H05107553A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- metal wiring
- active matrix
- matrix lcd
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
Abstract
(57)【要約】
【目的】 この発明は、ガラス基板と金属配線との段差
を除去して、後続工程で形成される積層膜の段差被覆性
を向上させ、金属配線の厚さが段差を増加させることな
く調節することが可能となり、金属配線の抵抗を減少さ
せ、信頼性及び安定性を向上させることができるアクテ
ィブマトリクスＬＣＤの金属配線製造方法を提供するこ
とを目的とする。 【構成】 この発明は、ガラス基板１１の上部にフォト
レジストパターン１３を形成し、ガラス基板１１の露出
された部分を金属配線の厚さだけ除去し、上記構造の全
表面に金属膜１５を形成した後通常のリフトオフ工程に
より金属配線を除外した部分の金属膜１５を除去して、
ガラス基板１１上に金属配線を形成してなる。
を除去して、後続工程で形成される積層膜の段差被覆性
を向上させ、金属配線の厚さが段差を増加させることな
く調節することが可能となり、金属配線の抵抗を減少さ
せ、信頼性及び安定性を向上させることができるアクテ
ィブマトリクスＬＣＤの金属配線製造方法を提供するこ
とを目的とする。 【構成】 この発明は、ガラス基板１１の上部にフォト
レジストパターン１３を形成し、ガラス基板１１の露出
された部分を金属配線の厚さだけ除去し、上記構造の全
表面に金属膜１５を形成した後通常のリフトオフ工程に
より金属配線を除外した部分の金属膜１５を除去して、
ガラス基板１１上に金属配線を形成してなる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置のアクテ
ィブマトリクスＬＣＤの金属配線製造方法に関し、特
に、金属配線が形成されたガラス基板と金属配線との段
差を除去することのできるアクティブマトリクスＬＣＤ
の金属配線製造方法に関する。
ィブマトリクスＬＣＤの金属配線製造方法に関し、特
に、金属配線が形成されたガラス基板と金属配線との段
差を除去することのできるアクティブマトリクスＬＣＤ
の金属配線製造方法に関する。
【０００２】
【従来の技術】最近、半導体製造技術の発達と半導体装
置の応用分野拡大で、半導体装置が高集積化される趨勢
にある。半導体装置の微細パターン形成技術が発達する
ことにより半導体装置の水平方向の大きさは縮小されて
いるが、垂直縮小の進展は水平縮小の進展に比べて遅れ
ている。
置の応用分野拡大で、半導体装置が高集積化される趨勢
にある。半導体装置の微細パターン形成技術が発達する
ことにより半導体装置の水平方向の大きさは縮小されて
いるが、垂直縮小の進展は水平縮小の進展に比べて遅れ
ている。
【０００３】また、半導体装置の金属配線の厚さは抵抗
と反比例するので、所望の値以下に減少させることがで
きない。従って、基板と金属配線との段差により、後続
工程における上部構造の段差被覆性（Step Coverage ）
が悪化し、半導体装置の効率と安定性、信頼性を落とす
重要な要因になっていた。このため、ＬＣＤ（LiquidCr
ystal Display）等のガラス材質の絶縁性基板上部に金
属配線を形成して電極に使用する半導体装置において、
ガラス材質などのガラス基板と金属配線との段差を減ら
すための研究が活発に行われている。
と反比例するので、所望の値以下に減少させることがで
きない。従って、基板と金属配線との段差により、後続
工程における上部構造の段差被覆性（Step Coverage ）
が悪化し、半導体装置の効率と安定性、信頼性を落とす
重要な要因になっていた。このため、ＬＣＤ（LiquidCr
ystal Display）等のガラス材質の絶縁性基板上部に金
属配線を形成して電極に使用する半導体装置において、
ガラス材質などのガラス基板と金属配線との段差を減ら
すための研究が活発に行われている。
【０００４】図２は従来技術による金属配線の製造工程
図である。
図である。
【０００５】図２に示す工程は、逆スタッガード形（In
veted Staggered Type）ＴＦＴ（Thin Film Transisto
r）のゲート電極製造の一実施例である。
veted Staggered Type）ＴＦＴ（Thin Film Transisto
r）のゲート電極製造の一実施例である。
【０００６】図２（Ａ）を参照すると、ガラス基板１上
部にＡｌ，Ｔａ，Ｍｏ，Ｔｉ，Ｗなどの金属を物理蒸着
方法やＣＶＤ（Chemical VaporDeposition)などの方法
で塗布して金属膜３を形成する。次に、通常の写真工程
により金属膜３の上部にフォトレジストパターン５を形
成する。
部にＡｌ，Ｔａ，Ｍｏ，Ｔｉ，Ｗなどの金属を物理蒸着
方法やＣＶＤ（Chemical VaporDeposition)などの方法
で塗布して金属膜３を形成する。次に、通常の写真工程
により金属膜３の上部にフォトレジストパターン５を形
成する。
【０００７】図２（Ｂ）を参照すると、上記構造のフォ
トレジストパターン５で保護されない部分の金属膜３を
除去してゲート電極７を形成し、フォトレジストパター
ン５を除去する。
トレジストパターン５で保護されない部分の金属膜３を
除去してゲート電極７を形成し、フォトレジストパター
ン５を除去する。
【０００８】上述のように、ガラス基板１の上部に金属
膜３とフォトレジストパターン５を形成し、蝕刻工程に
よりゲート電極７を形成する従来の技術は、金属配線の
厚さが抵抗と反比例するので、金属配線の厚さはガラス
基板１とゲート電極７との段差を少なくするにも限界が
あるので、その後半導体膜、絶縁膜などを形成する後続
工程の進行時に段差被覆性が悪く、半導体装置の信頼性
及び安定性を低下させるという問題点があった。
膜３とフォトレジストパターン５を形成し、蝕刻工程に
よりゲート電極７を形成する従来の技術は、金属配線の
厚さが抵抗と反比例するので、金属配線の厚さはガラス
基板１とゲート電極７との段差を少なくするにも限界が
あるので、その後半導体膜、絶縁膜などを形成する後続
工程の進行時に段差被覆性が悪く、半導体装置の信頼性
及び安定性を低下させるという問題点があった。
【０００９】
【発明が解決しようとする課題】従って、この発明の目
的は、ガラス基板と金属配線との段差を除去して、後続
積層膜の段差被覆性を向上させて、半導体装置の信頼性
及び安定性を向上させることのできるアクティブマトリ
クスＬＣＤの金属配線製造方法を提供することにある。
的は、ガラス基板と金属配線との段差を除去して、後続
積層膜の段差被覆性を向上させて、半導体装置の信頼性
及び安定性を向上させることのできるアクティブマトリ
クスＬＣＤの金属配線製造方法を提供することにある。
【００１０】また、この発明の他の目的は、金属配線の
厚さを段差を増加させることなく調節して、半導体装置
の信頼性及び安定性を向上させることのできるアクティ
ブマトリクスＬＣＤの金属配線製造方法を提供すること
にある。
厚さを段差を増加させることなく調節して、半導体装置
の信頼性及び安定性を向上させることのできるアクティ
ブマトリクスＬＣＤの金属配線製造方法を提供すること
にある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、ガラス基板の上部にフォトレジストパ
ターンを形成する工程と、上記フォトレジストパターン
から露出されたガラス基板を所定厚さ除去して溝を形成
する工程と、上記構造のすべて表面に金属膜を塗布して
ガラス基板の溝を埋める工程と、上記構造の溝を除外し
た部分の金属膜とフォトレジストパターンを除去する工
程とから成る。
に、この発明は、ガラス基板の上部にフォトレジストパ
ターンを形成する工程と、上記フォトレジストパターン
から露出されたガラス基板を所定厚さ除去して溝を形成
する工程と、上記構造のすべて表面に金属膜を塗布して
ガラス基板の溝を埋める工程と、上記構造の溝を除外し
た部分の金属膜とフォトレジストパターンを除去する工
程とから成る。
【００１２】
【実施例】以下、添付の図面を参照してこの発明を詳細
に説明する。
に説明する。
【００１３】図１はこの発明の一実施例による金属配線
製造工程図である。図１に示す工程は、逆スタッガード
形のＴＦＴのゲート電極形成方法の実施例である。
製造工程図である。図１に示す工程は、逆スタッガード
形のＴＦＴのゲート電極形成方法の実施例である。
【００１４】図１（Ａ）を参照すると、酸化膜あるいは
窒化膜などの絶縁膜やＢＰＳＧ（Boro-Phospo Silicate
Glass），ＵＳＧ（Undoped Silicate Glass），ＰＳＧ
（Phospo Silicate Glass ）あるいはガラスなどガラス
材質の絶縁物質中のいずれか一つからなるガラス基板１
１の上部に、通常の写真工程によりフォトレジストパタ
ーン１３を形成する。次に、Ｈ3 ＰＯ4 ，ＨＦなどの蝕
刻溶液を使用して、フォトレジストパターン１３から露
出されたガラス基板１１をゲート電極の厚さだけ除去し
て溝１４を形成する。この時、上記ガラス基板１１は等
方性に蝕刻されて上記形成された溝１４の角が円形にな
る。なお、上記ガラス基板１１の蝕刻工程は乾式蝕刻で
行うこともできる。
窒化膜などの絶縁膜やＢＰＳＧ（Boro-Phospo Silicate
Glass），ＵＳＧ（Undoped Silicate Glass），ＰＳＧ
（Phospo Silicate Glass ）あるいはガラスなどガラス
材質の絶縁物質中のいずれか一つからなるガラス基板１
１の上部に、通常の写真工程によりフォトレジストパタ
ーン１３を形成する。次に、Ｈ3 ＰＯ4 ，ＨＦなどの蝕
刻溶液を使用して、フォトレジストパターン１３から露
出されたガラス基板１１をゲート電極の厚さだけ除去し
て溝１４を形成する。この時、上記ガラス基板１１は等
方性に蝕刻されて上記形成された溝１４の角が円形にな
る。なお、上記ガラス基板１１の蝕刻工程は乾式蝕刻で
行うこともできる。
【００１５】図１（Ｂ）を参照すると、Ａｌ，Ｔａ，
Ｗ，Ｍｏ，Ｔｉなどの金属を物理蒸着及びＣＶＤなどの
方法で塗布して、上記溝１４とフォトレジストパターン
１３の上部に金属膜１５を形成する。この時、金属膜１
５の厚さを上述のガラス基板１１の除去された部分の厚
さと同じくする。このため、上記溝１４の両側角部分は
金属膜１５で完全に満たされないが、段差はとても少な
くなる。
Ｗ，Ｍｏ，Ｔｉなどの金属を物理蒸着及びＣＶＤなどの
方法で塗布して、上記溝１４とフォトレジストパターン
１３の上部に金属膜１５を形成する。この時、金属膜１
５の厚さを上述のガラス基板１１の除去された部分の厚
さと同じくする。このため、上記溝１４の両側角部分は
金属膜１５で完全に満たされないが、段差はとても少な
くなる。
【００１６】図１（Ｃ）を参照すると、上記フォトレジ
ストパターン１３を通常のリフトオフ工程により除去す
る。この時、上記フォトレジストパターン１３上の金属
膜１５は除去され、上記溝１４に残っている金属膜１５
がゲート電極となる。
ストパターン１３を通常のリフトオフ工程により除去す
る。この時、上記フォトレジストパターン１３上の金属
膜１５は除去され、上記溝１４に残っている金属膜１５
がゲート電極となる。
【００１７】上述のように、ガラス基板の上部にフォト
レジストパターンを形成し、ガラス基板の露出された部
分を金属配線の厚さだけ除去する。次に、上記構造の全
表面に金属膜を形成した後、通常のリフトオフ工程によ
り金属配線を除外した部分の金属膜を除去して、ガラス
基板に埋められた金属配線を形成する。
レジストパターンを形成し、ガラス基板の露出された部
分を金属配線の厚さだけ除去する。次に、上記構造の全
表面に金属膜を形成した後、通常のリフトオフ工程によ
り金属配線を除外した部分の金属膜を除去して、ガラス
基板に埋められた金属配線を形成する。
【００１８】
【発明の効果】従って、この発明は、ガラス基板と金属
配線との段差を除去して後続工程で形成される積層膜の
段差被覆性を向上させることができる利点がある。
配線との段差を除去して後続工程で形成される積層膜の
段差被覆性を向上させることができる利点がある。
【００１９】また、この発明は、金属配線の厚さを段差
の増加なく調節することができるので、金属配線の抵抗
を減らして、半導体装置の信頼性及び安定性を向上させ
ることができる利点がある。
の増加なく調節することができるので、金属配線の抵抗
を減らして、半導体装置の信頼性及び安定性を向上させ
ることができる利点がある。
【図１】この発明の一実施例による金属配線製造工程図
である。
である。
【図２】従来の技術による金属配線製造工程図である。
１１ ガラス基板 １３ フォトレジストパターン １４ 溝 １５ 金属膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベー、 ヨン−ググ 大韓民国 デグ市 ダルソー−ク カムサ ム−ドン 168−34 (72)発明者 キム、 ナム−ドグ 大韓民国 ソウル市 ジヨンロー−ク ミ ユンリユン １−ガ 23 ヨンリブ ダ− 101
Claims (4)
- 【請求項１】 アクティブマトリクスＬＣＤの金属配線
製造方法において、 ガラス基板の上部にフォトレジストパターンを形成する
第１工程と、 上記フォトレジストパターンから露出されたガラス基板
を所定厚さ除去して溝を形成する第２工程と、 上記構造のすべて表面に金属膜を塗布してガラス基板の
溝を埋める第３工程と、 上記構造の溝を除外した部分の金属膜とフォトレジスト
パターンを除去する第４工程とを有することを特徴とす
るアクティブマトリクスＬＣＤの金属配線製造方法。 - 【請求項２】 上記ガラス基板は、ＳｉＯ2 あるいはＳ
ｉ3 Ｎ4 の絶縁膜のいずれか一つからなることを特徴と
する請求項１記載のアクティブマトリクスＬＣＤの金属
配線製造方法。 - 【請求項３】 上記ガラス基板は、ＢＰＳＧ，ＵＳＧ，
ＰＳＧあるいはガラスのガラス材質中のいずれか一つか
らなることを特徴とする請求項１記載のアクティブマト
リクスＬＣＤの金属配線製造方法。 - 【請求項４】上記第２工程は、湿式あるいは乾式蝕刻方
法で行うことを特徴とする請求項１記載のアクティブマ
トリクスＬＣＤの金属配線製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010069A KR930001396A (ko) | 1991-06-18 | 1991-06-18 | 금속 배선 제조 방법 |
| KR1991-10069 | 1991-06-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05107553A true JPH05107553A (ja) | 1993-04-30 |
Family
ID=19315948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070544A Pending JPH05107553A (ja) | 1991-06-18 | 1992-03-27 | アクテイブマトリクスｌｃｄの金属配線製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05107553A (ja) |
| KR (1) | KR930001396A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166502B1 (en) | 1999-11-10 | 2007-01-23 | Lg. Philips Lcd Co., Ltd. | Method of manufacturing a thin film transistor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937465B2 (en) | 2002-01-31 | 2005-08-30 | Samsung Electronics Co., Ltd. | Portable computer having a latch apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63235983A (ja) * | 1987-03-24 | 1988-09-30 | 富士通株式会社 | 薄膜トランジスタパネルの製造方法 |
| JPH04170519A (ja) * | 1990-11-01 | 1992-06-18 | Matsushita Electric Ind Co Ltd | 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子 |
-
1991
- 1991-06-18 KR KR1019910010069A patent/KR930001396A/ko not_active IP Right Cessation
-
1992
- 1992-03-27 JP JP4070544A patent/JPH05107553A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63235983A (ja) * | 1987-03-24 | 1988-09-30 | 富士通株式会社 | 薄膜トランジスタパネルの製造方法 |
| JPH04170519A (ja) * | 1990-11-01 | 1992-06-18 | Matsushita Electric Ind Co Ltd | 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166502B1 (en) | 1999-11-10 | 2007-01-23 | Lg. Philips Lcd Co., Ltd. | Method of manufacturing a thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001396A (ko) | 1993-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5464500A (en) | Method for taper etching metal | |
| JPH08306891A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06216085A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS60144973A (ja) | 短路薄膜形電界効果トランジスタ | |
| JPH1197442A (ja) | パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置 | |
| JP2841381B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05107553A (ja) | アクテイブマトリクスｌｃｄの金属配線製造方法 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP3081361B2 (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH04106954A (ja) | 液相ｃｖｄ法を用いた半導体装置の製造方法 | |
| JP2913737B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| JPH0590258A (ja) | 配線構造及び配線の形成方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPH0357216A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11135478A (ja) | 半導体装置の製造方法 | |
| JPS63122244A (ja) | 半導体装置における配線形成方法 | |
| JPS5861671A (ja) | 半導体装置の製造方法 | |
| JPS62104139A (ja) | 半導体装置の製造方法 | |
| JPH05109779A (ja) | ゲート電極の形成方法 |