JPH0357216A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0357216A JPH0357216A JP19349489A JP19349489A JPH0357216A JP H0357216 A JPH0357216 A JP H0357216A JP 19349489 A JP19349489 A JP 19349489A JP 19349489 A JP19349489 A JP 19349489A JP H0357216 A JPH0357216 A JP H0357216A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- nitride film
- polysilicon gate
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 9
- 238000001312 dry etching Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置の製造工程の中のポリ
シリコンゲート側壁のスペーサ部分の形戒工程に関する
ものである． 〔発明の概要〕 この発明は、半導体集積回路装置の製造工程の中のポリ
シリコンゲート側壁のスベーサ部分を形成する工程にお
いて、窒化膜を堆積させる工程と、酸化膜を堆積させる
工程と、前記工程で堆積させた２つの膜を同時にエッチ
ングする工程とを行いスペーサを窒化膜と酸化膜の二重
構造にしようとするものである． 〔従来の技術〕 従来の技術は、第２図ｆａｔに示す様に、シリコン基板
１１の上に堆積してある薄い酸化膜１２とポリシリコン
ゲー［３の上に、絶縁膜１４を堆積し、その後、第２図
山）に示す様に絶縁膜１４をドライエノチングしてポリ
シリコンゲート１３の側壁にスペーサ１６を形成すると
いうものであった。
シリコンゲート側壁のスペーサ部分の形戒工程に関する
ものである． 〔発明の概要〕 この発明は、半導体集積回路装置の製造工程の中のポリ
シリコンゲート側壁のスベーサ部分を形成する工程にお
いて、窒化膜を堆積させる工程と、酸化膜を堆積させる
工程と、前記工程で堆積させた２つの膜を同時にエッチ
ングする工程とを行いスペーサを窒化膜と酸化膜の二重
構造にしようとするものである． 〔従来の技術〕 従来の技術は、第２図ｆａｔに示す様に、シリコン基板
１１の上に堆積してある薄い酸化膜１２とポリシリコン
ゲー［３の上に、絶縁膜１４を堆積し、その後、第２図
山）に示す様に絶縁膜１４をドライエノチングしてポリ
シリコンゲート１３の側壁にスペーサ１６を形成すると
いうものであった。
しかし、従来の技術はシリコン基板１１の表面にだけ絶
縁膜１４を堆積させるわけには行かず、裏面にも絶縁膜
１５を堆積してしまう。そのため、シリコン基板１１の
表面にあるポリシリコンゲート１３の側壁にスペーサ１
６を形成するのに、ドライエッチングを行うが、シリコ
ン基板１ｌの裏全面には、絶縁膜ｌ５がそのまま残って
しまう。しかし、絶縁＋１９としてよく使用される窒化
膜の場合には圧縮応力、酸化膜の場合には引張応力が働
く傾向があるので絶縁膜１５がエノチング後、シリコン
基仮１１の裏面に残っている状態であると、圧縮または
引張の応力が作用して、シリコン基｛反１１を反らして
しまう。
縁膜１４を堆積させるわけには行かず、裏面にも絶縁膜
１５を堆積してしまう。そのため、シリコン基板１１の
表面にあるポリシリコンゲート１３の側壁にスペーサ１
６を形成するのに、ドライエッチングを行うが、シリコ
ン基板１ｌの裏全面には、絶縁膜ｌ５がそのまま残って
しまう。しかし、絶縁＋１９としてよく使用される窒化
膜の場合には圧縮応力、酸化膜の場合には引張応力が働
く傾向があるので絶縁膜１５がエノチング後、シリコン
基仮１１の裏面に残っている状態であると、圧縮または
引張の応力が作用して、シリコン基｛反１１を反らして
しまう。
そして最終的には、半導体集積回路装置の精度を悪化さ
せてしまうという問題点があった。
せてしまうという問題点があった。
上記課題を解失するために、この発明は、窒化膜を堆積
させた上に、酸化膜も堆積させる。そして、ドライエッ
チングを行い、窒化膜と酸化膜の二重構造のスベーサを
形成する様にする。
させた上に、酸化膜も堆積させる。そして、ドライエッ
チングを行い、窒化膜と酸化膜の二重構造のスベーサを
形成する様にする。
上記の様な工程でドライエンチングを行うと、シリコン
基板の裏全面に窒化膜と酸化膜が残ったままではあるが
、窒化膜の圧縮圧力と酸化膜の引張応力がお互いに働き
合うので、応力を小さくすることができる．これにより
、シリコン基板の反りを減少させることができるので、
半導体集積回路装置の精度の向上へと続けることが可能
となる．〔実施例〕 以下に、この発明の実施例を第ｌ図＋ａ＋〜＋ｄｌに示
す製造工程順断面図に基づいて説明する。
基板の裏全面に窒化膜と酸化膜が残ったままではあるが
、窒化膜の圧縮圧力と酸化膜の引張応力がお互いに働き
合うので、応力を小さくすることができる．これにより
、シリコン基板の反りを減少させることができるので、
半導体集積回路装置の精度の向上へと続けることが可能
となる．〔実施例〕 以下に、この発明の実施例を第ｌ図＋ａ＋〜＋ｄｌに示
す製造工程順断面図に基づいて説明する。
第１図（ａｌに示す様に、シリコン基仮１の上に堆積し
てある膜厚４５０人の酸化膜２と膜厚３５００人のポリ
シリコンゲート３の上に、窒化膜４を７５０人堆積させ
る。
てある膜厚４５０人の酸化膜２と膜厚３５００人のポリ
シリコンゲート３の上に、窒化膜４を７５０人堆積させ
る。
第１図Ｃｂ）に示す様に、窒化膜４の上にさらに酸化膜
６を２７５０人堆積させる。
６を２７５０人堆積させる。
第Ｉ図ｆｃｌに示す様に、まず酸化膜６だけをドライエ
ッチングさせる。第１図＋ｄｌに示す様に、次に窒化膜
４だけをドライエノチングするステップでエッチングを
行う。そうすると、窒化膜４下の酸化膜２はエッチング
されることなく、ポリシリコンゲート３の側壁部分だけ
に多少の窒化膜４と酸化膜６を残してスペーサ８を形成
することができた。
ッチングさせる。第１図＋ｄｌに示す様に、次に窒化膜
４だけをドライエノチングするステップでエッチングを
行う。そうすると、窒化膜４下の酸化膜２はエッチング
されることなく、ポリシリコンゲート３の側壁部分だけ
に多少の窒化膜４と酸化膜６を残してスペーサ８を形成
することができた。
以上の様な工程で作成したウエハには、シリコン基板ｉ
の裏面に、窒化ＩＩ！Ｊ５と酸化膜７が堆積しているが
、そのウエハをウエハフラントネス測定器で測定した結
果、ウエハ投入時に測定した結果に近いワーブ量を示し
たので、この実施例から精度をできるだけ保てることが
可能であるということが確認できた． 〔発明の効果〕 −の兄明は、以上説明したように、ポリシリコンゲート
３側壁のスベーサ８部分を窒化［４と酸化膜６の二重構
造にするというものであるが、これは次の様な効果があ
る。
の裏面に、窒化ＩＩ！Ｊ５と酸化膜７が堆積しているが
、そのウエハをウエハフラントネス測定器で測定した結
果、ウエハ投入時に測定した結果に近いワーブ量を示し
たので、この実施例から精度をできるだけ保てることが
可能であるということが確認できた． 〔発明の効果〕 −の兄明は、以上説明したように、ポリシリコンゲート
３側壁のスベーサ８部分を窒化［４と酸化膜６の二重構
造にするというものであるが、これは次の様な効果があ
る。
■ 窒化膜４と酸化膜６の両方をシリコン基板１に堆積
したので、応力を小さくすることができ、シリコン基板
の反りを減少することができた。
したので、応力を小さくすることができ、シリコン基板
の反りを減少することができた。
■ 酸化膜２の上に窒化膜４を使用したので、エンヂン
グを行う際、酸化膜２まで工ノチングされる恐れがなく
なった．
グを行う際、酸化膜２まで工ノチングされる恐れがなく
なった．
第１図（ａｌ〜ｆｄｌは本発明の半導体装置の製造方法
の工程順断面図である。第２図（ａｌ． （ｂｌは従来
の半導体装置の製造方法の王程Ｉ頑断面図である。 １， ｌ１・ ２，６ ３， １３・ ４． ５ ・ ８，１６・ １４． １５ ・シリコン基板 １２・・・酸化膜 ・ポリシリコンゲート ・窒化膜 ・スペーサ 絶縁膜（酸化膜あるいは窒化ＩＩＩ） 以上
の工程順断面図である。第２図（ａｌ． （ｂｌは従来
の半導体装置の製造方法の王程Ｉ頑断面図である。 １， ｌ１・ ２，６ ３， １３・ ４． ５ ・ ８，１６・ １４． １５ ・シリコン基板 １２・・・酸化膜 ・ポリシリコンゲート ・窒化膜 ・スペーサ 絶縁膜（酸化膜あるいは窒化ＩＩＩ） 以上
Claims (1)
- ゲート形成工程におけるポリシリコンゲート側壁のスペ
ーサ部分の形成工程において、窒化膜を堆積させる工程
と、酸化膜を堆積させる工程と、前記工程で堆積させた
２つ膜を同時にエッチングする工程とを有する半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19349489A JPH0357216A (ja) | 1989-07-25 | 1989-07-25 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19349489A JPH0357216A (ja) | 1989-07-25 | 1989-07-25 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357216A true JPH0357216A (ja) | 1991-03-12 |
Family
ID=16308980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19349489A Pending JPH0357216A (ja) | 1989-07-25 | 1989-07-25 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357216A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431708B1 (ko) * | 1996-12-27 | 2004-09-01 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
| KR100476666B1 (ko) * | 1998-08-05 | 2005-06-08 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
1989
- 1989-07-25 JP JP19349489A patent/JPH0357216A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431708B1 (ko) * | 1996-12-27 | 2004-09-01 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
| KR100476666B1 (ko) * | 1998-08-05 | 2005-06-08 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015602A (en) | Method of manufacturing a semiconductor device having a planarized construction | |
| JPH0779133B2 (ja) | 半導体装置の製造方法 | |
| JPH03211885A (ja) | 半導体装置及びその製造方法 | |
| JPH05121379A (ja) | 半導体装置の製造方法 | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| JPH0357216A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59186342A (ja) | 半導体装置の製造方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| JPH0336302B2 (ja) | ||
| JPS6358370B2 (ja) | ||
| TW564519B (en) | Process for forming shallow trench isolation (STI) with corner protection layer | |
| JPH04106954A (ja) | 液相ｃｖｄ法を用いた半導体装置の製造方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH0273651A (ja) | 半導体装置 | |
| KR950005044B1 (ko) | 열적산화막을 이용한 측벽스페이서 형성방법 | |
| JPH05107553A (ja) | アクテイブマトリクスｌｃｄの金属配線製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPH0289310A (ja) | シリコン層のエッチング方法 | |
| KR930008883B1 (ko) | 스택 커패시터 제조방법 | |
| KR20010004242A (ko) | 반도체 소자의 전극 형성방법 | |
| JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 | |
| JPH0362519A (ja) | 半導体装置の製造方法 | |
| JPS62217617A (ja) | 半導体装置の製造方法 | |
| JPS6131386A (ja) | 気相エピタキシヤル成長法 | |
| KR970077482A (ko) | 반도체 소자 격리 산화막 제조방법 |