JPH0273651A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0273651A JPH0273651A JP22541088A JP22541088A JPH0273651A JP H0273651 A JPH0273651 A JP H0273651A JP 22541088 A JP22541088 A JP 22541088A JP 22541088 A JP22541088 A JP 22541088A JP H0273651 A JPH0273651 A JP H0273651A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- oxide film
- plasma
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 239000002356 single layer Substances 0.000 claims description 6
- 238000001947 vapour-phase growth Methods 0.000 claims description 5
- 239000012071 phase Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 20
- 238000001039 wet etching Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 2
- -1 NH Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に２層以上の金属配線を
眉間絶縁膜により絶縁した多層配線構造の半導体装置に
関する。
眉間絶縁膜により絶縁した多層配線構造の半導体装置に
関する。
従来、この種の半導体装置における眉間絶縁膜として、
第４図、第５図、及び第６図に示すように、プラズマ気
相成長法によるプラズマシリコン酸化膜の単層構造が用
いられていた。即ち、これらの図において、１１は半導
体基板、１２は下地としてのシリコン酸化膜、１３は第
１アルミニウム配線、１４は眉間絶縁膜としてのプラズ
マ気相成長法によるプラズマシリコン酸化膜、１５は第
２アルミニウム配線、１６は層間絶縁膜１４に開設して
第１．第２アルミニウム配線１３．１５を接続するスル
ーホールである。
第４図、第５図、及び第６図に示すように、プラズマ気
相成長法によるプラズマシリコン酸化膜の単層構造が用
いられていた。即ち、これらの図において、１１は半導
体基板、１２は下地としてのシリコン酸化膜、１３は第
１アルミニウム配線、１４は眉間絶縁膜としてのプラズ
マ気相成長法によるプラズマシリコン酸化膜、１５は第
２アルミニウム配線、１６は層間絶縁膜１４に開設して
第１．第２アルミニウム配線１３．１５を接続するスル
ーホールである。
このようなプラズマシリコン酸化膜１４の単層構造を金
属配線間の眉間絶縁膜として有する半導体装置において
は、金属配線間を接合するスルーホール１６の理想的断
面形状は、第６図に示すように、第１アルミニウム配線
１３とプラズマシリコン酸化膜１３の側面とのなす角度
θが９０度以下、即ち鋭角であることが望ましいものと
されている。
属配線間の眉間絶縁膜として有する半導体装置において
は、金属配線間を接合するスルーホール１６の理想的断
面形状は、第６図に示すように、第１アルミニウム配線
１３とプラズマシリコン酸化膜１３の側面とのなす角度
θが９０度以下、即ち鋭角であることが望ましいものと
されている。
上述した従来の半導体装置において、スルーホール１６
をドライエツチング法で開設すると、第４図のように、
スルーホール１６の角度は略９０度となる。このため、
第２アルミニウム配線１５を通常のようにスパッタリン
グにより形成すると、図示のように眉間絶縁膜１４のス
ルーホール１６の段差部における被覆性が極めて悪くな
る。
をドライエツチング法で開設すると、第４図のように、
スルーホール１６の角度は略９０度となる。このため、
第２アルミニウム配線１５を通常のようにスパッタリン
グにより形成すると、図示のように眉間絶縁膜１４のス
ルーホール１６の段差部における被覆性が極めて悪くな
る。
このため、第５図のようにウェットエツチングによりス
ルーホール上部の層間絶縁膜を広く等方的にエツチング
することにより急峻な段差を緩和させている。このよう
にすることでスルーホール形状は第６図に示されるよう
な理想的断面形状に近くなり段差部における金属配線の
被覆性が著しく向上し、結果的に電気的にも形状的にも
良好なスルーホールが得られる。
ルーホール上部の層間絶縁膜を広く等方的にエツチング
することにより急峻な段差を緩和させている。このよう
にすることでスルーホール形状は第６図に示されるよう
な理想的断面形状に近くなり段差部における金属配線の
被覆性が著しく向上し、結果的に電気的にも形状的にも
良好なスルーホールが得られる。
ところが、従来の眉間絶縁膜構造、即ちプラズマシリコ
ン酸化膜のみによる単層構造では、スルーホール形成時
に以下に述べるような問題がある。
ン酸化膜のみによる単層構造では、スルーホール形成時
に以下に述べるような問題がある。
即ち、スルーホール形成時、スルーホールの断面形状を
第６図に示すような理想的形状にするためには、できる
限りウェットエツチングによりプラズマ酸化膜１４をエ
ツチングすることが好ましい。しかしながら、プラズマ
酸化膜１４には成膜時の膜厚のばらつきがあり、またウ
ェットエツチングにもエツチングのばらつきがあるため
、これら両方のばらつきを見込むと、エツチング途中で
第１アルミニウム配線が露呈されることを防止するため
には、ウェットエツチング量を非常に少なく抑える必要
がある。そのため、スルーホールの急峻な段差は十分に
は緩和されず、形状的には、第４図と第５図の中間程度
の形状となる。この程度の形状では、第４図における問
題を解消することはできず、第２アルミニウム配線１５
の被覆性が悪く、完成した半導体装置の信頼性、例えば
断線またはスルーホール抵抗のばらつき等が生じ、製品
における信頼性が著しく低下するという問題がある。
第６図に示すような理想的形状にするためには、できる
限りウェットエツチングによりプラズマ酸化膜１４をエ
ツチングすることが好ましい。しかしながら、プラズマ
酸化膜１４には成膜時の膜厚のばらつきがあり、またウ
ェットエツチングにもエツチングのばらつきがあるため
、これら両方のばらつきを見込むと、エツチング途中で
第１アルミニウム配線が露呈されることを防止するため
には、ウェットエツチング量を非常に少なく抑える必要
がある。そのため、スルーホールの急峻な段差は十分に
は緩和されず、形状的には、第４図と第５図の中間程度
の形状となる。この程度の形状では、第４図における問
題を解消することはできず、第２アルミニウム配線１５
の被覆性が悪く、完成した半導体装置の信頼性、例えば
断線またはスルーホール抵抗のばらつき等が生じ、製品
における信頼性が著しく低下するという問題がある。
本発明は上述した問題を生ずることなくスルーホールの
段差を緩和することができる半導体装置を提供すること
を目的とする。
段差を緩和することができる半導体装置を提供すること
を目的とする。
〔課題を解決するための手段］
本発明の半導体装置は、２層以上の金属配線を絶縁する
眉間絶縁膜を、気相成長法による２層のシリコン酸化膜
と、これらシリコン酸化膜の間に設けた気相成長法によ
る１層のシリコン窒化膜とで構成している。
眉間絶縁膜を、気相成長法による２層のシリコン酸化膜
と、これらシリコン酸化膜の間に設けた気相成長法によ
る１層のシリコン窒化膜とで構成している。
上述した構成では、眉間絶縁膜のスルーホール開設に際
してのウェットエツチング時に、中間の層のシリコン窒
化膜がストッパとして機能し、下側金属配線の露呈を防
止して充分なウェットエツチングを可能とし、スルーホ
ールの段差を緩和する。
してのウェットエツチング時に、中間の層のシリコン窒
化膜がストッパとして機能し、下側金属配線の露呈を防
止して充分なウェットエツチングを可能とし、スルーホ
ールの段差を緩和する。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の縦断面図であり、特にスル
ーホール部分を示す図である。図において、１は半導体
基板、２は下地としてのシリコン酸化膜であり、このシ
リコン酸化膜２上に第１アルミニウム配線３を形成して
いる。そして、この上に眉間絶縁膜として、プラズマシ
リコン酸化膜４、プラズマシリコン窒化膜５．プラズマ
シリコン酸化膜６を３層に形成している。なお、７は第
２アルミニウム配線、８は眉間絶縁膜に開設したスルー
ホールである。
ーホール部分を示す図である。図において、１は半導体
基板、２は下地としてのシリコン酸化膜であり、このシ
リコン酸化膜２上に第１アルミニウム配線３を形成して
いる。そして、この上に眉間絶縁膜として、プラズマシ
リコン酸化膜４、プラズマシリコン窒化膜５．プラズマ
シリコン酸化膜６を３層に形成している。なお、７は第
２アルミニウム配線、８は眉間絶縁膜に開設したスルー
ホールである。
第２図（ａ）及び（ｂ）は、第１図の半導体装置の製造
方法のうち、特にスルーホール形成工程を示すための縦
断面図である。
方法のうち、特にスルーホール形成工程を示すための縦
断面図である。
即ち、第２図（ａ）のように、３層構造の眉間絶縁膜を
形成した後、公知の方法によってスルーホール開設位置
に窓を有するレジスト９を形成する。ここでは、このレ
ジスト９にポジ型を用いている。
形成した後、公知の方法によってスルーホール開設位置
に窓を有するレジスト９を形成する。ここでは、このレ
ジスト９にポジ型を用いている。
そして、レジスト９をマスクとしたウェットエツチング
により、眉間絶縁膜の最上層のプラズマシリコン酸化膜
６をエツチングする。このエツチングには通常弗酸が用
いている。このプラズマシリコン酸化膜６のエツチング
がある程度進行すると中間層のプラズマシリコン窒化膜
５が露出するが、弗酸に対するプラズマシリコン窒化膜
のエツチングレートは約１０倍程度プラズマシリコン酸
化膜の方が速いため、プラズマシリコン窒化膜５は殆ど
エツチングされない。したがって、プラズマシリコン酸
化膜６の膜厚のばらつきおよびエツチングのばらつきが
大きくとも、第１アルミニウム配線３が露出することな
く、十分にウェットエツチング時行うことができる。
により、眉間絶縁膜の最上層のプラズマシリコン酸化膜
６をエツチングする。このエツチングには通常弗酸が用
いている。このプラズマシリコン酸化膜６のエツチング
がある程度進行すると中間層のプラズマシリコン窒化膜
５が露出するが、弗酸に対するプラズマシリコン窒化膜
のエツチングレートは約１０倍程度プラズマシリコン酸
化膜の方が速いため、プラズマシリコン窒化膜５は殆ど
エツチングされない。したがって、プラズマシリコン酸
化膜６の膜厚のばらつきおよびエツチングのばらつきが
大きくとも、第１アルミニウム配線３が露出することな
く、十分にウェットエツチング時行うことができる。
次いで、第２図（ｂ）のように、前記レジスト９をマス
クにしてプラズマシリコン窒化膜５とプラズマシリコン
酸化膜４をドライエンチングする。
クにしてプラズマシリコン窒化膜５とプラズマシリコン
酸化膜４をドライエンチングする。
このようにして形成されたスルーホール９は、上部の傾
斜が緩和された形状となる。しかる上で、層間絶縁膜上
に第２アルミニウム配線７を形成すると、この第２アル
ミニウム配線７は下地形状を忠実に反映するように被覆
する。また、同時にスルーホール９における電気的特性
も良好かつ安定なものが得られる。
斜が緩和された形状となる。しかる上で、層間絶縁膜上
に第２アルミニウム配線７を形成すると、この第２アル
ミニウム配線７は下地形状を忠実に反映するように被覆
する。また、同時にスルーホール９における電気的特性
も良好かつ安定なものが得られる。
なお、前記した層間絶縁膜の製造方法の一例を説明する
。先ず、プラズマシリコン酸化膜４．６は、ＳｉＨ４お
よびＮ、Ｏガスを用いて、高周波電源に接続された平行
平板電極を有する反応炉中にて成膜する。また、プラズ
マシリコン窒化膜５はＮ、Ｏガスの代わりにＮＨ３ガス
を用いるだけで、プラズマシリコン酸化膜成膜と同じで
ある。
。先ず、プラズマシリコン酸化膜４．６は、ＳｉＨ４お
よびＮ、Ｏガスを用いて、高周波電源に接続された平行
平板電極を有する反応炉中にて成膜する。また、プラズ
マシリコン窒化膜５はＮ、Ｏガスの代わりにＮＨ３ガス
を用いるだけで、プラズマシリコン酸化膜成膜と同じで
ある。
そこで、反応炉中へ、ＳｉＨ４ガス、Ｎ２０ガス、ＮＨ
，ガスの配管を施し、最初はＳｉＨ，ガスとＮ２０ガス
を導入してプラズマシリコン酸化膜４を成膜する。次に
、反応炉中を真空にした後、ＳｉＨ４ガスとＮＨ，ガス
を導入してプラズマシリコン窒化膜５を成膜する。さら
に、反応炉中を真空にした後、再び５ｉＨａガスとＮ！
０ガスを導入してプラズマシリコン酸化膜６を成膜する
。
，ガスの配管を施し、最初はＳｉＨ，ガスとＮ２０ガス
を導入してプラズマシリコン酸化膜４を成膜する。次に
、反応炉中を真空にした後、ＳｉＨ４ガスとＮＨ，ガス
を導入してプラズマシリコン窒化膜５を成膜する。さら
に、反応炉中を真空にした後、再び５ｉＨａガスとＮ！
０ガスを導入してプラズマシリコン酸化膜６を成膜する
。
これらの膜の密着性は極めて良く、弗酸に浸しても界面
に弗酸が侵入することはない。
に弗酸が侵入することはない。
ここで、本実施例ではプラズマシリコン酸化膜４上にプ
ラズマシリコン窒化膜５を成膜したが、デバイスの特性
や製造コストを検討してプラズマシリコン酸化膜４は省
略してもよく、この場合でも前記した効果を得ることは
可能である。
ラズマシリコン窒化膜５を成膜したが、デバイスの特性
や製造コストを検討してプラズマシリコン酸化膜４は省
略してもよく、この場合でも前記した効果を得ることは
可能である。
第３図は本発明の第２実施例の半導体装置の断面図であ
り、第１図と同一部分には同一符号を付しである。即ち
、１は半導体基板、２はシリコン酸化膜、３は第１アル
ミニウム配線、４Ａはスパッタシリコン酸化膜、５はプ
ラズマシリコン窒化膜、６はプラズマシリコン酸化膜、
７は第２フルミニウム配線、８はスルーホールである。
り、第１図と同一部分には同一符号を付しである。即ち
、１は半導体基板、２はシリコン酸化膜、３は第１アル
ミニウム配線、４Ａはスパッタシリコン酸化膜、５はプ
ラズマシリコン窒化膜、６はプラズマシリコン酸化膜、
７は第２フルミニウム配線、８はスルーホールである。
この実施例では、３Ｎ構造の層間絶縁膜のうち、下層の
スパッタシリコン酸化膜４Ａを第１図のプラズマシリコ
ン酸化膜４の代わりとして構成している。
スパッタシリコン酸化膜４Ａを第１図のプラズマシリコ
ン酸化膜４の代わりとして構成している。
即ち、通常、スパッタシリコン酸化膜の成膜時には半導
体基板を加熱しないので、室温に近い温度で成膜が可能
である。したがって、本実施例では電気的、形状的良好
なスルーホールが得られるのはもちろんのこと、加熱を
行わないことにより一般に広く知られているアルミニウ
ム配線におけるヒロック発生を抑制できる、アルミニウ
ム配線の信頼性、結果的には半導体装置の信頼性をさら
に向上できるという利点がある。
体基板を加熱しないので、室温に近い温度で成膜が可能
である。したがって、本実施例では電気的、形状的良好
なスルーホールが得られるのはもちろんのこと、加熱を
行わないことにより一般に広く知られているアルミニウ
ム配線におけるヒロック発生を抑制できる、アルミニウ
ム配線の信頼性、結果的には半導体装置の信頼性をさら
に向上できるという利点がある。
以上説明したように本発明は、２Ｍ以上の金属配線を絶
縁する眉間絶縁膜を、気相成長法による２層のシリコン
酸化膜と、これらシリコン酸化膜の間に設けた気相成長
法による１層のシリコン窒化膜とで構成しているので、
スルーホール開設に際してのウェットエツチング時に、
中間の層のシリコン窒化膜がストッパとして機能して下
側金属配線の露呈を防止でき、エツチングマージンを向
上するとともに、スルーホールを電気的、形状的に良好
な断面形状に形成でき、完成した半導体装置の信頼性を
著しく向上できるという効果がある。
縁する眉間絶縁膜を、気相成長法による２層のシリコン
酸化膜と、これらシリコン酸化膜の間に設けた気相成長
法による１層のシリコン窒化膜とで構成しているので、
スルーホール開設に際してのウェットエツチング時に、
中間の層のシリコン窒化膜がストッパとして機能して下
側金属配線の露呈を防止でき、エツチングマージンを向
上するとともに、スルーホールを電気的、形状的に良好
な断面形状に形成でき、完成した半導体装置の信頼性を
著しく向上できるという効果がある。
第１図は本発明の半導体装置の第１実施例の縦断面図、
第２図（ａ）及び（ｂ）は第１図の半導体装置の製造方
法を示す工程断面図、第３図は本発明の第２実施例の縦
断面図、第４図、第５図。 及び第６図は夫々異なる構造をした従来の半導体装置の
縦断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、３・・
・第１アルミニウム配線、４・・・プラズマシリコン酸
化膜、４Ａ・・・スパッタシリコン酸化膜、５・・・プ
ラズマシリコン窒化膜、６・・・プラズマシリコン酸化
膜、７・・・第２アルミニウム配線、８・・・スルーホ
ール、９・・・レジスト、１１・・・半導体基板、１２
・・・シリコン酸化膜、１３・・・第１アルミニウム配
線、１４・・・眉間絶縁膜、 ■ ５・・・第２アルミニウム配線、 ■ ６・・・スルーホール。 第３ 図 第５ 図 第 図
第２図（ａ）及び（ｂ）は第１図の半導体装置の製造方
法を示す工程断面図、第３図は本発明の第２実施例の縦
断面図、第４図、第５図。 及び第６図は夫々異なる構造をした従来の半導体装置の
縦断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、３・・
・第１アルミニウム配線、４・・・プラズマシリコン酸
化膜、４Ａ・・・スパッタシリコン酸化膜、５・・・プ
ラズマシリコン窒化膜、６・・・プラズマシリコン酸化
膜、７・・・第２アルミニウム配線、８・・・スルーホ
ール、９・・・レジスト、１１・・・半導体基板、１２
・・・シリコン酸化膜、１３・・・第１アルミニウム配
線、１４・・・眉間絶縁膜、 ■ ５・・・第２アルミニウム配線、 ■ ６・・・スルーホール。 第３ 図 第５ 図 第 図
Claims (1)
- １、層間絶縁膜によって絶縁される２層以上の金属配線
を有する半導体装置において、前記層間絶縁膜を、気相
成長法による２層のシリコン酸化膜と、これらシリコン
酸化膜の間に設けた気相成長法による１層のシリコン窒
化膜とで構成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22541088A JPH0273651A (ja) | 1988-09-08 | 1988-09-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22541088A JPH0273651A (ja) | 1988-09-08 | 1988-09-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273651A true JPH0273651A (ja) | 1990-03-13 |
Family
ID=16828935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22541088A Pending JPH0273651A (ja) | 1988-09-08 | 1988-09-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866205B2 (en) | 2006-08-31 | 2014-10-21 | Canon Kabushiki Kaisha | Photoelectric conversion device and image sensing |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598357A (ja) * | 1982-07-06 | 1984-01-17 | Mitsubishi Electric Corp | 半導体装置におけるコンタクト孔の形成方法 |
| JPS60167447A (ja) * | 1984-02-10 | 1985-08-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS60192330A (ja) * | 1984-03-14 | 1985-09-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63161648A (ja) * | 1986-12-25 | 1988-07-05 | Nec Corp | 半導体装置 |
| JPS63179549A (ja) * | 1987-01-21 | 1988-07-23 | Hitachi Ltd | 配線部材の製造方法 |
-
1988
- 1988-09-08 JP JP22541088A patent/JPH0273651A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598357A (ja) * | 1982-07-06 | 1984-01-17 | Mitsubishi Electric Corp | 半導体装置におけるコンタクト孔の形成方法 |
| JPS60167447A (ja) * | 1984-02-10 | 1985-08-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS60192330A (ja) * | 1984-03-14 | 1985-09-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63161648A (ja) * | 1986-12-25 | 1988-07-05 | Nec Corp | 半導体装置 |
| JPS63179549A (ja) * | 1987-01-21 | 1988-07-23 | Hitachi Ltd | 配線部材の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866205B2 (en) | 2006-08-31 | 2014-10-21 | Canon Kabushiki Kaisha | Photoelectric conversion device and image sensing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0273651A (ja) | 半導体装置 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JPH05129281A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS6151940A (ja) | 半導体装置の配線構造 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| KR970004771B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH03283430A (ja) | 半導体装置 | |
| JPS6015948A (ja) | 半導体装置の製造法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6364339A (ja) | 半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPS61268044A (ja) | 半導体装置の製造方法 | |
| JPH05190682A (ja) | 半導体装置 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 | |
| JPS63177445A (ja) | 半導体装置の製造方法 | |
| JPH0577330B2 (ja) |