JPS5966125A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5966125A JPS5966125A JP17774182A JP17774182A JPS5966125A JP S5966125 A JPS5966125 A JP S5966125A JP 17774182 A JP17774182 A JP 17774182A JP 17774182 A JP17774182 A JP 17774182A JP S5966125 A JPS5966125 A JP S5966125A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- hole
- mask
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 239000007789 gas Substances 0.000 abstract description 6
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体素子間を電気的に接続する工程での
眉間絶縁膜の開孔部の形成方法を改良した半導体装置の
製造方法に関するものである。
眉間絶縁膜の開孔部の形成方法を改良した半導体装置の
製造方法に関するものである。
従来の半導体装置の製造方法における開孔部の形成方法
を第１図ケ用いて説明する。第１図忙おいて、１は半導
体基板（あるいは半導体素子）、２は前記半導体基板１
と配線用金属とを開孔部以外で電気的に絶縁するための
層間絶縁膜、３はエツチング用マスク、４はエツチング
により形成された開孔部の段差、５は配線用金属である
。
を第１図ケ用いて説明する。第１図忙おいて、１は半導
体基板（あるいは半導体素子）、２は前記半導体基板１
と配線用金属とを開孔部以外で電気的に絶縁するための
層間絶縁膜、３はエツチング用マスク、４はエツチング
により形成された開孔部の段差、５は配線用金属である
。
次に開孔部の形成方法について説明する。
第１図（ａ）に示１ように、半導体基板１上に眉間絶縁
膜２、たとえはシリコン酸化膜を形成した後、同図（ｂ
）に示すように通常の写真製版工程によりエツチング用
マスク３、たとえはフォトレジストにて開孔予定部分以
外を覆う。その後、同図（Ｃ）に示すように、ガスプラ
ズマを用いたエツチング法によりエツチングを行って層
間絶縁膜２を開孔する。開孔後、エツチング用マスク３
を除去すると同図（ｄ）のようになり、層間絶縁膜２の
段差４ができる。
膜２、たとえはシリコン酸化膜を形成した後、同図（ｂ
）に示すように通常の写真製版工程によりエツチング用
マスク３、たとえはフォトレジストにて開孔予定部分以
外を覆う。その後、同図（Ｃ）に示すように、ガスプラ
ズマを用いたエツチング法によりエツチングを行って層
間絶縁膜２を開孔する。開孔後、エツチング用マスク３
を除去すると同図（ｄ）のようになり、層間絶縁膜２の
段差４ができる。
次に同図（ｅ）のように表面全面にたとえばスパッタ蒸
着法により配線用金属５を形成する。その後、写真製版
工程およびエツチング工程を経て配線を完成する。
着法により配線用金属５を形成する。その後、写真製版
工程およびエツチング工程を経て配線を完成する。
このような従来の開孔部の形成方法では、エツチング用
としてプラズマ中に発生した反応性イオンの直進性を利
用したパターン精度の良い反応性イオンエツチング法を
用いた場合には、第１図の（ａ）で示した段差４がほぼ
直角となり、通常、層間絶縁膜２ば１μｍ程度であり、
配線用金属５も１μｍ程度の厚さであるので、段差部分
で配線用金属５が薄くなり、後のエツチング工程で断線
を起す可能曲が大きい。
としてプラズマ中に発生した反応性イオンの直進性を利
用したパターン精度の良い反応性イオンエツチング法を
用いた場合には、第１図の（ａ）で示した段差４がほぼ
直角となり、通常、層間絶縁膜２ば１μｍ程度であり、
配線用金属５も１μｍ程度の厚さであるので、段差部分
で配線用金属５が薄くなり、後のエツチング工程で断線
を起す可能曲が大きい。
この発明は、上述のような従来のものの欠点を除去する
ためになされたもので、開孔部形成にあたりエツチング
用マスクを２層とすることによＩ）開口部の段差を小さ
くして金属配線の断線を防止しようとすることを目的と
している。
ためになされたもので、開孔部形成にあたりエツチング
用マスクを２層とすることによＩ）開口部の段差を小さ
くして金属配線の断線を防止しようとすることを目的と
している。
以下、この発明の一実施例を第２図で説明する。
第２図において、２１は半導体基板（あるいは半導体素
子）、２２は層間絶縁膜、たとえばシリコン配化膜、２
３はエツチング用の第１層マスク、たとえはフォトレジ
スト膜、２４はエツチング用の第２層マスク、たとえば
フォトレジスト膜、２５はエツチングにより形成された
段差を有する開孔部、２６は配線用金属、たとえばアル
ミ合金膜である。
子）、２２は層間絶縁膜、たとえばシリコン配化膜、２
３はエツチング用の第１層マスク、たとえはフォトレジ
スト膜、２４はエツチング用の第２層マスク、たとえば
フォトレジスト膜、２５はエツチングにより形成された
段差を有する開孔部、２６は配線用金属、たとえばアル
ミ合金膜である。
第２図（ａ）Ｋ示すように、半導体基板２１上にシリコ
ン酸化膜２２を形成した後、同図（ｂ）に示すようにｉ
１層各マスクであるフォトレジスト膜２３を形成する。
ン酸化膜２２を形成した後、同図（ｂ）に示すようにｉ
１層各マスクであるフォトレジスト膜２３を形成する。
その後、通常の写真製版工程を経て開孔した後同図（ｃ
）に示すように第２層マスクであるフォトレジスト膜２
４を形成し通常の写真製版工程を経てフォトレジスト膜
２３の開孔部より少し大きく開孔する。しかる後に、た
とえは、Ｃ３Ｆ、をエツチングガスとした反応性イオン
エツチツク法によりエツチングを行なってシリコン酸化
膜２２を開孔すると第２図（ｄ）のようになる。
）に示すように第２層マスクであるフォトレジスト膜２
４を形成し通常の写真製版工程を経てフォトレジスト膜
２３の開孔部より少し大きく開孔する。しかる後に、た
とえは、Ｃ３Ｆ、をエツチングガスとした反応性イオン
エツチツク法によりエツチングを行なってシリコン酸化
膜２２を開孔すると第２図（ｄ）のようになる。
その後、フォトレジスト膜２３．２４を、たとえば酸素
プラズマにて除去すると同図輸）に示したような階段状
の段差を有する開孔部２５となる。
プラズマにて除去すると同図輸）に示したような階段状
の段差を有する開孔部２５となる。
この上にアルミ合金膜２６をスパック法などで形成した
後、通常の写真製版工程およびエッチング工程ヲ経て配
線パターンの形成を完了する。
後、通常の写真製版工程およびエッチング工程ヲ経て配
線パターンの形成を完了する。
この際、フォトレジスト膜２３の厚さは、シリコン酸化
膜２２のエツチングが完了する以前に除去されてしまう
厚さとする。エツチングガスとしてＣ３Ｆ８を用い、ガ
ス圧力２０ ｍ Ｔｏｒｒ、高周波電力１２０Ｗの条件
の場合、シリコン酸化膜２２のフォトレジストに対する
エツチング速度比は約３であるので、シリコン酸化膜２
２の厚さをｔ。とすれば、フォトレジスト膜２３の厚さ
をｔ。／３以下にすればよい。また、フォトレジスト膜
２４の開孔部の大きさは、シリコン酸化膜２２下で開孔
部に隣接して形成されている素子パターンとの間隔によ
り規定されるものである。
膜２２のエツチングが完了する以前に除去されてしまう
厚さとする。エツチングガスとしてＣ３Ｆ８を用い、ガ
ス圧力２０ ｍ Ｔｏｒｒ、高周波電力１２０Ｗの条件
の場合、シリコン酸化膜２２のフォトレジストに対する
エツチング速度比は約３であるので、シリコン酸化膜２
２の厚さをｔ。とすれば、フォトレジスト膜２３の厚さ
をｔ。／３以下にすればよい。また、フォトレジスト膜
２４の開孔部の大きさは、シリコン酸化膜２２下で開孔
部に隣接して形成されている素子パターンとの間隔によ
り規定されるものである。
なお、上記実施例ではクリコン酸化膜２２のエツチング
ガスとしてｃｓＦ’ａを用いたが、ＣＨＦ３゜ＣＦ４＋
Ｈ２などであってもよ（、フォトレジスト膜とのエツチ
ング速度比によってフォトレジスト膜２３の膜厚を定め
ればよい。また、第１層マスク材料としてはフォトレジ
ストに限ラス、シリコン酸化膜２２とのエツチング速度
比が１以下のものであれば何でもよい。また、眉間絶縁
膜の材料はシリコン酸化膜に限らず、絶縁膜であればシ
リコン窒化膜などであってもよい。
ガスとしてｃｓＦ’ａを用いたが、ＣＨＦ３゜ＣＦ４＋
Ｈ２などであってもよ（、フォトレジスト膜とのエツチ
ング速度比によってフォトレジスト膜２３の膜厚を定め
ればよい。また、第１層マスク材料としてはフォトレジ
ストに限ラス、シリコン酸化膜２２とのエツチング速度
比が１以下のものであれば何でもよい。また、眉間絶縁
膜の材料はシリコン酸化膜に限らず、絶縁膜であればシ
リコン窒化膜などであってもよい。
以上説明したよ５Ｋ、この発明によれば、開孔部の層間
絶縁膜の形状を階段状にすることにより段差を小さくし
たので、上部配線の断線を防止でき、かつ微細な開孔部
の形成も可能である。したがって、パターンの高密度化
に効果がある。
絶縁膜の形状を階段状にすることにより段差を小さくし
たので、上部配線の断線を防止でき、かつ微細な開孔部
の形成も可能である。したがって、パターンの高密度化
に効果がある。
第１図（ａ）〜（ｅ）は従来の開孔部の形成方法を示す
断面図、第２図（ａ）〜（ｆ）はこの発明の一実施例に
よる開孔部の形成方法を示す断面図である。 図中、２１は半導体基板、２２は眉間絶縁膜、２３は第
１層マスク、２４は第２層マスク、２５は段差を有する
開孔部、２６は配線用金属である。 代理人 葛野信−（外１名） 第１図 （ａ） 第２図 手続補正書 （自発） ７１・許庁長宮殿 １１９件の表示’ｂＹ１９（ｉ昭５７−１７７７４１
号２ 発明の’ｅ１称 半導体装置の製造方法
３、 補正をする者 ５、補正の対象 書の特許請求の範囲の框１および発明の詳細な説明の欄 ６、補正の内容 （１） 明細書の特許請求の範囲を別紙のように補正
する。 （２）明細書第３頁６〜７行の「第１図（ａ）」を、「
第１図（ｄ）」と補正する。 （３）同じく第３頁９行の「段差部分」を、「段差４部
分」と補止する。 （４）同じく第３頁１９〜２０行の「シリコン配化膜」
を、「シリコン酸化１１り」と補正する。 以上 ２、特許請求の範囲 （Ｉ）’＋４＝導体ＱＡ； ｋＬＱ ｌ−に形成、され
た麦子間を層間絶緩幕を介して電気的に接続子るため前
記層間絶縁膜をエツチング法を用いて開孔する上程にお
いて、エツチング用マスクを第１層マスクと第２層マス
クの２層構造とし、かつ前記第２層マスクの開孔面積を
前記第１層マスクの開孔面積より大きくし開孔面を階段
状に形成することを特徴とする半導体装置の製造方法。 （２） 第１層マスクの厚さを、層間絶縁＋＋ｑの開
孔完了以前に除去されるような厚さとすることを！ｌ）
労とする特許請求の範囲第（１）項記載の半導体装置の
製造方法。
断面図、第２図（ａ）〜（ｆ）はこの発明の一実施例に
よる開孔部の形成方法を示す断面図である。 図中、２１は半導体基板、２２は眉間絶縁膜、２３は第
１層マスク、２４は第２層マスク、２５は段差を有する
開孔部、２６は配線用金属である。 代理人 葛野信−（外１名） 第１図 （ａ） 第２図 手続補正書 （自発） ７１・許庁長宮殿 １１９件の表示’ｂＹ１９（ｉ昭５７−１７７７４１
号２ 発明の’ｅ１称 半導体装置の製造方法
３、 補正をする者 ５、補正の対象 書の特許請求の範囲の框１および発明の詳細な説明の欄 ６、補正の内容 （１） 明細書の特許請求の範囲を別紙のように補正
する。 （２）明細書第３頁６〜７行の「第１図（ａ）」を、「
第１図（ｄ）」と補正する。 （３）同じく第３頁９行の「段差部分」を、「段差４部
分」と補止する。 （４）同じく第３頁１９〜２０行の「シリコン配化膜」
を、「シリコン酸化１１り」と補正する。 以上 ２、特許請求の範囲 （Ｉ）’＋４＝導体ＱＡ； ｋＬＱ ｌ−に形成、され
た麦子間を層間絶緩幕を介して電気的に接続子るため前
記層間絶縁膜をエツチング法を用いて開孔する上程にお
いて、エツチング用マスクを第１層マスクと第２層マス
クの２層構造とし、かつ前記第２層マスクの開孔面積を
前記第１層マスクの開孔面積より大きくし開孔面を階段
状に形成することを特徴とする半導体装置の製造方法。 （２） 第１層マスクの厚さを、層間絶縁＋＋ｑの開
孔完了以前に除去されるような厚さとすることを！ｌ）
労とする特許請求の範囲第（１）項記載の半導体装置の
製造方法。
Claims (2)
- （１）半導体基板上に形成された素子間を眉間絶縁膜を
介して電気的に接続するため前記層間絶縁膜暑エツチン
グ法を用いて開孔する工程において、エツチング用マス
クを第１層マスクと第２層マスクの２層構造とし、かつ
前記第２層マスクの開孔面積を前記第１層マスクの開孔
面積より大きくし開口部を階段状に形成することを特徴
とする半導体装置の製造方法。 - （２）第１層マスクの厚さン、層間絶縁膜の開孔完了以
前に除去されるような厚さとすることを特徴とする特許
請求の範囲第（１１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17774182A JPS5966125A (ja) | 1982-10-07 | 1982-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17774182A JPS5966125A (ja) | 1982-10-07 | 1982-10-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5966125A true JPS5966125A (ja) | 1984-04-14 |
Family
ID=16036304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17774182A Pending JPS5966125A (ja) | 1982-10-07 | 1982-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966125A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193451A (ja) * | 1985-02-21 | 1986-08-27 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| WO1998044166A1 (fr) * | 1997-03-28 | 1998-10-08 | Citizen Watch Co., Ltd. | Procede de fabrication d'un substrat etage |
-
1982
- 1982-10-07 JP JP17774182A patent/JPS5966125A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193451A (ja) * | 1985-02-21 | 1986-08-27 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| WO1998044166A1 (fr) * | 1997-03-28 | 1998-10-08 | Citizen Watch Co., Ltd. | Procede de fabrication d'un substrat etage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPS5932126A (ja) | 半導体装置の製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPH02253615A (ja) | 半導体装置の製造方法 | |
| JPS59127850A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS58122751A (ja) | 半導体装置 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 | |
| JPS6255701B2 (ja) | ||
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPS5895840A (ja) | 半導体装置の製造法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPH01300537A (ja) | 半導体装置の製造方法 |