JPS58122751A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58122751A JPS58122751A JP502482A JP502482A JPS58122751A JP S58122751 A JPS58122751 A JP S58122751A JP 502482 A JP502482 A JP 502482A JP 502482 A JP502482 A JP 502482A JP S58122751 A JPS58122751 A JP S58122751A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- thickness
- insulating layer
- electrical insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置に係）、特に多層配線構造の半導
体装置における配線構造の改良に関する。
体装置における配線構造の改良に関する。
多層配線構造は一般に半導体基板上に設けられた電気的
絶縁層、例えば８ｉ０２層の上にアル＜＝ラムのような
配線金属層を被着し、この配線金属層に部分蝕刻を施し
て配線パターンに形成して第１層目の配線を達成し九の
ち、次の電気的絶縁層被着、配線金属層被着とこの部分
蝕刻による配線パターン形成を経て第２層目の配線を達
成する。さらに同様に繰返し施して第３層目以降の配線
を達成する。
絶縁層、例えば８ｉ０２層の上にアル＜＝ラムのような
配線金属層を被着し、この配線金属層に部分蝕刻を施し
て配線パターンに形成して第１層目の配線を達成し九の
ち、次の電気的絶縁層被着、配線金属層被着とこの部分
蝕刻による配線パターン形成を経て第２層目の配線を達
成する。さらに同様に繰返し施して第３層目以降の配線
を達成する。
上述の如く形成された多層配線では配線パターｙ上に被
着された電気的絶縁層において、特に配線バター７の端
縁における段差部では層厚が不均一であるとともに質も
劣り電気的絶縁性に難点がある。また上記電気的絶縁層
の上に被着される配線金属層も段差部で層厚が不均一に
なり、質も劣り断線しやすくなるなどの重大な欠点があ
る。そして上に述べた問題点は半導体装置の最近の傾向
である高密度化、小型化等に重大な障害となっている。
着された電気的絶縁層において、特に配線バター７の端
縁における段差部では層厚が不均一であるとともに質も
劣り電気的絶縁性に難点がある。また上記電気的絶縁層
の上に被着される配線金属層も段差部で層厚が不均一に
なり、質も劣り断線しやすくなるなどの重大な欠点があ
る。そして上に述べた問題点は半導体装置の最近の傾向
である高密度化、小型化等に重大な障害となっている。
この発明は叙上の従来の欠点を改良するためになされた
もので、多層配線を有する半導体装置において、半導体
素子に形成された半導体基板上の配線の下地として形成
されている電気絶縁層内に配線層厚の一部または全部が
埋込まれ、かつ配線が電気的絶縁層によシ覆われている
ことを特徴とする。
もので、多層配線を有する半導体装置において、半導体
素子に形成された半導体基板上の配線の下地として形成
されている電気絶縁層内に配線層厚の一部または全部が
埋込まれ、かつ配線が電気的絶縁層によシ覆われている
ことを特徴とする。
以下にこの発明を１実施例につき図面を参照して詳細Ｋ
ｌｌ明する。図において０）はシリコン基板、（２）は
前記シリコン基板の一方の主面上に形成され九８１０２
層（電気的絶縁層）で、この上面の配線パターン形成予
定域に溝が設けられてお〉、この内部に第１の配線バタ
ーｙ（３）が厘込まれている。図示の配線パターンはそ
の厚さの約７割が瀧込まれているが、全部埋込んでもよ
い。次に層間電気的絶縁層、例えばポリイミド樹脂層（
旬を介して第２の配線パターン（５）が積層し、かつ第
１の配線パターン（３）Ｋ立体的に直交して形成されて
いる。なお、上記層間電気的絶縁層にポリイミド樹脂を
用い丸ものを例示し九が、このようｅ脅威樹脂はその擬
造過程で不純物混入があり、また、外部からの不純物透
過に対してブロック性が悪いため半導体装置の特性が変
動する一因ともなるが、段差を補填する性能（８ｔｅｐ
Ｃｏｖｅｒｓ＋ｇｅ ） 唸すぐれているので第２層
以後の配１ＩＩＩＫ対しては良好な成績を収めている。
ｌｌ明する。図において０）はシリコン基板、（２）は
前記シリコン基板の一方の主面上に形成され九８１０２
層（電気的絶縁層）で、この上面の配線パターン形成予
定域に溝が設けられてお〉、この内部に第１の配線バタ
ーｙ（３）が厘込まれている。図示の配線パターンはそ
の厚さの約７割が瀧込まれているが、全部埋込んでもよ
い。次に層間電気的絶縁層、例えばポリイミド樹脂層（
旬を介して第２の配線パターン（５）が積層し、かつ第
１の配線パターン（３）Ｋ立体的に直交して形成されて
いる。なお、上記層間電気的絶縁層にポリイミド樹脂を
用い丸ものを例示し九が、このようｅ脅威樹脂はその擬
造過程で不純物混入があり、また、外部からの不純物透
過に対してブロック性が悪いため半導体装置の特性が変
動する一因ともなるが、段差を補填する性能（８ｔｅｐ
Ｃｏｖｅｒｓ＋ｇｅ ） 唸すぐれているので第２層
以後の配１ＩＩＩＫ対しては良好な成績を収めている。
一方プラズマ８１０！や８ｉ、Ｎ４は段差に対する補填
性能は劣るもブロック性は良いので第１層目の配線にお
ける電気絶縁層としてはきわめて好く製造方法としては
、まず、シリコン基板上に電気的絶縁層を形成する。こ
の電気的絶縁層厚は、０．５〜２．Ｏｓｇ度であ）、そ
の上にレジスト層を１〜１．５ｆｉを積層させた稜、所
定の配ｍ形状の溝を設け、この溝内に露出した電気的絶
縁膜層にエツチングを施し、０．３〜１．５μの層厚を
残す。次に配線材料を蒸着、あるいはスパッターにより
、１〜２声の層厚の配線層を形成する。その後、マスク
材のレジストを除去して、電気的絶縁膜層の溝内にのみ
配線層を残す。
性能は劣るもブロック性は良いので第１層目の配線にお
ける電気絶縁層としてはきわめて好く製造方法としては
、まず、シリコン基板上に電気的絶縁層を形成する。こ
の電気的絶縁層厚は、０．５〜２．Ｏｓｇ度であ）、そ
の上にレジスト層を１〜１．５ｆｉを積層させた稜、所
定の配ｍ形状の溝を設け、この溝内に露出した電気的絶
縁膜層にエツチングを施し、０．３〜１．５μの層厚を
残す。次に配線材料を蒸着、あるいはスパッターにより
、１〜２声の層厚の配線層を形成する。その後、マスク
材のレジストを除去して、電気的絶縁膜層の溝内にのみ
配線層を残す。
上に述べえように＃Ｉ１層目の配線パターンをその厚さ
の一部または全部を８ｉ０１のような電気的絶縁層の溝
に厘込むことによ〉、さらに段差に対する補填性能のす
ぐれ良電気絶縁層をもって被覆し平坦化した上に第２層
目の配線パターンを形成するもので、配線の多層化にお
ける従来の問題点がすべて改嵐された。これにより、半
導体装置の特性を損することなく高密度化、小型化が容
易に達成される顕著な利点がある。
の一部または全部を８ｉ０１のような電気的絶縁層の溝
に厘込むことによ〉、さらに段差に対する補填性能のす
ぐれ良電気絶縁層をもって被覆し平坦化した上に第２層
目の配線パターンを形成するもので、配線の多層化にお
ける従来の問題点がすべて改嵐された。これにより、半
導体装置の特性を損することなく高密度化、小型化が容
易に達成される顕著な利点がある。
なお、この発明は上記実施例に限定されることなく、電
気的絶縁層をすべてＳｔＯ，、または８ｉ、Ｎ４で形成
してもよく、この場合には配線パターンの置込を深くす
ることＫよって充分良い効果が得られる。
気的絶縁層をすべてＳｔＯ，、または８ｉ、Ｎ４で形成
してもよく、この場合には配線パターンの置込を深くす
ることＫよって充分良い効果が得られる。
ｖＡ＃ｉこの発明の１実施例の半導体装置の一部を示す
断面図である。 ｌ シリコン基板 ２ 電気的絶縁層（８１０！層）３ 第１
の配線パターン ４ 層間電気的絶縁層 ５ 第２の配線パターン 代理人 弁理士 井 上 −男
断面図である。 ｌ シリコン基板 ２ 電気的絶縁層（８１０！層）３ 第１
の配線パターン ４ 層間電気的絶縁層 ５ 第２の配線パターン 代理人 弁理士 井 上 −男
Claims (1)
- 多層配線を有する半導体装置において、半導体素子−Ｉ
ＩＸ形成され九半導体基板上の配線の下地として形成さ
れている電気的絶縁層内に配線層厚の一部または全部が
埋込まれ、かつ配線が電気的絶縁層により覆われている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP502482A JPS58122751A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP502482A JPS58122751A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58122751A true JPS58122751A (ja) | 1983-07-21 |
Family
ID=11599931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP502482A Pending JPS58122751A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58122751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0393635A2 (en) * | 1989-04-21 | 1990-10-24 | Nec Corporation | Semiconductor device having multi-level wirings |
| US5523625A (en) * | 1993-10-22 | 1996-06-04 | Nec Corporation | Semiconductor integrated circuit device having partially constricted lower wiring for preventing upper wirings from short-circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029185A (ja) * | 1973-07-17 | 1975-03-25 |
-
1982
- 1982-01-18 JP JP502482A patent/JPS58122751A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029185A (ja) * | 1973-07-17 | 1975-03-25 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0393635A2 (en) * | 1989-04-21 | 1990-10-24 | Nec Corporation | Semiconductor device having multi-level wirings |
| US5523625A (en) * | 1993-10-22 | 1996-06-04 | Nec Corporation | Semiconductor integrated circuit device having partially constricted lower wiring for preventing upper wirings from short-circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564474B2 (ja) | 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層 | |
| JPH04233242A (ja) | Ｉｃステージの製造方法 | |
| US4185294A (en) | Semiconductor device and a method for manufacturing the same | |
| JPS58122751A (ja) | 半導体装置 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPH0330992B2 (ja) | ||
| JPH08181141A (ja) | 配線形成法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPS6310898B2 (ja) | ||
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS59940A (ja) | 半導体装置の製造方法 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPS5893254A (ja) | 半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS60119753A (ja) | 半導体装置の製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0531301B2 (ja) | ||
| JPS61174638A (ja) | 電極金属配線パタ−ンの形成方法 |